JPS6011913A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPS6011913A JPS6011913A JP59127724A JP12772484A JPS6011913A JP S6011913 A JPS6011913 A JP S6011913A JP 59127724 A JP59127724 A JP 59127724A JP 12772484 A JP12772484 A JP 12772484A JP S6011913 A JPS6011913 A JP S6011913A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current source
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は第１端子と共通端子との間に延在し、電流源と
第１トランジスタのコレクターエミッタ通路とを含んで
いる第１電流通路及び第２端子と共通端子との間に延在
し、第１トランジスタのベース電極と共通のベース電極
を有し、且つ第１トランジスタと同一導電型の第２トラ
ンジスタのコレクターエミッタ通路を含んでいる第２電
流通路を具えている電流源回路に関するものである。
第１トランジスタのコレクターエミッタ通路とを含んで
いる第１電流通路及び第２端子と共通端子との間に延在
し、第１トランジスタのベース電極と共通のベース電極
を有し、且つ第１トランジスタと同一導電型の第２トラ
ンジスタのコレクターエミッタ通路を含んでいる第２電
流通路を具えている電流源回路に関するものである。
電流ミラー回路とも称される斯種の電流源回路は種々の
電子回路に頻繁に用いられている。また、これらの電流
源回路は特に、オーディオ器機用の集積電力増幅器に用
いることができる。
電子回路に頻繁に用いられている。また、これらの電流
源回路は特に、オーディオ器機用の集積電力増幅器に用
いることができる。
斯種の電流源回路の最も簡単なものでは、第１電流通路
における第１トランジスタをダイオード接続する。第１
及び第２トランジスタを同一構成のものとすると、第２
電流通路に流れる電流は、各ベース電極を共通にするた
めに゛上記２個のトランジスタのベース−エミッタ電圧
が等しくなるから、第１電流通路に流れる電流にほぼ等
しくなる。
における第１トランジスタをダイオード接続する。第１
及び第２トランジスタを同一構成のものとすると、第２
電流通路に流れる電流は、各ベース電極を共通にするた
めに゛上記２個のトランジスタのベース−エミッタ電圧
が等しくなるから、第１電流通路に流れる電流にほぼ等
しくなる。
第２電流通路に流れる電流は、第１及び第２トランジス
タのエミック領域の面積を変えたり、又は、第１及び第
２トランジスタのエミッタリードに抵抗値の異なる抵抗
表設けるこきによって第１電流通路の電流よりも大きく
したり、又は、小さくすることもできる。トランジスタ
を付加することにより第２電流通路の電流を第１電流通
路の電流に一層等しくすることができる。この１つの例
として、この場合には第１及び第２トランジスタのベー
ス電流を他のトランジスタによって供給することができ
、上記他のトランジスタのエミッタは第１及び第２トラ
ンジスタの共通ベース電極に結合させると共に、上記他
のトランジスタのベース電極は第１トランジスタのコレ
クタに結合させる。
タのエミック領域の面積を変えたり、又は、第１及び第
２トランジスタのエミッタリードに抵抗値の異なる抵抗
表設けるこきによって第１電流通路の電流よりも大きく
したり、又は、小さくすることもできる。トランジスタ
を付加することにより第２電流通路の電流を第１電流通
路の電流に一層等しくすることができる。この１つの例
として、この場合には第１及び第２トランジスタのベー
ス電流を他のトランジスタによって供給することができ
、上記他のトランジスタのエミッタは第１及び第２トラ
ンジスタの共通ベース電極に結合させると共に、上記他
のトランジスタのベース電極は第１トランジスタのコレ
クタに結合させる。
さらに第２トランジスタのベース−エミッタ通路に並列
に各トランジスタのベース−エミッタ通路を接続するこ
とによって追加の出力電流を得ることもできる。
に各トランジスタのベース−エミッタ通路を接続するこ
とによって追加の出力電流を得ることもできる。
しかし斯種の電流源回路では、第２電流通路における電
流が通常圧又は負の供給電圧に接続される共通端子にお
ける電圧変動に極めて左右される。
流が通常圧又は負の供給電圧に接続される共通端子にお
ける電圧変動に極めて左右される。
共通ベース電極と大地（集積回路の場合には基板）との
間には高周波に対して短絡路を成す帯性容量が存在し、
このようなことは特に横方向ｐｎｐ ）ランジスタの場
合について云えることであり、斯種のｐｎｐ ）ランジ
スタでは基板に対し比較的大きな帯性容量Ｃを有するエ
ピタキシャル領域によってベースが形成される。上述し
た種類の電流源回路に他のトランジスタを設ける場合、
斯かる短絡作用は上記他のトランジスタのベース電極と
基板との間に存在する帯性容量にって増大する。斯かる
他のトランジスタのエミッタ、従って第１及び第２トラ
ンジスタの共通ベース電極に見られるように、斯かる帯
性容量はその実際値よりも（β＋１）倍（βはこのトラ
ンジスタの電流増幅率である）大きい皮相値を呈する。
間には高周波に対して短絡路を成す帯性容量が存在し、
このようなことは特に横方向ｐｎｐ ）ランジスタの場
合について云えることであり、斯種のｐｎｐ ）ランジ
スタでは基板に対し比較的大きな帯性容量Ｃを有するエ
ピタキシャル領域によってベースが形成される。上述し
た種類の電流源回路に他のトランジスタを設ける場合、
斯かる短絡作用は上記他のトランジスタのベース電極と
基板との間に存在する帯性容量にって増大する。斯かる
他のトランジスタのエミッタ、従って第１及び第２トラ
ンジスタの共通ベース電極に見られるように、斯かる帯
性容量はその実際値よりも（β＋１）倍（βはこのトラ
ンジスタの電流増幅率である）大きい皮相値を呈する。
共通端子における電圧変動、例えば供給電圧で変調され
る交流電圧形態の電圧変動は、これらの帯性容量に、よ
る第１及び第２トランジスタのベース−エミッタ電圧の
変動に起因し、このような変動が第２電流通路における
電流変動をまねくことになる。
る交流電圧形態の電圧変動は、これらの帯性容量に、よ
る第１及び第２トランジスタのベース−エミッタ電圧の
変動に起因し、このような変動が第２電流通路における
電流変動をまねくことになる。
これがため、共通端子における電圧変動は電流源回路の
出力電流を変動することになり、これにより上記電流源
回路を接続する回路の動作に悪影響を及ぼずことになる
。このような影響が問題となる用途の１つに集積電力増
幅器があり、このような増幅器では出力トランジスタか
ら大きなダイナミックレンジを得るために所謂「ブート
ストラッピング」が利用される。斯種増幅器は例えば、
フィリップ社のデータハンドブック゛’ Ｉｎｔｅｇｒ
ａｔｅｄＣｉｒｃｕｉｔ ”、Ｐａｒｔ １，１９８３
年１月に記載されているようなタイプＴ口八１０１５の
集積回路である。斯種増幅−器では所謂ブートストラッ
プラインを抵抗を介して正の給電ラインに接続する。こ
の場合、上述した種類の電流源回路は特に、出力段用駆
動増幅器に対する負荷として、及び出力段のバイアス電
流調整用電流源として用いることができる。またこの場
合、電流源回路の共通端子はブートストラップラインに
接続する。出力トランジスタからのより大きなダイナミ
ックレンジは、増幅器の出力端子における交流電圧信号
をブートストラップコンデンサを介してブートストラッ
プラインによって得られる。しかし、帯性容量があるた
めに、この場合には電流源回路からの電流が交流成分も
含み、この交流成分が出力段の高インピーダンス入力端
子にて比較的大きな交流電圧に変換され、この交流電圧
が出力段の出力端子に現われる。
出力電流を変動することになり、これにより上記電流源
回路を接続する回路の動作に悪影響を及ぼずことになる
。このような影響が問題となる用途の１つに集積電力増
幅器があり、このような増幅器では出力トランジスタか
ら大きなダイナミックレンジを得るために所謂「ブート
ストラッピング」が利用される。斯種増幅器は例えば、
フィリップ社のデータハンドブック゛’ Ｉｎｔｅｇｒ
ａｔｅｄＣｉｒｃｕｉｔ ”、Ｐａｒｔ １，１９８３
年１月に記載されているようなタイプＴ口八１０１５の
集積回路である。斯種増幅−器では所謂ブートストラッ
プラインを抵抗を介して正の給電ラインに接続する。こ
の場合、上述した種類の電流源回路は特に、出力段用駆
動増幅器に対する負荷として、及び出力段のバイアス電
流調整用電流源として用いることができる。またこの場
合、電流源回路の共通端子はブートストラップラインに
接続する。出力トランジスタからのより大きなダイナミ
ックレンジは、増幅器の出力端子における交流電圧信号
をブートストラップコンデンサを介してブートストラッ
プラインによって得られる。しかし、帯性容量があるた
めに、この場合には電流源回路からの電流が交流成分も
含み、この交流成分が出力段の高インピーダンス入力端
子にて比較的大きな交流電圧に変換され、この交流電圧
が出力段の出力端子に現われる。
従って上記交流電圧信号は正帰還ループを通過する。電
流源回路の帯性容量の値によって決定される周波数では
ループ増幅度が１よりも高くなるため、この結果不安定
状態及び振動現象が生じる。
流源回路の帯性容量の値によって決定される周波数では
ループ増幅度が１よりも高くなるため、この結果不安定
状態及び振動現象が生じる。
これらの影響は、給電ラインとブーストラップラインと
の間の抵抗に並列にコンデンサを接続して、ブーストラ
ップラインの電位を高周波に対して平滑化することによ
り回避し得ることは既知である。しかし、斯かるコンデ
サの容量値は数１００ ｎ Ｆとする必要があるため、
このようなコンデンサは集積化することができず、従っ
て集積回路に余分な結線が必要となるためにコストが割
高となる。
の間の抵抗に並列にコンデンサを接続して、ブーストラ
ップラインの電位を高周波に対して平滑化することによ
り回避し得ることは既知である。しかし、斯かるコンデ
サの容量値は数１００ ｎ Ｆとする必要があるため、
このようなコンデンサは集積化することができず、従っ
て集積回路に余分な結線が必要となるためにコストが割
高となる。
さらに斯かるコンデンサは集積回路からの妨害信号の放
射を高めることになる。
射を高めることになる。
前述したような不安定状態及び振動現象の発生を回避す
る他の方法として、安定性の理由からしても一般に出力
段の出力端子と駆動段の入力端子との間に配置される補
償コンデンサを出力段の出力端子でな（、この出力段の
入力端子に接続することも既知である。この場合には、
高周波に対しては出力段の入力インピーダンスが極めて
低下するため、電流源回路の交流成分は大地への低イン
ピーダンス通路を見つけることができる。しかし、出力
段の入力が低インピーダンスとなると、所謂［クロスオ
ーバひずみ」が高周波に対して悪影響を及ぼすと云う欠
点が生じる。さらに、）〈イアスミ流調繁用の電流源を
経る信号通路が依然存在するため、不安定状態は継続的
に起り得る。
る他の方法として、安定性の理由からしても一般に出力
段の出力端子と駆動段の入力端子との間に配置される補
償コンデンサを出力段の出力端子でな（、この出力段の
入力端子に接続することも既知である。この場合には、
高周波に対しては出力段の入力インピーダンスが極めて
低下するため、電流源回路の交流成分は大地への低イン
ピーダンス通路を見つけることができる。しかし、出力
段の入力が低インピーダンスとなると、所謂［クロスオ
ーバひずみ」が高周波に対して悪影響を及ぼすと云う欠
点が生じる。さらに、）〈イアスミ流調繁用の電流源を
経る信号通路が依然存在するため、不安定状態は継続的
に起り得る。
本発明の目的は上述した諸欠点を回避し得るように適切
に接続配置した電流源回路を提供することにある。
に接続配置した電流源回路を提供することにある。
本発明は、冒頭にて述べた種類の電流源回路において第
１及び第２トランジスタの共通ベース電極を第３トラン
ジスタによって制御し、該第３トランジスタをエミック
ホロワとして接続し、該第３トランジスタの導電型を第
１及び第２トランジスタの導電型とは反対とし、且つ該
第３トランジスタのベース電極をインピーダンス素子を
介して共通端子に結合させるようにしたことを特徴とす
る。
１及び第２トランジスタの共通ベース電極を第３トラン
ジスタによって制御し、該第３トランジスタをエミック
ホロワとして接続し、該第３トランジスタの導電型を第
１及び第２トランジスタの導電型とは反対とし、且つ該
第３トランジスタのベース電極をインピーダンス素子を
介して共通端子に結合させるようにしたことを特徴とす
る。
本発明は、電流源回路の出力電流の変動を回避するには
共通ベース電極の電圧を共通端子の電圧変動に追従させ
る必要があると云う事実の認識に基いて成したものであ
る。共通端子における電圧変動は例えば抵抗のようなイ
ンピーダンス素子を介して第３トランジスタのベース電
極、従ってエミッタホロワ作用により第１及び第２トラ
ンジスタの共通ベース電極にも現われる。
共通ベース電極の電圧を共通端子の電圧変動に追従させ
る必要があると云う事実の認識に基いて成したものであ
る。共通端子における電圧変動は例えば抵抗のようなイ
ンピーダンス素子を介して第３トランジスタのベース電
極、従ってエミッタホロワ作用により第１及び第２トラ
ンジスタの共通ベース電極にも現われる。
本発明の好適例によれば第１トランジスタのコレクタき
第３トランジスタのベース電極との間に制御ループを配
置して、該制御ル、−プによって第３トランジスタのベ
ース電極における電圧を制御して第１トランジスタのコ
レクク電流が電流源からの電流にほぼ等しくなるように
する。第３トランジスタのベース電極における電圧は、
第１トランジスタのベース−エミック電圧、従ってこの
第１トランジスタのコレクク電流を規定する。
第３トランジスタのベース電極との間に制御ループを配
置して、該制御ル、−プによって第３トランジスタのベ
ース電極における電圧を制御して第１トランジスタのコ
レクク電流が電流源からの電流にほぼ等しくなるように
する。第３トランジスタのベース電極における電圧は、
第１トランジスタのベース−エミック電圧、従ってこの
第１トランジスタのコレクク電流を規定する。
制御ループにより第１トランジスタのコレクク電流は電
流源からの電流にほぼ等しくなる。これは第１及び第２
トランジスタのエミッタリードの接続点を抵抗を介して
共通端子に接続し、且つ制御ループを第１トランジスタ
のコレクタと第１及び第２トランジスタのエミッタリー
ド接続点との間に配置することによっても達成すること
ができる。
流源からの電流にほぼ等しくなる。これは第１及び第２
トランジスタのエミッタリードの接続点を抵抗を介して
共通端子に接続し、且つ制御ループを第１トランジスタ
のコレクタと第１及び第２トランジスタのエミッタリー
ド接続点との間に配置することによっても達成すること
ができる。
以下図面を参照して本発明を説明する。
第１図は従来の電流源回路の一例を示す回路図である。
この回路は端子１（この場合には大地）と共通端子２（
この場合には正の給電ライン）との間に延在する第１電
流通路と、第２端子４と共通端子２との間に延在する第
２電流通路とで構成される。第１電流通路は電流源３と
、ＰＮＰ ）ランジスクＴ、のコレクターエミッタ通路
と、抵抗Ｒ１との直列回路を具えている。「電流源」と
は、本明細書では高インピーダンスの電流供給素子のこ
とを意味するものとする。第２電流通路はＰＮＰトラン
ジスタＴ２のコレクターエミッタ通路と、抵抗Ｒ２との
直列回路で構成される。トランジスタＴ２のベースはト
ランジスタＴ１ のベースと共通である。ｉ＜ ３ Ｐ
Ｎ Ｐ ）ランジスタＴ３ のベース−エミッタ接合
は、トランジスタＴ１ のコレクタとトランジスタＴ１
及びＴ２の共通ベースとの間に接続され、またトランジ
スタＴ、のコレクタは接地端子１に接続される。既知の
如く、トランジスタＴ１及び１゛２を同一構成のものと
し、抵抗Ｆセ１ 及びＲ２の抵抗値を同じとすれば、第
２電流通路の電流は電流源３からの電流にほぼ等しくな
る。
この場合には正の給電ライン）との間に延在する第１電
流通路と、第２端子４と共通端子２との間に延在する第
２電流通路とで構成される。第１電流通路は電流源３と
、ＰＮＰ ）ランジスクＴ、のコレクターエミッタ通路
と、抵抗Ｒ１との直列回路を具えている。「電流源」と
は、本明細書では高インピーダンスの電流供給素子のこ
とを意味するものとする。第２電流通路はＰＮＰトラン
ジスタＴ２のコレクターエミッタ通路と、抵抗Ｒ２との
直列回路で構成される。トランジスタＴ２のベースはト
ランジスタＴ１ のベースと共通である。ｉ＜ ３ Ｐ
Ｎ Ｐ ）ランジスタＴ３ のベース−エミッタ接合
は、トランジスタＴ１ のコレクタとトランジスタＴ１
及びＴ２の共通ベースとの間に接続され、またトランジ
スタＴ、のコレクタは接地端子１に接続される。既知の
如く、トランジスタＴ１及び１゛２を同一構成のものと
し、抵抗Ｆセ１ 及びＲ２の抵抗値を同じとすれば、第
２電流通路の電流は電流源３からの電流にほぼ等しくな
る。
第１電流通路の電流と第２電流通路の電流との社は、抵
抗Ｒ，とｌマ、との比を調整することにより調節するこ
とができる。電流源回路には、追加のトランジスタのベ
ースをトランジスタＴ ｌ及Ｕ ′］’ 、ｏ）共通ベ
ース電極に接続し、旧つそれらの追加トランジスタのエ
ミッタをそれぞれ抵抗を介し−Ｃ共辿端子２に接続する
ことにより追加の電流出力端子を設けることができる。
抗Ｒ，とｌマ、との比を調整することにより調節するこ
とができる。電流源回路には、追加のトランジスタのベ
ースをトランジスタＴ ｌ及Ｕ ′］’ 、ｏ）共通ベ
ース電極に接続し、旧つそれらの追加トランジスタのエ
ミッタをそれぞれ抵抗を介し−Ｃ共辿端子２に接続する
ことにより追加の電流出力端子を設けることができる。
第１図では斯かる追加のトランジスタをＴ４ にて示し
てあり、またそのエミッタ抵抗をＲ３にて示し、である
。トランジスタＴ１ 及びＴ、の共通ベースと接地端子
１、一般には集積回路の基板との間には帯性容量Ｃ１が
存在し、またトランジスタＴ５．のベースと接地端子ｌ
との間には帯性容量Ｃ２が存在する。これらの帯性容量
を第１図では破線にて示しである。ｌ・ランジスタＴ３
のエミッタ、従ってトランジスタＴ１及びＴ２のベース
から見た帯性容量Ｃ２は（β＋１）Ｃ２の皮相値を呈し
、ここにβはトランジスタＴ２ の電流増幅率である。
てあり、またそのエミッタ抵抗をＲ３にて示し、である
。トランジスタＴ１ 及びＴ、の共通ベースと接地端子
１、一般には集積回路の基板との間には帯性容量Ｃ１が
存在し、またトランジスタＴ５．のベースと接地端子ｌ
との間には帯性容量Ｃ２が存在する。これらの帯性容量
を第１図では破線にて示しである。ｌ・ランジスタＴ３
のエミッタ、従ってトランジスタＴ１及びＴ２のベース
から見た帯性容量Ｃ２は（β＋１）Ｃ２の皮相値を呈し
、ここにβはトランジスタＴ２ の電流増幅率である。
周波数が増大すると帯性容量のインピーダンスは低下す
る。高周波の場合、これらの帯性容量は短絡回路を成す
ため、トランジスタＴ；及びＴ２の共通ベースが接地さ
れる。交流電圧信号が給電ライン２に現われる場合には
、トランジスタＴ、及びＴ２の共通ベースと給電ライン
との間の電圧が上記帯性容量のために変調される。これ
がため、トランジスタＴ２及びＴ４のコレクタリードに
おける出力電流が変調され、その変調度は周波数が高く
なるにつれて大きくなる。従って、給電ライン２におけ
る妨害信号が電流源回路の出力電流に妨害電流を引き込
み、これが電流源回路を接続する回路に不都合な影響を
及ぼずことになる。
る。高周波の場合、これらの帯性容量は短絡回路を成す
ため、トランジスタＴ；及びＴ２の共通ベースが接地さ
れる。交流電圧信号が給電ライン２に現われる場合には
、トランジスタＴ、及びＴ２の共通ベースと給電ライン
との間の電圧が上記帯性容量のために変調される。これ
がため、トランジスタＴ２及びＴ４のコレクタリードに
おける出力電流が変調され、その変調度は周波数が高く
なるにつれて大きくなる。従って、給電ライン２におけ
る妨害信号が電流源回路の出力電流に妨害電流を引き込
み、これが電流源回路を接続する回路に不都合な影響を
及ぼずことになる。
第２図は帯性容量の不都合な影響を殆どなくすようにし
た本発明による電流源回路の第１例を示す回路図である
。なおこの第２図において、第１図の回路におけるもの
と同一部分を示すものには同一符号を例して示しである
。この例の場合の電流源回路も共通ベースを有するトラ
ンジスタ′Ｆ１及びＴ２を具えており、これらトランジ
スタのエミッタは抵抗Ｒ，及び［り、を介して正の給電
ライン２に接続し、またトランジスタＴ１ のコニ／フ
タは電流源３に接続する。ｌ・ランジスタ１゛１及び′
Ｉ゛、の共通ベース電極はエミッタホロワ接続したトラ
ンジスタＴ５によって駆動され、このトランジスタＴ、
のベースは抵抗［り３．を介して正の給電ライン２に接
続する。トランジスタ′ｒ５ のエミッタリードには電
流源５を設ける。この電流源はトランジスタＴ＋及び′
Ｆ２並びにこれらのトランジスタに接続する他のトラン
ジスタのベース電流を供給しｉ′、するように十分大き
なものとする必要がある。第２図の電流源回路は差動対
として接続されるトランジスタＴＯ及びＴ、によ−３て
構成される制御ループも具えており、トランジスタＴ６
及び′Ｉ゛７の共通エミッタリート′には電流源６を設
ける。トランジスタＴ６のベースはトランジスタＴ１の
コレクタに接続し、トランジスタＴ６のコレクタは正の
給電ライン２に接続される。トランジスタＴ７ のベー
スは基準電圧νｒｅｆに接続し、このトランジスタＴ７
のコレクタリードに抵抗Ｒ３を設ける。基準電圧Ｖｒｅ
ｆＯ値は、電流源６がらの電流がトランジスタＴ６とＴ
７との間にほぼ均等に分配される直線範囲内にて差動対
Ｔ６及びＴ７が動作するような値とする。制御ループは
差動対Ｔ６．Ｔ７ を適切に調整して、トランジスタＴ
７のコレクタ電流が成る値を呈するようにし、抵抗Ｒ５
間の電圧降下によりトランジスタＴｓ のベース電圧、
従ってトランジスタＴ、、Ｔ２のベース電圧が適当な大
きさとなり、トランジスタＴ６ のベース電流は別とし
て、トランジスタＴ１ のコレクタ電流が電流源３がら
の電流にほぼ等しくなるようにする。
た本発明による電流源回路の第１例を示す回路図である
。なおこの第２図において、第１図の回路におけるもの
と同一部分を示すものには同一符号を例して示しである
。この例の場合の電流源回路も共通ベースを有するトラ
ンジスタ′Ｆ１及びＴ２を具えており、これらトランジ
スタのエミッタは抵抗Ｒ，及び［り、を介して正の給電
ライン２に接続し、またトランジスタＴ１ のコニ／フ
タは電流源３に接続する。ｌ・ランジスタ１゛１及び′
Ｉ゛、の共通ベース電極はエミッタホロワ接続したトラ
ンジスタＴ５によって駆動され、このトランジスタＴ、
のベースは抵抗［り３．を介して正の給電ライン２に接
続する。トランジスタ′ｒ５ のエミッタリードには電
流源５を設ける。この電流源はトランジスタＴ＋及び′
Ｆ２並びにこれらのトランジスタに接続する他のトラン
ジスタのベース電流を供給しｉ′、するように十分大き
なものとする必要がある。第２図の電流源回路は差動対
として接続されるトランジスタＴＯ及びＴ、によ−３て
構成される制御ループも具えており、トランジスタＴ６
及び′Ｉ゛７の共通エミッタリート′には電流源６を設
ける。トランジスタＴ６のベースはトランジスタＴ１の
コレクタに接続し、トランジスタＴ６のコレクタは正の
給電ライン２に接続される。トランジスタＴ７ のベー
スは基準電圧νｒｅｆに接続し、このトランジスタＴ７
のコレクタリードに抵抗Ｒ３を設ける。基準電圧Ｖｒｅ
ｆＯ値は、電流源６がらの電流がトランジスタＴ６とＴ
７との間にほぼ均等に分配される直線範囲内にて差動対
Ｔ６及びＴ７が動作するような値とする。制御ループは
差動対Ｔ６．Ｔ７ を適切に調整して、トランジスタＴ
７のコレクタ電流が成る値を呈するようにし、抵抗Ｒ５
間の電圧降下によりトランジスタＴｓ のベース電圧、
従ってトランジスタＴ、、Ｔ２のベース電圧が適当な大
きさとなり、トランジスタＴ６ のベース電流は別とし
て、トランジスタＴ１ のコレクタ電流が電流源３がら
の電流にほぼ等しくなるようにする。
交流電圧信号が給電ライン２に現われる場合、その信号
はトランジスタＴｓ のベースにもほぼ全面的に現われ
る。抵抗Ｒ５の抵抗値は低い値とすることができ、実際
には数１００オームとすることができる。トランジスタ
Ｔ、、 Ｔ、のベースと大地との間、従ってトランジス
タＴ５ のエミッタと大地との間の帯性容量は、トラン
ジスタＴ５のベースから見て実際値よりもぐβ＋１）倍
小さい皮相値を呈し、ここにβはトランジスタＴ、の電
流増幅率である。これがため、抵抗Ｒ５と斯かる皮相容
量とを組合わせたものの時定数は小さくなり、斯かる帯
性容量の不都合な影響は殆ど除去される。
はトランジスタＴｓ のベースにもほぼ全面的に現われ
る。抵抗Ｒ５の抵抗値は低い値とすることができ、実際
には数１００オームとすることができる。トランジスタ
Ｔ、、 Ｔ、のベースと大地との間、従ってトランジス
タＴ５ のエミッタと大地との間の帯性容量は、トラン
ジスタＴ５のベースから見て実際値よりもぐβ＋１）倍
小さい皮相値を呈し、ここにβはトランジスタＴ、の電
流増幅率である。これがため、抵抗Ｒ５と斯かる皮相容
量とを組合わせたものの時定数は小さくなり、斯かる帯
性容量の不都合な影響は殆ど除去される。
トランジスタＴ７ のコレクタと大地との間に存在する
帯性容量と、抵抗Ｒ９とを組合わぜたものの時定数も、
抵抗Ｒ１の抵抗値を低くすることにより小さくなるため
、この帯性容量も電流源回路の出力電流に何等不都合な
影響を及ぼさなくなる。
帯性容量と、抵抗Ｒ９とを組合わぜたものの時定数も、
抵抗Ｒ１の抵抗値を低くすることにより小さくなるため
、この帯性容量も電流源回路の出力電流に何等不都合な
影響を及ぼさなくなる。
トランジスタＴ５ のエミッタホロヮ作用により、この
トランジスタのベースに現われる信号はトランジスタＴ
１及びＴ２の共通ベースにも現われる。従って、トラン
ジスタＴ１ のベース電圧は給電ライン２における電圧
と同程度に変化するため、斯かるトランジスタＴ１ の
ベースと給電ライン２との間の電圧は一定のままとなり
、この結果トランジスタＴ２ のコレクタ電流も一定の
ままとなる。
トランジスタのベースに現われる信号はトランジスタＴ
１及びＴ２の共通ベースにも現われる。従って、トラン
ジスタＴ１ のベース電圧は給電ライン２における電圧
と同程度に変化するため、斯かるトランジスタＴ１ の
ベースと給電ライン２との間の電圧は一定のままとなり
、この結果トランジスタＴ２ のコレクタ電流も一定の
ままとなる。
第３図は本発明による電流源回路の第２例を示す回路図
であり、ここに第２図のものと同一部分を示すものには
同一符号を付して示しある。本例が第２図の例と相違し
ている点は、本例では制御ループを同一構成のトランジ
スタにより差動増幅器として構成するのではなく、反対
導電型のトランジスタにより差動増幅器として構成する
点にある。制御ループはＰＮＰ ）ランジスタＴ８を具
えており、このトランジスタのベースもトランジスタＴ
１ のコレクタに接続する。トランジスタＴａのコレク
タは接地端子１に接続する。トランジスタＴ。のエミッ
タはＮＰＮ ）ランジスタＴＩｌ のエミッタに接続し
、このトランジスタＴ９のベースは基準電圧νｒｅｆに
接続する。トランジスタＴ９ のコレクタも第２図の例
と同様に抵抗Ｒ３に接続する。原則として、制御ループ
はＰＮＰ ）ランジスタＴ６ だけで構成することがで
きる。しかし、トランジスタＴ８ のベースと大地との
間の帯性容量は、トランジスタＴ８ のエミッタ、従っ
てトランジスタＴ５のベースの方向から見て実際よりも
（β＋１）倍大きい値を呈し、この結果としてトランジ
スタ１゛５ のベースにおける電圧変動数は平滑化され
ることになる。トランジスタＴ、のベースは基準電圧に
接続されるため、トランジスタ１′８のベースにおける
帯性容量は給電ライン２に発生ずる信号とは減結合され
る。差動増幅器はＰＮＰトランジスタとＮＰＮ）ランジ
スクから成るため、この場合の電流源回路の電流源は第
２図に示す例の場合に比べて１個減らずことができる。
であり、ここに第２図のものと同一部分を示すものには
同一符号を付して示しある。本例が第２図の例と相違し
ている点は、本例では制御ループを同一構成のトランジ
スタにより差動増幅器として構成するのではなく、反対
導電型のトランジスタにより差動増幅器として構成する
点にある。制御ループはＰＮＰ ）ランジスタＴ８を具
えており、このトランジスタのベースもトランジスタＴ
１ のコレクタに接続する。トランジスタＴａのコレク
タは接地端子１に接続する。トランジスタＴ。のエミッ
タはＮＰＮ ）ランジスタＴＩｌ のエミッタに接続し
、このトランジスタＴ９のベースは基準電圧νｒｅｆに
接続する。トランジスタＴ９ のコレクタも第２図の例
と同様に抵抗Ｒ３に接続する。原則として、制御ループ
はＰＮＰ ）ランジスタＴ６ だけで構成することがで
きる。しかし、トランジスタＴ８ のベースと大地との
間の帯性容量は、トランジスタＴ８ のエミッタ、従っ
てトランジスタＴ５のベースの方向から見て実際よりも
（β＋１）倍大きい値を呈し、この結果としてトランジ
スタ１゛５ のベースにおける電圧変動数は平滑化され
ることになる。トランジスタＴ、のベースは基準電圧に
接続されるため、トランジスタ１′８のベースにおける
帯性容量は給電ライン２に発生ずる信号とは減結合され
る。差動増幅器はＰＮＰトランジスタとＮＰＮ）ランジ
スクから成るため、この場合の電流源回路の電流源は第
２図に示す例の場合に比べて１個減らずことができる。
また、この場合の制御ループもトランジスタ１゛５ の
ベース電圧を制御して、トランジスタＴ１ のコレクタ
電流が電流源３からの電流にほぼ等しくなるようにする
。
ベース電圧を制御して、トランジスタＴ１ のコレクタ
電流が電流源３からの電流にほぼ等しくなるようにする
。
第４図は本発明による電流源回路の第３例を示すもので
あり、この場合にも第１図のものと同一部分を示すもの
には第１図の符号と同一符号を付して示しである。この
第４図の例では抵抗Ｒ５を電流＃ｉ１０に接続する。電
流源１Ｆ＋はトランジスタ′■゛５のベース電圧、従っ
てトランジスタ′■゛１及びＩ”２の共通ベースにおけ
る電圧も規定する。トランジスタＴ１ のコレクタ電流
が電流源３からの電流にほぼ等しくなるようにする制御
ループは、この場合トランジスタＴ１及びＴ２のエミッ
タリードに作用する。これがため、トランジスタＴ１及
びＴ２のエミッタリードにおける抵抗Ｒ１及びＲ９は直
接給電ライン２に接続しないで、抵抗Ｒ６を介して給電
ライン２に接続する。この例における制御ループはＮＰ
Ｎ ）ランジスクＴｌｏで構成し、このトランジスタの
ベースはトランジスタＴ１ のコレクタに接続し、上記
トランジスタＴ ｌ Ｏのエミッタは接地する。また、
トランジスタＴＩＱのコレクタは抵抗Ｒ，，Ｒ２と抵抗
Ｒ６との接続点に結合させる。
あり、この場合にも第１図のものと同一部分を示すもの
には第１図の符号と同一符号を付して示しである。この
第４図の例では抵抗Ｒ５を電流＃ｉ１０に接続する。電
流源１Ｆ＋はトランジスタ′■゛５のベース電圧、従っ
てトランジスタ′■゛１及びＩ”２の共通ベースにおけ
る電圧も規定する。トランジスタＴ１ のコレクタ電流
が電流源３からの電流にほぼ等しくなるようにする制御
ループは、この場合トランジスタＴ１及びＴ２のエミッ
タリードに作用する。これがため、トランジスタＴ１及
びＴ２のエミッタリードにおける抵抗Ｒ１及びＲ９は直
接給電ライン２に接続しないで、抵抗Ｒ６を介して給電
ライン２に接続する。この例における制御ループはＮＰ
Ｎ ）ランジスクＴｌｏで構成し、このトランジスタの
ベースはトランジスタＴ１ のコレクタに接続し、上記
トランジスタＴ ｌ Ｏのエミッタは接地する。また、
トランジスタＴＩＱのコレクタは抵抗Ｒ，，Ｒ２と抵抗
Ｒ６との接続点に結合させる。
第５図は本発明による電流源回路を有利に組込んだ電力
増幅器の一例を示す回路図であるが、明瞭化のために増
幅器の回路は非常に簡単に示しである。この増幅器には
準相補形の出力段を設ける。
増幅器の一例を示す回路図であるが、明瞭化のために増
幅器の回路は非常に簡単に示しである。この増幅器には
準相補形の出力段を設ける。
ＮＰＮ ）ランジスタＴ ２０はＮＰＮエミックホロワ
トランジスタＴ ２ ＋によって駆動され、このトラン
ジスタＴ ２ ＋はトランジスタＴ ２０と共にダーリ
ントンペアを形成する。ＮＰＮ ）ランジスタＴ ２２
はＰＮＰトランジスタＴ ２３により駆動され、このト
ランジスタＴ ２３はトランジスタＴ ２２と共にべｒ
；−Ｐ ＮＰトランジスタを形成する。バイアス電流は
３個のダイオード２１，２２及び２３によって調整され
、これらのダイオードを流れる電流はトランジスタ′Ｉ
゛２のコレクタ電流に等しい。このトランジスタＴ。
トランジスタＴ ２ ＋によって駆動され、このトラン
ジスタＴ ２ ＋はトランジスタＴ ２０と共にダーリ
ントンペアを形成する。ＮＰＮ ）ランジスタＴ ２２
はＰＮＰトランジスタＴ ２３により駆動され、このト
ランジスタＴ ２３はトランジスタＴ ２２と共にべｒ
；−Ｐ ＮＰトランジスタを形成する。バイアス電流は
３個のダイオード２１，２２及び２３によって調整され
、これらのダイオードを流れる電流はトランジスタ′Ｉ
゛２のコレクタ電流に等しい。このトランジスタＴ。
は第３図に示した種類の電流源回路の一部を成し、この
第５図でも第３図の電流源回路の各部に対応するものに
は同一符号を付して示しである。入力信号は電圧増幅ト
ランジスタＴ ２４のベース２４に供給され、このトラ
ンジスタ′Ｆ、４のろレクタはダイ」−ド２３に接続す
る。このダイオード２３にはこの場合、トランジスタＴ
２のコレクタ電流にほぼ等しいバイアス電流も流れる。
第５図でも第３図の電流源回路の各部に対応するものに
は同一符号を付して示しである。入力信号は電圧増幅ト
ランジスタＴ ２４のベース２４に供給され、このトラ
ンジスタ′Ｆ、４のろレクタはダイ」−ド２３に接続す
る。このダイオード２３にはこの場合、トランジスタＴ
２のコレクタ電流にほぼ等しいバイアス電流も流れる。
トランジスタ１゛２Ｉ及びＴ ２３のベースには増幅さ
れた人力信号が現われる。この増幅信号の位相に応じて
トランジスタＴ２ｏ。
れた人力信号が現われる。この増幅信号の位相に応じて
トランジスタＴ２ｏ。
′Ｆ２１とＴ２２．Ｔ２３とが交互に導通ずる。増幅器
の出力端子２５の信号はコンデンサ２６を介して負荷２
７に供給される。増幅器により大きなグイナミソクレン
ジを寿るためには、出力信号をブートストラップ、即ち
出力信号がブートストラップコンデンサ２８を経てブー
トストラップライン２に供給され、このライン２がブー
トストラップ抵抗Ｒ２＋１を経て正の給電ライン２０に
接続されるようにする。ブートストラップ抵抗のために
、ブートストラップライン２における電圧、従ってトラ
ンジスタＴ ２１及びＴ ２３のベース電圧も出力信号
と一緒に給電ライン２０の電圧にまで、又はそれ以上に
なる。トランジスタＴ５のエミックホロワ作用のために
、Ｔ１及びＴ２ の共通ベースにおける電圧はブートス
トラップライン２における電圧に追従し、従ってトラン
ジスタＴ２のコレクタ電流は一定のままとなる。このト
ランジスタＴ２ のコレクタ電流がブートストラップラ
イン２における信号により変調される場合には、この変
調信号が出力端子２５に現われると共にブートストラッ
プコンデンサ２８を介して再びブートストラップライン
２に現われるため、この信号はループを巡回することに
なる。
の出力端子２５の信号はコンデンサ２６を介して負荷２
７に供給される。増幅器により大きなグイナミソクレン
ジを寿るためには、出力信号をブートストラップ、即ち
出力信号がブートストラップコンデンサ２８を経てブー
トストラップライン２に供給され、このライン２がブー
トストラップ抵抗Ｒ２＋１を経て正の給電ライン２０に
接続されるようにする。ブートストラップ抵抗のために
、ブートストラップライン２における電圧、従ってトラ
ンジスタＴ ２１及びＴ ２３のベース電圧も出力信号
と一緒に給電ライン２０の電圧にまで、又はそれ以上に
なる。トランジスタＴ５のエミックホロワ作用のために
、Ｔ１及びＴ２ の共通ベースにおける電圧はブートス
トラップライン２における電圧に追従し、従ってトラン
ジスタＴ２のコレクタ電流は一定のままとなる。このト
ランジスタＴ２ のコレクタ電流がブートストラップラ
イン２における信号により変調される場合には、この変
調信号が出力端子２５に現われると共にブートストラッ
プコンデンサ２８を介して再びブートストラップライン
２に現われるため、この信号はループを巡回することに
なる。
この結果、不安定な状態及び振動が生ずることになる。
しかし、本発明による電流源回路を用いればこのような
ことは回避される。
ことは回避される。
以上の説明では、電流源回路のトランジスタをＰＮＰ
）ランジスタとし、これらのトランジスタのエミッタを
それぞれ抵抗を介して正の給電ラインに接続する例につ
き本発明を説明したが、本発明による電流源回路では、
エミック抵抗をなくすこともでき、また電流源回路にＮ
ＰＮ ）ランジスタを設け、これらのトランジスタのエ
ミッタをそれぞれ抵抗を介して負の給電ラインに接続す
るようにすることもできることは勿論、である。この場
合には電流源回路に存在するＮＰＮ ）ランジスタをＰ
ＮＰ ）ランジスタと置代える必要がある。
）ランジスタとし、これらのトランジスタのエミッタを
それぞれ抵抗を介して正の給電ラインに接続する例につ
き本発明を説明したが、本発明による電流源回路では、
エミック抵抗をなくすこともでき、また電流源回路にＮ
ＰＮ ）ランジスタを設け、これらのトランジスタのエ
ミッタをそれぞれ抵抗を介して負の給電ラインに接続す
るようにすることもできることは勿論、である。この場
合には電流源回路に存在するＮＰＮ ）ランジスタをＰ
ＮＰ ）ランジスタと置代える必要がある。
第１図は従来の電流源回路の一例を示す回路図：第２図
は本発明による電流源回路の第１例を示す回路図； 第３図は本発明電流源回路の第２例を示す回路図； 第４図は本発明電流源回路の第３例を示す回路図； 第５図は本発明電流源回路を具えている電力増幅器の一
例を示す回路図である。 １ 第１端子 ２ 共通端子 ３ 電流＃ｉ ４ 第２端子 Ｔ、第１トランジスタ Ｔ２ 第２トランジスタ Ｔ、第３トランジスタ Ｔ６ 、Ｔ、、第４トランジスタ Ｔ７ 第５トランジスタ Ｒ５インピーダンス素子 Ｖｒｅｆ 基準電圧
は本発明による電流源回路の第１例を示す回路図； 第３図は本発明電流源回路の第２例を示す回路図； 第４図は本発明電流源回路の第３例を示す回路図； 第５図は本発明電流源回路を具えている電力増幅器の一
例を示す回路図である。 １ 第１端子 ２ 共通端子 ３ 電流＃ｉ ４ 第２端子 Ｔ、第１トランジスタ Ｔ２ 第２トランジスタ Ｔ、第３トランジスタ Ｔ６ 、Ｔ、、第４トランジスタ Ｔ７ 第５トランジスタ Ｒ５インピーダンス素子 Ｖｒｅｆ 基準電圧
Claims (1)
- 【特許請求の範囲】 １、 第１端子と共通端子との間に延在し、電流源と第
１トランジスタのコレクターエミッタ通路とを含んでい
る第１電流通路及び第２端子と共通端子との間に延在し
、第１トランジスタのベース電極と共通のベース電極を
有し、且つ第１トランジスタと同一導電型の第２トラン
ジスタのコレクターエミッタ通路を含んでいる第２電流
通路を具えている電流源回路において第１及び第２トラ
ンジスタの共通ベース電極を第３トランジスタによって
制御し、該第３トランジスタをエミッタホロワとして接
続し、該第３トランジスタの導電型を第１及び第２トラ
ンジスタの導電型とは反対とし、且つ該第３トランジス
タのベース電極をインピーダンス素子を介して共通端子
に結合させるようにしたことを特徴とする電流源回路。 ２、 第１トランジスタのコレクタと第３トランジスタ
のベース電極との間に制御ループを配置して、該制御ル
ープによって３トランジスタのベース電極における電圧
を制御して第１トランジスタのコレクタ電流が電流源か
らの電流にほぼ等しくなるようにしたことを特徴とする
特許請求の範囲１記載の電流源回路。 ３、 制御ループを差動増幅器として接続される第４及
び第５トランジスタで構成し、第４トランジスタのベー
ス電極を第１トランジスタのコレクタに結合させ、第５
トランジスタのベース電極を基必電圧に接続し、且つ第
５トランジスタのコレクタリードにインピーダンス素子
が含まれるようにしたことを特徴とする特許請求の範囲
２記載の電流源回路。 ４、 第４及び第５トランジスタの導電型を反対の導電
型とし、第５トランジスタの導電型を第３トランジスタ
の導電型と同じとしたことを特徴とする特許請求の範囲
３記載の電流源回路。 ５、 第１及び第２トランジスタのエミックリ−ドの接
続点を抵抗を介して共通端子に結合させ、第１トランジ
スタのコレクタと第１及び第２トランジスタのエミッタ
リードの接続点との間に制御ループを配置したことを特
徴とする特許請求の範囲１記載の電流源回路。 ６、 制御ループを第４トランジスタによって構成し、
該第４トランジスタのベース電極を第１トランジスタの
コレクタに結合させ、且つ第４トランジスタのコレクタ
を第１及び第２トランジスタのエミッタリードの接続点
に結合させるようにしたことを特徴とする特許請求の範
囲５記載の電流源回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302215A NL8302215A (nl) | 1983-06-22 | 1983-06-22 | Stroombronschakeling. |
| NL8302215 | 1983-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6011913A true JPS6011913A (ja) | 1985-01-22 |
| JPH0650455B2 JPH0650455B2 (ja) | 1994-06-29 |
Family
ID=19842051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127724A Expired - Lifetime JPH0650455B2 (ja) | 1983-06-22 | 1984-06-22 | 電流源回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4584535A (ja) |
| EP (1) | EP0129936B1 (ja) |
| JP (1) | JPH0650455B2 (ja) |
| CA (1) | CA1210089A (ja) |
| DE (1) | DE3466298D1 (ja) |
| HK (1) | HK35488A (ja) |
| NL (1) | NL8302215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342911A (ja) * | 1986-08-07 | 1988-02-24 | Kanebo Ltd | 異形断面モダクリル繊維の製造法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1213095B (it) * | 1986-05-20 | 1989-12-07 | S G S Microelettrica S P A | Specchio di corrente ad alta capacita'.! |
| US4891604A (en) * | 1988-12-27 | 1990-01-02 | Harris Corporation | High speed low input current voltage follower stage |
| JPH03186005A (ja) * | 1989-12-15 | 1991-08-14 | Matsushita Electric Ind Co Ltd | バッファー回路 |
| JP2763393B2 (ja) * | 1990-09-26 | 1998-06-11 | 富士通株式会社 | 定電流回路および発振回路 |
| IT1302276B1 (it) * | 1998-09-25 | 2000-09-05 | St Microelectronics Srl | Circuito a specchio di corrente con recupero, ad elevata impedenza diuscita |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544214A (en) * | 1978-09-22 | 1980-03-28 | Hitachi Ltd | Quadrature detection circuit |
| JPS5899010A (ja) * | 1981-12-09 | 1983-06-13 | Matsushita Electric Ind Co Ltd | 平衡変調器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2441745A1 (de) * | 1974-08-30 | 1976-03-18 | Siemens Ag | Temperatur- und versorgungsspannungsunabhaengige stromquelle |
| DE2532397A1 (de) * | 1975-07-19 | 1977-02-10 | Licentia Gmbh | Schaltungsanordnung zur erzeugung von mehreren konstanten stroemen zur versorgung einer integrierten schaltung |
| DE2837476A1 (de) * | 1978-08-28 | 1980-03-06 | Philips Patentverwaltung | Anordnung zur stromversorgung einer injektionslogikschaltung |
| DE2844745A1 (de) * | 1978-10-13 | 1980-04-24 | Jurij Konstantinovits Kuschner | Schaltung fuer stabilisierte stromquellen |
| US4485341A (en) * | 1982-07-28 | 1984-11-27 | Motorola, Inc. | Current limiter circuit |
-
1983
- 1983-06-22 NL NL8302215A patent/NL8302215A/nl not_active Application Discontinuation
-
1984
- 1984-06-19 US US06/622,349 patent/US4584535A/en not_active Expired - Fee Related
- 1984-06-20 DE DE8484200892T patent/DE3466298D1/de not_active Expired
- 1984-06-20 EP EP84200892A patent/EP0129936B1/en not_active Expired
- 1984-06-21 CA CA000457108A patent/CA1210089A/en not_active Expired
- 1984-06-22 JP JP59127724A patent/JPH0650455B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-12 HK HK354/88A patent/HK35488A/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544214A (en) * | 1978-09-22 | 1980-03-28 | Hitachi Ltd | Quadrature detection circuit |
| JPS5899010A (ja) * | 1981-12-09 | 1983-06-13 | Matsushita Electric Ind Co Ltd | 平衡変調器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342911A (ja) * | 1986-08-07 | 1988-02-24 | Kanebo Ltd | 異形断面モダクリル繊維の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3466298D1 (en) | 1987-10-22 |
| JPH0650455B2 (ja) | 1994-06-29 |
| HK35488A (en) | 1988-05-20 |
| NL8302215A (nl) | 1985-01-16 |
| CA1210089A (en) | 1986-08-19 |
| EP0129936A1 (en) | 1985-01-02 |
| EP0129936B1 (en) | 1987-09-16 |
| US4584535A (en) | 1986-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3921089A (en) | Transistor amplifier | |
| US4327319A (en) | Active power supply ripple filter | |
| US4059808A (en) | Differential amplifier | |
| US4403199A (en) | Gain control systems | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| GB1467059A (en) | Stabilized amplifier | |
| US4344043A (en) | Variable load impedance gain-controlled amplifier | |
| US4333059A (en) | Power amplifying circuit | |
| US3914704A (en) | Feedback amplifier | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| US3462698A (en) | All npn transistor dc amplifier | |
| JPS6011913A (ja) | 電流源回路 | |
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| US4897616A (en) | Wide band amplifier with current mirror feedback to bias circuit | |
| US4227157A (en) | Frequency compensated high frequency amplifiers | |
| US5680173A (en) | Kinescope driver apparatus | |
| US3487324A (en) | Plural channel amplifier system having variable feedback means | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US5256983A (en) | Wide band amplifier | |
| US4028630A (en) | Push-pull amplifier arrangement | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JPH0362042B2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 |