JPS5898934A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5898934A
JPS5898934A JP56198116A JP19811681A JPS5898934A JP S5898934 A JPS5898934 A JP S5898934A JP 56198116 A JP56198116 A JP 56198116A JP 19811681 A JP19811681 A JP 19811681A JP S5898934 A JPS5898934 A JP S5898934A
Authority
JP
Japan
Prior art keywords
film
psg
substrate
covered
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56198116A
Other languages
English (en)
Inventor
Shuichi Mayumi
周一 真弓
Kunihiko Asahi
旭　国彦
Ichizo Kamei
亀井　市蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP56198116A priority Critical patent/JPS5898934A/ja
Priority to EP82111276A priority patent/EP0081226A3/en
Publication of JPS5898934A publication Critical patent/JPS5898934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法とくに段差構造を有する
基板面に設けた高濃度リンケイ酸ガラス（ＰＳＧ）膜を
平坦化することによって基板の表面を平坦化させる方法
に関するものである。
従来、ｐｓｅの溶融（リフロー）による素子平坦化は一
般的に行なわれているが、ＰＳＧのりフロ一温度が高い
ために、この処理工程で、例えばＭＯ８型素子のソース
、ドレイン拡散層の不純物の拡散深さが深くなり、素子
のチャネル長が２μ重以下の超ＬＳＩ等で必要となる短
チャネル長の精密制御などを実現するのは困難である。
このチャネル長制御に影響のある拡散層の深さを浅くす
るために、比較的低温でＰＥＧをリフローさせることが
考えられるが、この場合、ＰＳｏのリン濃度を増す必要
がある。しかしリン濃度を増すことは半導体装置の信頼
性の低下をまねく勢の不都合が生じる欠点がある。この
様な問題を解決できる方法として１発明者らはＰＳＧの
りフローを高圧水蒸気ガス中で９００℃位の低温で実施
する方法が有効であることを見出している。しかし、こ
の場合、高圧水蒸気によってＰＳＧ膜下に位置するシリ
コン基板ならびに多結晶シリコン層が酸化されるため、
コンタクト孔再エツチング等が必要となり、また、ゲン
ト側面付近のゲート酸化膜が厚くなるため正常な半導体
素子特性が得られない等の問題が生じる。
そこで１本発明はＰＥＧ膜を被着する前に、あらかしめ
多結晶シリコン層あるいは半導体基板上に窒化シリコン
膜を被着し、この上に被着したＰＳＧ膜を高圧水蒸気中
でリフローすることによらて上記各欠点を防止できる新
規な製造方法を提供することにある。
初めに、従来技術を第１図を参照して説明する。
まず、シリコン基板１の上に選択酸化（１１０００１Ｂ
）膜２、ゲート酸化膜３．多結晶シリコンゲート層４゜
拡散層−を形成する〔第１図（ＩＬ）　）。
次に１例えばリン濃度８モルチのＰＳＧ膜６を被着する
〔第１図（ｂ）〕。その〕最ＰＳＧを焼きしめるため、
酸素ガス中例えば９００　’Ｃで３０分間の熱処理（フ
ロー）を施し、引き続き、ＰＳＧ膜６にコンタクト孔を
開孔する〔第１図（Ｃ）〕。次に。
例えば高圧炉内でガス圧ｓ　Ｉｕｉ　／　ａｉｏ水蒸気
ガス中、ｅ　ｏ　Ｏ’Ｃで１０分間の熱処理を施し、Ｐ
ＳＧをリフローする（第１図（ｄ））。このリフロー過
程でシリコン露出面には酸化膜７が形成される。そこで
この酸化膜７を除去し、最後に、アルミニウム（ムｌｌ
）配線８を形成することによりＭＯ＋３型トランジスタ
ーが完成する〔第１図（ｅ）〕。
しかしながら、上述のような従来方法では、ＰＳＧのり
フロー処理過程で、シリコン基板ならびに多結晶シリコ
ン層が酸化されることが多く、とくに高圧水蒸気中では
顕著に酸化されるため、第１図（（１）に示すように、
コンタクト孔部のシリコン基板１上ならびに多結晶シリ
コン層４上に酸化ケイ素被膜７が成長し、更に、ゲート
側面付近のゲート酸化膜が厚くなる等の問題が生じる。
このため、五ｌ配線形成前に、コンタクト孔部のシリコ
ン基板に成長した酸化ケイ素被膜を再びエツチングによ
シ除去する必要がある。しかしこの場合でも。
ゲート側面付近のゲート酸化膜が厚くなることに起因す
るトランジスター特性不良あるいは多結晶シリコン層が
酸化されて薄くなることに起因する多結晶シリコン層の
配線抵抗が増大する等の欠点が残る。
一方、Ｐ８Ｇ膜にコンタクト孔を開孔する前に。
ＰＥＧを高圧水蒸気中でリフローする方法もあるが、こ
の場合、当然コンタクト孔を形成した後にこのコンタク
ト孔の端部における段差形状の問題が生じる。
本発明はこの様な問題を解決することのできる方法を提
供するものであや、あらかじめ、前記ＰＳＧ膜下に窒化
シリコン膜を被着し、この上に被着したＰＳＧをリフロ
ーするところに本発明の特徴がある。
以下１本発明にかかるＭＯ８型半導体集積回路の製造方
法の一実施例について、１個のＭＯ８型トランジスタ一
部分を拡大して示した第２図を参照して説明する。まず
、シリコン基板１上に形成したＬｏｃｏｓ膜２．ゲート
酸イヒ膜３．多結晶シリコンゲート層４を有し、さらに
基板１内に拡散層６をそなえるとともに１表面全域に例
えば膜厚１０ｏＯ人の窒化シリコン膜９を被着する（第
２図（ａ））。
次に、リン濃度８モルチ、膜厚８０００人のＰＳＧ膜６
を上記窒化シリコン膜９上に被着する（第２図（ｂ）〕
。これに続いて、ＰＳＧ６を焼きしめるため、酸素ガス
中、９００’Ｃで３０分間の熱処理（フロー）を施し、
この後ホトレジストをマスクにしてコンタクト孔エツチ
ングを実施する。
尚、この際、コンタクト孔部の前記窒化シリコン膜９は
エツチングしないで残す（第２図（Ｃ）〕。
次に、高圧炉内で例えばガス圧ｓ　ｋｇ　／　ｄの水蒸
気中、９００°Ｃの加熱処理を１０分間施すことによっ
て前記ＰＳＧ６をリフローする〔第２図（ｄ）〕。
この後、コンタクト孔部に残された前記窒化シリコン膜
９を例えばＣＦ４ガス中でプラズマエツチングする。更
に、コンタクト孔部に残された前記酸化ケイ素被膜３を
弗酸：弗化アンモン系水溶液でエツチングする（コンタ
クト孔部の窒化シリコン膜９下に酸化ケイ素被膜３が存
在しない場合はこの限９ではない）〔第２図（・）〕。
最後に、五ｌ配線８を形成することによってＭＯ８型ト
ランジスターが完成する〔第２図（わ）。
本方法を用いた場合、高圧水蒸気によるＰＳＧのりフロ
ーの際に、シリコン基板ならびに多結晶シリコン層はそ
れらの上部に被着した窒化シリコン膜のマスク作用によ
って酸化されることはない。
すなわち、従来方法の欠点であったコンタクト孔部のシ
リコン基板上に成長した酸化ケイ素被膜の再エツチング
の必要性、ゲート側面付近のゲート酸化膜が厚くなるこ
とに起因するトランジスターの特性不良あるいは多結晶
シリコン層が酸化され薄くなることに起因する多結晶シ
リコン配線抵抗の増大等の問題がことごとく解決できた
。また、Ｐ８Ｇ膜下の窒化シリコン膜によって、ｐチャ
ネル素子製造時に問題となるｐｓａ膜からのソース。
ドレイン領域へのリン拡散も防止できる。この問題は特
に０ＭＯ８素子の場合は重要である。更に、外部からの
水分あるいは種々のイオンのトランジスタ一部への拡散
も防止できる。
尚、本方法ではＰＳＧのりフローを高圧水蒸気中で実施
したが、これを常圧水蒸気あるいは酸素ガス中で実施す
る場合も半導体基板とＰＳＧ膜の間に窒化シリコン膜を
介することにより同様な問題を解決できることは明らか
である。
本発明はＭＯ８型集積回路の製造を例示して説明したが
、本発明はＰＳＧのりフローが必要な半導体装置全搬に
応用できるものである。
以上のように、不発゛明はＰＳＧ膜を用いた場合の不都
合を除去することができ、高密度半導体装置の製造に大
きく寄与するものである。
【図面の簡単な説明】
第１図（＆）〜（６）は従来技術を説明するための工程
断面図、第２図（＆）〜（ｆ″）は本発明の一実施例を
説明するための工程断面図である。 １・・・・・・シリコン基板、２・・・・・・Ｌｏｃｏ
ｇ酸化膜、６・・・・・・拡散層、６・・・・・・ＰＳ
Ｇ、７・・・・・・ＰＳＧのりフロ一時に生じた酸化ケ
イ素被膜、８・・・・・・ムｌ配線、９・・・・・・窒
化シリコン膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 Ｃハ　　　　　　　　　＜ｌ’ｊ 【Ｃλ 第２図

Claims (1)

    【特許請求の範囲】
  1. 所定半導体装置の要素部をおおうリンケイ酸ガ、ラス膜
    下に窒化シリコン膜を形成する工程と、前記リンケイ酸
    ガラス膜に前記窒化シリコン膜を残しコンタクト孔を開
    孔する工程と、前記リンケイ酸ガラス膜を熱処理により
    平坦化する工程と、前記コンタクト部に残された窒化シ
    リコン膜をエツチングする工程をそなえたことを特徴と
    する半導体装置の製造方法。
JP56198116A 1981-12-08 1981-12-08 半導体装置の製造方法 Pending JPS5898934A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56198116A JPS5898934A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法
EP82111276A EP0081226A3 (en) 1981-12-08 1982-12-06 Method of making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56198116A JPS5898934A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5898934A true JPS5898934A (ja) 1983-06-13

Family

ID=16385728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56198116A Pending JPS5898934A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法

Country Status (2)

Country Link
EP (1) EP0081226A3 (ja)
JP (1) JPS5898934A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218040A (ja) * 1985-07-17 1987-01-27 Matsushita Electronics Corp リンケイ酸ガラス被膜の平坦化方法
JPS62185375A (ja) * 1986-02-10 1987-08-13 Nec Corp 集積回路装置の製造方法
JPS6362380A (ja) * 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体装置
JPH02130834A (ja) * 1988-11-10 1990-05-18 Nec Yamagata Ltd 半導体集積回路装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733291A (en) * 1985-11-15 1988-03-22 American Telephone And Telegraph Company, At&T Bell Laboratories Contact vias in semiconductor devices
GB8622565D0 (en) * 1986-09-19 1986-10-22 Unilever Plc Detergent composition
JPH0793354B2 (ja) * 1988-11-28 1995-10-09 株式会社東芝 半導体装置の製造方法
US5780323A (en) 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445583A (en) * 1977-09-19 1979-04-10 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961414A (en) * 1972-06-09 1976-06-08 International Business Machines Corporation Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
IT1140645B (it) * 1979-03-05 1986-10-01 Rca Corp Materiale composito di passivazione per un dispositivo semiconduttore comprendente uno strato di nitruro di silicio (si alla terza in alla quarta) ed uno strato di vetro al fosfosilicato (psg) e metodo di fabbricazione delle stesso
US4299862A (en) * 1979-11-28 1981-11-10 General Motors Corporation Etching windows in thick dielectric coatings overlying semiconductor device surfaces

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445583A (en) * 1977-09-19 1979-04-10 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218040A (ja) * 1985-07-17 1987-01-27 Matsushita Electronics Corp リンケイ酸ガラス被膜の平坦化方法
JPS62185375A (ja) * 1986-02-10 1987-08-13 Nec Corp 集積回路装置の製造方法
JPS6362380A (ja) * 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体装置
JPH02130834A (ja) * 1988-11-10 1990-05-18 Nec Yamagata Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
EP0081226A3 (en) 1985-03-13
EP0081226A2 (en) 1983-06-15

Similar Documents

Publication Publication Date Title
JPS5898934A (ja) 半導体装置の製造方法
JPS59159544A (ja) 半導体装置およびその製造方法
JPS63142A (ja) 半導体装置の製造方法
JPS59222945A (ja) 半導体装置の製造方法
GB2044533A (en) A semiconductor device and method of manufacturing same
JPS59227136A (ja) 半導体装置の製造方法
JPS58216443A (ja) 半導体装置の製造方法
JPS63253647A (ja) 半導体装置
JPS63190357A (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JPS58132950A (ja) 半導体装置の製造方法
JPS6197825A (ja) 半導体装置の製造方法
JPS6059737A (ja) 半導体装置の製造方法
EP0053484B1 (en) A method for fabricating semiconductor device
JPS59232443A (ja) 半導体装置の製造方法
JPH0669039B2 (ja) 半導体装置の製造方法
JP2608889B2 (ja) 半導体装置の製造方法
JPS5913348A (ja) 半導体装置の製造方法
JPH06132244A (ja) 半導体装置の電極形成方法
JPS6362352A (ja) 半導体装置の製造方法
JPH03242937A (ja) 半導体装置の製造方法
JPS599937A (ja) 半導体装置の製造方法
JPH05251443A (ja) 半導体装置の製造方法
JPH03105916A (ja) 半導体装置の製造方法
JPH0812860B2 (ja) 半導体装置の製造方法