JPS5897175A - 楽器自動演奏装置 - Google Patents
楽器自動演奏装置Info
- Publication number
- JPS5897175A JPS5897175A JP56194805A JP19480581A JPS5897175A JP S5897175 A JPS5897175 A JP S5897175A JP 56194805 A JP56194805 A JP 56194805A JP 19480581 A JP19480581 A JP 19480581A JP S5897175 A JPS5897175 A JP S5897175A
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- data
- solenoid
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10F—AUTOMATIC MUSICAL INSTRUMENTS
- G10F1/00—Automatic musical instruments
- G10F1/02—Pianofortes with keyboard
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばピアノ自動演奏装置等、楽器を自動
的に演奏する楽器自動演奏装置に関する。
的に演奏する楽器自動演奏装置に関する。
従来のピアノ自動演奏装置として、予めカセットテープ
に演奏データを記録させておき、この演奏データを読出
してピアノを自動的に演奏する装置が知られている。第
１図は、この種のピアノ自動演奏？＆獣にかけるカセッ
トテープのデータ記録状態を示す図であシ、この図にお
いて領域Ｒ１には同期信号ＳｙＣが記録され、領域Ｒ２
には高音域の各キーＣ鍵）のオン／オフ状態がＩ １１
／ｌ ＯＩの信号で記録され、領域Ｒ３には高音域の音
量データが記録され、領域Ｒ４には低音域の各キーのオ
ン／オフ状態が記録され、また、領域１５ Ｋは低音域
の音量データが記録されている。そし六このカセットテ
ープに記録された各データはシリアルデータとして読出
され、一旦ラッチ回路にラッチされ、このラッチされた
データに基づいてキーが駆動される。
に演奏データを記録させておき、この演奏データを読出
してピアノを自動的に演奏する装置が知られている。第
１図は、この種のピアノ自動演奏？＆獣にかけるカセッ
トテープのデータ記録状態を示す図であシ、この図にお
いて領域Ｒ１には同期信号ＳｙＣが記録され、領域Ｒ２
には高音域の各キーＣ鍵）のオン／オフ状態がＩ １１
／ｌ ＯＩの信号で記録され、領域Ｒ３には高音域の音
量データが記録され、領域Ｒ４には低音域の各キーのオ
ン／オフ状態が記録され、また、領域１５ Ｋは低音域
の音量データが記録されている。そし六このカセットテ
ープに記録された各データはシリアルデータとして読出
され、一旦ラッチ回路にラッチされ、このラッチされた
データに基づいてキーが駆動される。
このように、従来のピアノ自動演奏装置においては、キ
ーのオン／オフ状態を各キー毎に”１”／ＩＱＩ の
信号でシリアルに記録し、この記録された信号をシリア
ルに読出してキーを指定するようになっている。しかし
ながら、このようなシリアル転送においては、ビット落
ちが避けられず、したがって、このビット落ちによる誤
動作を防ぐ何らかの手段が必要とな〕、回路構成が複雑
になる問題がある。
ーのオン／オフ状態を各キー毎に”１”／ＩＱＩ の
信号でシリアルに記録し、この記録された信号をシリア
ルに読出してキーを指定するようになっている。しかし
ながら、このようなシリアル転送においては、ビット落
ちが避けられず、したがって、このビット落ちによる誤
動作を防ぐ何らかの手段が必要とな〕、回路構成が複雑
になる問題がある。
この発明はこのような事情に鑑み、各キーをキーアドレ
スによって指定するようＫＬ、これによシ、キーを指定
するための回路構成の簡略化を図ったものである。
スによって指定するようＫＬ、これによシ、キーを指定
するための回路構成の簡略化を図ったものである。
以下、図蘭を参照しこの発明の一実施例について説明す
る。
る。
第２図は、この発明によるピアノ自動演奏装置の構成を
示すブ日ツク図である。この図において符号１は各キー
に各々近接して設けられたキー駆動用のソレノイドであ
シ、この図に示す回路は、これらのソレノイド１を記憶
１！Ｓ２に記憶されている演奏データに基づいて駆動し
、ピアノを自動的に演奏するものである。
示すブ日ツク図である。この図において符号１は各キー
に各々近接して設けられたキー駆動用のソレノイドであ
シ、この図に示す回路は、これらのソレノイド１を記憶
１！Ｓ２に記憶されている演奏データに基づいて駆動し
、ピアノを自動的に演奏するものである。
すなわち、この図Ｋかいて、符号３はキーを指？するた
めのキーアドレスＳＡＤ ：！、よびソレノイド１を
駆動する九めのソレノイド駆動データ８ＫＤを楽曲の進
行順に順次出力するデータ出力回路であシ、記憶部２、
操作部４および制御回路５から構成されている。記憶１
１２ｔ！予め各ソレノイド１を駆動するための演奏デー
タが楽曲の進行順に記憶されているメモリである。ここ
で、記憶部２に記憶されている演奏データについて説明
する。まず、キーオンを指定する演奏データＥＤ−１は
、第３図（６）に示すように、オン／オフ識別コート１
１＠と、キーコードＫＣと、打鍵強度データＳＤと、時
間データＴＤとから構成される。この場合、打鍵強度デ
ータＳＤはキーの打鍵強度、すなわち、ソレノイド１の
プランジャの駆動速度に対応するデータであシ、また時
間データＴＤはキーを駆動すべき時刻に関するデータで
ある。一方、キーオフを指定する演奏データＥＤ−２は
、第３図（ロ）に示すように、オン／オフ識別コードＩ
ＱＩと、キーコードＫＣと、時間データＴＤとから構成
される。
めのキーアドレスＳＡＤ ：！、よびソレノイド１を
駆動する九めのソレノイド駆動データ８ＫＤを楽曲の進
行順に順次出力するデータ出力回路であシ、記憶部２、
操作部４および制御回路５から構成されている。記憶１
１２ｔ！予め各ソレノイド１を駆動するための演奏デー
タが楽曲の進行順に記憶されているメモリである。ここ
で、記憶部２に記憶されている演奏データについて説明
する。まず、キーオンを指定する演奏データＥＤ−１は
、第３図（６）に示すように、オン／オフ識別コート１
１＠と、キーコードＫＣと、打鍵強度データＳＤと、時
間データＴＤとから構成される。この場合、打鍵強度デ
ータＳＤはキーの打鍵強度、すなわち、ソレノイド１の
プランジャの駆動速度に対応するデータであシ、また時
間データＴＤはキーを駆動すべき時刻に関するデータで
ある。一方、キーオフを指定する演奏データＥＤ−２は
、第３図（ロ）に示すように、オン／オフ識別コードＩ
ＱＩと、キーコードＫＣと、時間データＴＤとから構成
される。
そして、記憶部２には、とれらの演奏データＢＤが順次
演奏順に記憶されている。
演奏順に記憶されている。
操作部４は、自動演奏のスタートを指示するスタートス
イッチ、自動演奏の停止を指示するストップスイッチ、
音量を指示する音量スイッチ等を有して構成されるもの
で、各スイッチの出力は制御回路５へ供給される。
イッチ、自動演奏の停止を指示するストップスイッチ、
音量を指示する音量スイッチ等を有して構成されるもの
で、各スイッチの出力は制御回路５へ供給される。
制御回路５は記憶Ｗ６２から演奏データＥＤを順次読出
し、読出した演奏データＫＤに基づいてキーアドレス８
ＡＤ （７ビツト）、ソレノイド駆動データ８ＫＤ
（８ビツト）およびロード信号ＬＤ（１ビツト）を出
力する回路である。この場合、ソレノイド駆動データＳ
ＫＤ は打鍵強家データＳＤに基づいて作成されるデ
ータであり、その最上位ビット （Ｍ２Ｒ）がソレノイ
ド１のオン／オフを指示するビットとなシ、他の７ビツ
トがソレノイドｌを駆動するためのデータとなる。そし
て、上述し光キーアドレス８ＡＤ がデコーダ７へ供
給され、ソレノイド駆動データＳＫＤ が各ソレノイ
ド１に対応して設けられたソレノイド駆動回路９のラッ
チ回路１０へそれぞれ供給され、また、ロード信号ＬＤ
が各ラッチ回路１０のロード端午りへ供給される。なお
、この制御回路５については後に詳述する。
し、読出した演奏データＫＤに基づいてキーアドレス８
ＡＤ （７ビツト）、ソレノイド駆動データ８ＫＤ
（８ビツト）およびロード信号ＬＤ（１ビツト）を出
力する回路である。この場合、ソレノイド駆動データＳ
ＫＤ は打鍵強家データＳＤに基づいて作成されるデ
ータであり、その最上位ビット （Ｍ２Ｒ）がソレノイ
ド１のオン／オフを指示するビットとなシ、他の７ビツ
トがソレノイドｌを駆動するためのデータとなる。そし
て、上述し光キーアドレス８ＡＤ がデコーダ７へ供
給され、ソレノイド駆動データＳＫＤ が各ソレノイ
ド１に対応して設けられたソレノイド駆動回路９のラッ
チ回路１０へそれぞれ供給され、また、ロード信号ＬＤ
が各ラッチ回路１０のロード端午りへ供給される。なお
、この制御回路５については後に詳述する。
デコーダ７は制御回路５から出力されるキーアドレスＳ
ＡＤ をデコードするもので、このデコーダ７の各出
力は各々、対応するソレノイド駆動回路９のラッチ回路
１０のエネーブル端子Ｅへ供給される。
ＡＤ をデコードするもので、このデコーダ７の各出
力は各々、対応するソレノイド駆動回路９のラッチ回路
１０のエネーブル端子Ｅへ供給される。
ソレノイド駆動回路９はラッチ回路１０、駆動信号発生
回路１１、アンドゲート１２、バッファアンプ１３から
構成されるもので、バッファアンプ１３の出力がソレノ
イド１へ供給される。ラッチ回路１０はそのエネーブル
端子Ｅへ１１”信号が供給されると、データラッチ可能
状態となシ、この状態にかいてそのロード端子りへ１０
１信号が供給されると、ソレノイド駆動データ斗■ を
ランチする。そして、ラッチしたデータＳＫＤ のＭ
２Ｒをアンドゲート１２の一方の入力端へ供給し、ｔた
、他の７ビツトを駆動信号発生口Ｉｆ！ｉｌｌへ供給す
る。駆動信号発生回路１１Ｆｉ、ラッチ回路１０から供
給されるソレノイド駆動データ母■に対応するパルス幅
を有する一定局期のソレノイド駆動信号を作成し、アン
ドゲート１２シよびバッファアンプ１３を介してソレノ
イド１へ供給する。これによシ、ソレノイド１が駆動さ
れる。
回路１１、アンドゲート１２、バッファアンプ１３から
構成されるもので、バッファアンプ１３の出力がソレノ
イド１へ供給される。ラッチ回路１０はそのエネーブル
端子Ｅへ１１”信号が供給されると、データラッチ可能
状態となシ、この状態にかいてそのロード端子りへ１０
１信号が供給されると、ソレノイド駆動データ斗■ を
ランチする。そして、ラッチしたデータＳＫＤ のＭ
２Ｒをアンドゲート１２の一方の入力端へ供給し、ｔた
、他の７ビツトを駆動信号発生口Ｉｆ！ｉｌｌへ供給す
る。駆動信号発生回路１１Ｆｉ、ラッチ回路１０から供
給されるソレノイド駆動データ母■に対応するパルス幅
を有する一定局期のソレノイド駆動信号を作成し、アン
ドゲート１２シよびバッファアンプ１３を介してソレノ
イド１へ供給する。これによシ、ソレノイド１が駆動さ
れる。
次に、上記構成による回路の動作を説明する。
操作者が操作１６４のスタートスイッチを押すと、制御
回路５が、まず記憶ｖＬ２の先頭番地に記憶されている
演奏データＤを読出す、ここで、読出された演奏データ
Ｄが第３図（６）に示す演奏データＥＤ−１であるとし
、ｔた、この演奏データＥＤ−１のキーコードＫＣがキ
ーＦ、（第３オクターブＦ音のキー）ａトゲドレス８Ａ
Ｄ であるとする、以後、制御層１ｇ５はクロックパ
ルスに基づいて演奏データＨＤ−１の時間データＴＤに
対応する時間を計測する。そして、時間データＴＤに対
応する時間が経過し九時点で、次の演奏データＩＤを読
出す、ここで、読出された演奏データＥＤが第３図（ロ
）に示す演奏データＩＤ−２であるとし、を九、この演
奏データＫＤ−ｚのキーコードＫＣがキーＦ３のキーア
ドレスＳＡＤ であるとする。以後、制御層ｗＩ５は
上記演奏データｍ−４の時間データＴＤに対応する時間
を計測すると共に、時間計測が終了した演奏データＥＤ
−１のキーコードＫＣおよび打鍵強度データ５ＤＯｌ＆
環を行う、すなわち、まず打鍵強度データＳＤをソレノ
イド１の特性に応じて変換し、ＭＳＢ が１１１のソ
レノイド駆動データ＄■ を得る。次に、変換によって
得られたソレノイド駆動データ母■ を、キーＦ３ の
キーアドレスシの と共に、第４図に示す一定時間Ｔの
間出力する。また、上記時間Ｔの略中間にシいて第４図
０うに示すロード信号ＬＤ（ｌｏｇ信号）を出力する。
回路５が、まず記憶ｖＬ２の先頭番地に記憶されている
演奏データＤを読出す、ここで、読出された演奏データ
Ｄが第３図（６）に示す演奏データＥＤ−１であるとし
、ｔた、この演奏データＥＤ−１のキーコードＫＣがキ
ーＦ、（第３オクターブＦ音のキー）ａトゲドレス８Ａ
Ｄ であるとする、以後、制御層１ｇ５はクロックパ
ルスに基づいて演奏データＨＤ−１の時間データＴＤに
対応する時間を計測する。そして、時間データＴＤに対
応する時間が経過し九時点で、次の演奏データＩＤを読
出す、ここで、読出された演奏データＥＤが第３図（ロ
）に示す演奏データＩＤ−２であるとし、を九、この演
奏データＫＤ−ｚのキーコードＫＣがキーＦ３のキーア
ドレスＳＡＤ であるとする。以後、制御層ｗＩ５は
上記演奏データｍ−４の時間データＴＤに対応する時間
を計測すると共に、時間計測が終了した演奏データＥＤ
−１のキーコードＫＣおよび打鍵強度データ５ＤＯｌ＆
環を行う、すなわち、まず打鍵強度データＳＤをソレノ
イド１の特性に応じて変換し、ＭＳＢ が１１１のソ
レノイド駆動データ＄■ を得る。次に、変換によって
得られたソレノイド駆動データ母■ を、キーＦ３ の
キーアドレスシの と共に、第４図に示す一定時間Ｔの
間出力する。また、上記時間Ｔの略中間にシいて第４図
０うに示すロード信号ＬＤ（ｌｏｇ信号）を出力する。
キーＦ３のキーアドレスＳＡＤ が制御回路５から出
力されると、デコーダ７がこのキーアドレスＳＡＤ
をデコードし、キーＦ３ に対応するソレノイド駆動回
路９のラッチ回路１０へ１１１信号を出力する。これに
よセ１．同ラッチ回路１０がエネーブル状態となる。次
いで、ロード信号ＬＤが同ラッチ回路１０へ供給される
と、同ラッチ回路１０がソレノイド駆動データＳＫＤ
をラッチし、ラッチしたデータＳＫＤ のＭＳＢ（
”１”信号）をアンドゲート１２へ、他の７ビツトを駆
動信号発生回路１１へ各々出力する。駆動信号発生回路
１１は供給されたソレノイド駆動データＳＫＤ に対
応するパルス幅を有する一定周期のソレノイド駆動信号
を作成し、アンドゲート１２の他方の入力端へ供給する
。この時、アンドゲート１２ｔｉ、その一方の入力端へ
ｗ１１信号が供給されていることから開状簡にある。シ
九がって、アンドゲート１２の他方の入力端へ供給され
たソレノイド駆動信号は同アンドゲート１２およびバッ
ファアンプ１３を介して、キーＦ３に設けられたソレノ
イド１へ供給畜れる。これにより、キーＦ３のソレノイ
ド１が駆動され、キーＦ３ が駆動されゐ。
力されると、デコーダ７がこのキーアドレスＳＡＤ
をデコードし、キーＦ３ に対応するソレノイド駆動回
路９のラッチ回路１０へ１１１信号を出力する。これに
よセ１．同ラッチ回路１０がエネーブル状態となる。次
いで、ロード信号ＬＤが同ラッチ回路１０へ供給される
と、同ラッチ回路１０がソレノイド駆動データＳＫＤ
をラッチし、ラッチしたデータＳＫＤ のＭＳＢ（
”１”信号）をアンドゲート１２へ、他の７ビツトを駆
動信号発生回路１１へ各々出力する。駆動信号発生回路
１１は供給されたソレノイド駆動データＳＫＤ に対
応するパルス幅を有する一定周期のソレノイド駆動信号
を作成し、アンドゲート１２の他方の入力端へ供給する
。この時、アンドゲート１２ｔｉ、その一方の入力端へ
ｗ１１信号が供給されていることから開状簡にある。シ
九がって、アンドゲート１２の他方の入力端へ供給され
たソレノイド駆動信号は同アンドゲート１２およびバッ
ファアンプ１３を介して、キーＦ３に設けられたソレノ
イド１へ供給畜れる。これにより、キーＦ３のソレノイ
ド１が駆動され、キーＦ３ が駆動されゐ。
次に、記憶部２から読出され九演奏データＫＤ−２の時
間データＴＤに対応する時間が経過すると、制御回路５
が次の演奏データ恥を記憶部２から読出す、以後、制御
回路５は読出した演奏データＥＤの時間データＴＤＫ対
応する時間を計測すると共に、時間計測が終了した演奏
データＥＤ−２の処理を行う、すなわち、オン／オフ識
別コード１０１に基づいてキーオフを検知し、ＭｓＢ
が１６１のソレノイド駆動データ８ＫＤ を作成す
る。
間データＴＤに対応する時間が経過すると、制御回路５
が次の演奏データ恥を記憶部２から読出す、以後、制御
回路５は読出した演奏データＥＤの時間データＴＤＫ対
応する時間を計測すると共に、時間計測が終了した演奏
データＥＤ−２の処理を行う、すなわち、オン／オフ識
別コード１０１に基づいてキーオフを検知し、ＭｓＢ
が１６１のソレノイド駆動データ８ＫＤ を作成す
る。
そして、このソレノイド駆動データ８ＫＤ を演奏デ
ータＥＤ−２のキーＦ３ のキーアドレスＳＡＤ と
共に、一定時間Ｔの間出力する。ま九、一定時間Ｔの略
中間にかいてロード信号ＬＤを出力する。
ータＥＤ−２のキーＦ３ のキーアドレスＳＡＤ と
共に、一定時間Ｔの間出力する。ま九、一定時間Ｔの略
中間にかいてロード信号ＬＤを出力する。
これにより、キーＦ３に対応するソレノイド駆動回路９
のラッチ回路１０へ、ＭＳＢ が１０１のソレノイド
駆動信号斗■ が読込まれ、との緒条、同ソレノイド駆
動回路９のアンドゲート１２がオフとされ、キーＦ３
の駆動状態が解除される。以下、上述した動作が繰り返
見され、ピアノが自動的に演奏される。
のラッチ回路１０へ、ＭＳＢ が１０１のソレノイド
駆動信号斗■ が読込まれ、との緒条、同ソレノイド駆
動回路９のアンドゲート１２がオフとされ、キーＦ３
の駆動状態が解除される。以下、上述した動作が繰り返
見され、ピアノが自動的に演奏される。
なお、この発明は上述したピアノ自動演奏装置に限らず
、他の鍵盤楽器の自動演奏装置にも適用し得ることは勿
論である。
、他の鍵盤楽器の自動演奏装置にも適用し得ることは勿
論である。
以上説明したように、この発明によれば、駆動すべきキ
ーをキーアドレスによって指定するようにし九ので、キ
ーを指定する九めの回路構成を簡略化し得る利得が得ら
れる。
ーをキーアドレスによって指定するようにし九ので、キ
ーを指定する九めの回路構成を簡略化し得る利得が得ら
れる。
第１図は従来のピアノ自動演奏装置における演奏データ
の記録状態を示す図、第２図はこの発明の一実施例の構
成を示す図、第３図（イ、（ロ）は各々同実施例にかい
て用いられる演奏データの形式を示す図、第４図（ハ）
〜Ｃうは各々、キーアドレスＳＡＤ。 ソレノイド駆動データ８ＫＤ 、 ロード信号ＬＤが
制御回路５から出力畜れるタイミングを示す図である。 １・・・・・・ソレノイド、３−・・・データ出力回路
、７−・・−デコーダ、９−−−−・ソレノイド駆動回
路。
の記録状態を示す図、第２図はこの発明の一実施例の構
成を示す図、第３図（イ、（ロ）は各々同実施例にかい
て用いられる演奏データの形式を示す図、第４図（ハ）
〜Ｃうは各々、キーアドレスＳＡＤ。 ソレノイド駆動データ８ＫＤ 、 ロード信号ＬＤが
制御回路５から出力畜れるタイミングを示す図である。 １・・・・・・ソレノイド、３−・・・データ出力回路
、７−・・−デコーダ、９−−−−・ソレノイド駆動回
路。
Claims (1)
- 駆動すべきキーに対応するキーアドレスを楽曲の進行順
に順次出力するデータ出力回路と、このデータ出力回路
から出力され九キーアドレスをデコードするデコーダと
、前記データ出力回路から出力されｉ−４’７−アトｒ
に対応するキーを自動操作するためのソレノイドを、前
記デコーダの出力に基づいて駆動するソレノイド駆動回
路とを具備してなる楽器自動演奏装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194805A JPS5897175A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194805A JPS5897175A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897175A true JPS5897175A (ja) | 1983-06-09 |
| JPH0353636B2 JPH0353636B2 (ja) | 1991-08-15 |
Family
ID=16330545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194805A Granted JPS5897175A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299994A (ja) * | 1986-06-20 | 1987-12-26 | ヤマハ株式会社 | 自動演奏ピアノ |
| JPH05289658A (ja) * | 1992-04-07 | 1993-11-05 | Kawai Musical Instr Mfg Co Ltd | ピアノの自動演奏装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034931A (ja) * | 1973-06-29 | 1975-04-03 | ||
| JPS5039534A (ja) * | 1973-08-13 | 1975-04-11 |
-
1981
- 1981-12-03 JP JP56194805A patent/JPS5897175A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034931A (ja) * | 1973-06-29 | 1975-04-03 | ||
| JPS5039534A (ja) * | 1973-08-13 | 1975-04-11 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299994A (ja) * | 1986-06-20 | 1987-12-26 | ヤマハ株式会社 | 自動演奏ピアノ |
| JPH0427555B2 (ja) * | 1986-06-20 | 1992-05-12 | Yamaha Corp | |
| JPH05289658A (ja) * | 1992-04-07 | 1993-11-05 | Kawai Musical Instr Mfg Co Ltd | ピアノの自動演奏装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353636B2 (ja) | 1991-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5848279A (ja) | キユ−信号処理装置 | |
| JPH027479B2 (ja) | ||
| JPS5897175A (ja) | 楽器自動演奏装置 | |
| JPS648835B2 (ja) | ||
| JPS58211191A (ja) | 自動演奏装置 | |
| JP2519623Y2 (ja) | 自動演奏装置 | |
| JPH05159540A (ja) | 再生装置 | |
| JPS6344867Y2 (ja) | ||
| JPH0136955B2 (ja) | ||
| JPS5897176A (ja) | 楽器自動演奏装置 | |
| JPH0432718Y2 (ja) | ||
| JPH036959Y2 (ja) | ||
| JPS648837B2 (ja) | ||
| JPH0125993Y2 (ja) | ||
| JPS6242514B2 (ja) | ||
| JP2625800B2 (ja) | 自動演奏装置 | |
| JPS5897177A (ja) | ピアノ自動演奏装置における誤動作防止方法 | |
| JPH043352Y2 (ja) | ||
| JPH0550755B2 (ja) | ||
| JPH0347517B2 (ja) | ||
| JPH0432396B2 (ja) | ||
| JPS6025790B2 (ja) | 電子楽器 | |
| JPS6025791B2 (ja) | 電子楽器 | |
| JPH05119769A (ja) | 楽器自動演奏装置 | |
| JPH0125992Y2 (ja) |