JPS5896767A - アルミニウムゲ−トｍｏｓの配線構造 - Google Patents
アルミニウムゲ−トｍｏｓの配線構造Info
- Publication number
- JPS5896767A JPS5896767A JP19599681A JP19599681A JPS5896767A JP S5896767 A JPS5896767 A JP S5896767A JP 19599681 A JP19599681 A JP 19599681A JP 19599681 A JP19599681 A JP 19599681A JP S5896767 A JPS5896767 A JP S5896767A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- conductor
- polycrystalline silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 25
- 229910052782 aluminium Inorganic materials 0.000 title claims description 25
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はアルミニウムゲートＭＯ３の配線構造に関し
、特にアルミニウムゲ−１−Ｍ０３を形成するＬＳＩに
好適な配線構造に関する。
、特にアルミニウムゲ−１−Ｍ０３を形成するＬＳＩに
好適な配線構造に関する。
一般に、ＩＣやＬＳＩの配線パターンを形成する場合、
複雑な回路構成部分では導線の交差（クロス・オーバー
）は避けられない。このようなとき、多層配線を用いる
方法がとられ、各導線は絶縁層で分離され電気的接触は
絶縁層の窓を通して行なわれる。
複雑な回路構成部分では導線の交差（クロス・オーバー
）は避けられない。このようなとき、多層配線を用いる
方法がとられ、各導線は絶縁層で分離され電気的接触は
絶縁層の窓を通して行なわれる。
アルミニウムゲー）ＭＯＳ−ＬＳＩについて言えば、最
終的配線にアルミニウムが使用されるが、配線において
クロス・オーバーが生じる場合には、拡散クロス・アン
ダー技術が用いられてきた。すなわち、クロス・オーバ
ーするｎ型領域では高ドープＰ＋拡散禎域を設ける一方
、Ｐ型頭域では高１・゛−プｎ＋拡散領域を設けて低抵
抗導線の一部としてのクロス・アンダーを形成し、酸化
層で交差する導体間を有効に絶縁するものである。
終的配線にアルミニウムが使用されるが、配線において
クロス・オーバーが生じる場合には、拡散クロス・アン
ダー技術が用いられてきた。すなわち、クロス・オーバ
ーするｎ型領域では高ドープＰ＋拡散禎域を設ける一方
、Ｐ型頭域では高１・゛−プｎ＋拡散領域を設けて低抵
抗導線の一部としてのクロス・アンダーを形成し、酸化
層で交差する導体間を有効に絶縁するものである。
しかし、第１図の従来型の配線構造例にも示すように、
ｎ型領域ｌ中のＰ″−拡散領域２は、単位長さ当りの抵
抗が高く長い配線には適さ々い。なお、３は絶縁層とし
ての酸化シリコン層、４は配線としてのアルミニウム導
体である。そして、Ｐ拡散領域および計拡散領域ともに
寄生容量が大きく、回路特性に与える影響が大きい欠点
がある。
ｎ型領域ｌ中のＰ″−拡散領域２は、単位長さ当りの抵
抗が高く長い配線には適さ々い。なお、３は絶縁層とし
ての酸化シリコン層、４は配線としてのアルミニウム導
体である。そして、Ｐ拡散領域および計拡散領域ともに
寄生容量が大きく、回路特性に与える影響が大きい欠点
がある。
さらに、配線手段としては、Ｐ型頭域、ｎ型領域とも拡
散導体によるものとアルミニウム配線によるものの２種
類しかなく、配線の自由度が低い。
散導体によるものとアルミニウム配線によるものの２種
類しかなく、配線の自由度が低い。
これは、必然的にチップ面積の増大を招き、その結果、
高価に々る欠点がある。
高価に々る欠点がある。
それゆえに、この発明の主たる目的は、ｎ型領域におい
てアルミニウム配線とクロス・オーバーする抵抗の低い
配線手段を得ることにある。
てアルミニウム配線とクロス・オーバーする抵抗の低い
配線手段を得ることにある。
他の目的は、Ｐ型額域、ｎ型領域ともにアルミニウム配
線、拡散クロスアンダに加えて配線の自由度をふやすこ
とである。
線、拡散クロスアンダに加えて配線の自由度をふやすこ
とである。
この発明を要約すれば、アルミニウム層の下部の絶縁層
中に低抵抗の多結晶シリコンからなる配線導体を形成し
たことを特徴とする。
中に低抵抗の多結晶シリコンからなる配線導体を形成し
たことを特徴とする。
以下、この発明を図示の実施例に基づいて説明する。
第２図は一実施例の配線構造を示す図であり、第２図（
ａ）は配線部分のみを上から見たもの、第２図ｆｂ）は
断面を示す。ここでは、アルミニウムゲートＭ ＯＳ・
Ｉ−Ｓ Ｉの一部、特に配線部分のみを模式的に示す。
ａ）は配線部分のみを上から見たもの、第２図ｆｂ）は
断面を示す。ここでは、アルミニウムゲートＭ ＯＳ・
Ｉ−Ｓ Ｉの一部、特に配線部分のみを模式的に示す。
ｎ型領域ｌとアルミニウム配線導体４との闇に形成され
る酸化シリコン絶縁層３の中に、配線導体５ｆ設けてい
る。この配線導体５は、低抵抗の多結晶シリコンからな
るものである。低抵抗とするために、たとえばリンやホ
ウ素をドー（３） プしである。低抵抗配線であるので、電力消費（発熱）
及び動作速度の点で優れる。
る酸化シリコン絶縁層３の中に、配線導体５ｆ設けてい
る。この配線導体５は、低抵抗の多結晶シリコンからな
るものである。低抵抗とするために、たとえばリンやホ
ウ素をドー（３） プしである。低抵抗配線であるので、電力消費（発熱）
及び動作速度の点で優れる。
多結晶シリコンからなる配線導体５を形成するには、ま
す、ｎ型領域ｌの上へＳｉＯ３膜を形成し。
す、ｎ型領域ｌの上へＳｉＯ３膜を形成し。
その上へ気相成長法（ＣＶＤ ）により多結晶シリコン
の鳩を成長させる。もちろん、このとき反応カス中に微
量の添加不純物（リンやホウ素など）を混入し抵抗率を
制−１する。こうして形成した多結晶シリコン層をフォ
トエツチング技術により、不要の部分を取り除き、所望
の配線パターンのみを残す。その後、先に形成されたＳ
ｉＯ２膜２よびこの多結晶シリコン配線パターンの上へ
ＳｉＯ２膜を形成する。こうして、多結晶シリコン配線
導体５は絶縁される。そして、このＳｉＯ２膜上に所定
のパターンに従ってアルミニウムの配線を細し、完成は
せる。したがって、第２図（ａ）でよく示すように、２
つの交差する配線が可能となり、アルミニウム配線導体
４と多結晶シリコン配線導体５とは酸化層３で絶縁され
た多層配線構造と々る。
の鳩を成長させる。もちろん、このとき反応カス中に微
量の添加不純物（リンやホウ素など）を混入し抵抗率を
制−１する。こうして形成した多結晶シリコン層をフォ
トエツチング技術により、不要の部分を取り除き、所望
の配線パターンのみを残す。その後、先に形成されたＳ
ｉＯ２膜２よびこの多結晶シリコン配線パターンの上へ
ＳｉＯ２膜を形成する。こうして、多結晶シリコン配線
導体５は絶縁される。そして、このＳｉＯ２膜上に所定
のパターンに従ってアルミニウムの配線を細し、完成は
せる。したがって、第２図（ａ）でよく示すように、２
つの交差する配線が可能となり、アルミニウム配線導体
４と多結晶シリコン配線導体５とは酸化層３で絶縁され
た多層配線構造と々る。
こうして、多結晶シリコン配線導体５は、第１（４）
図の従来構造で示１−たＶ拡散領域２による配線と置き
換えることができ、Ｐ＋拡散による配線に比べ格段に低
抵抗配線がＯｆ能となった。
換えることができ、Ｐ＋拡散による配線に比べ格段に低
抵抗配線がＯｆ能となった。
第３図および第４図は、配線の自由度をふやしたことの
断面による説明図である。自由度は、絶縁層３中に多結
晶シリコン配線導体を形成したことで増加している。す
なわち、第８図において、１はｎ型頭域、２はＰ拡散領
域の配線導体、５は多結晶シリコン配線導体、４は表面
に形成したアルミニウムの配線導体である。第４図にお
いては、１′はＰ型領域、２′は計拡散領域の配線導体
、５は低抵抗の多結晶シリコン配線導体、４はアルミニ
ウムの配線導体である。
断面による説明図である。自由度は、絶縁層３中に多結
晶シリコン配線導体を形成したことで増加している。す
なわち、第８図において、１はｎ型頭域、２はＰ拡散領
域の配線導体、５は多結晶シリコン配線導体、４は表面
に形成したアルミニウムの配線導体である。第４図にお
いては、１′はＰ型領域、２′は計拡散領域の配線導体
、５は低抵抗の多結晶シリコン配線導体、４はアルミニ
ウムの配線導体である。
このように、ｎ型・領域、およびｐ型領域ともに配線の
自由度をｌ噌すことができるので、拡散によるアンダー
パスだけのときと同じ面積全便うとすればその倍のアン
ダーパスが形成でき、同数のアンダーパスを必要とする
ならば半分の面積で済むことになる。したがって、配線
に必要とされる面積が少なくなり、チップサイズを小さ
くできる。
自由度をｌ噌すことができるので、拡散によるアンダー
パスだけのときと同じ面積全便うとすればその倍のアン
ダーパスが形成でき、同数のアンダーパスを必要とする
ならば半分の面積で済むことになる。したがって、配線
に必要とされる面積が少なくなり、チップサイズを小さ
くできる。
また、錯綜し複雑な配線も比較的容易に々しつる利点も
ある。
ある。
なお、前記実施例は、アルミニウム層−）ＭＯＳ−ＬＳ
Ｉを前提としたが、アルミニウム層−１・ＭＯ８構造の
もの一般に適用できる。すなわち、アルミニウムゲート
のＰチャネル間Ｏ８，ＮチャネルＭＯ８，ｐよびＣ−１
■ＯＳ、さらにはＢＩ−ＭＯＳ、Ｂ Ｉ−ＣＭＯ８でも
そうである。また、特に、ＢＩ−Ｃ１ＶｔＯ８のマスタ
ースライスＬＳＩ（チップ上の所定の場所に、予めトラ
ンジスタ。
Ｉを前提としたが、アルミニウム層−１・ＭＯ８構造の
もの一般に適用できる。すなわち、アルミニウムゲート
のＰチャネル間Ｏ８，ＮチャネルＭＯ８，ｐよびＣ−１
■ＯＳ、さらにはＢＩ−ＭＯＳ、Ｂ Ｉ−ＣＭＯ８でも
そうである。また、特に、ＢＩ−Ｃ１ＶｔＯ８のマスタ
ースライスＬＳＩ（チップ上の所定の場所に、予めトラ
ンジスタ。
ダイオード、抵抗、コンデンサ等の基本的な素子配列が
形成してあり、顧客側の仕様に基ついて電極配線のマス
ク・パターンを変えることにより各種の回路を構成でき
るＬＳＩ）においては、単に配線が交差する場合のみな
らず、各回路素子又は回路部分を相互に接続するときの
長い配線導体として用いることができる。
形成してあり、顧客側の仕様に基ついて電極配線のマス
ク・パターンを変えることにより各種の回路を構成でき
るＬＳＩ）においては、単に配線が交差する場合のみな
らず、各回路素子又は回路部分を相互に接続するときの
長い配線導体として用いることができる。
以上のように、この発明によれば、アルミニウム層−）
ＭＯＳの絶縁層中に第３の配線手段として低抵抗の多結
晶シリコンからなる配線導体を設けるようにしたので、
Ｐ″−拡散導体に比べ低抵抗配線が可能となるとともに
寄生容量に基づく回路特性への影響が改善される。それ
とともに、配線の自由度の増加がチップ面積の組手化に
つながり、さらに俵雑な配廚も簡単化できる効果がある
。
ＭＯＳの絶縁層中に第３の配線手段として低抵抗の多結
晶シリコンからなる配線導体を設けるようにしたので、
Ｐ″−拡散導体に比べ低抵抗配線が可能となるとともに
寄生容量に基づく回路特性への影響が改善される。それ
とともに、配線の自由度の増加がチップ面積の組手化に
つながり、さらに俵雑な配廚も簡単化できる効果がある
。
第１図は従来の配線構造の説明図、第２図は本発明の一
実施例の配線構造の説明図、第３図および第４図は配線
の自由度をふやしたことの断面による説明図である。 １・ ｎ型価域、１′・ Ｐ型領域、５・多結晶シリコ
ン配線導体、３ 酸化シリコン絶縁層、４・・アルミニ
ウム配線導体。 特許出願人株式会社リコー 代 理 人 弁理士 前出 葆ほか２名（７） ２８５− 手続補正書 ■、事件の表示 昭和５６年特許願第 １９５９９６ 号２発明
の名称 アルミニウムゲートＭＯ５の配線構造 ３、補正をする者 事件との関係 特許出願人 名称 （６７４）ｔ’１．式会社 リ コ −４、
代理人 ５補正命令の日付（自 発） ６補正の対象 明細書：発明の詳細な説明の欄 ７補市の内容 第５頁第９行目 １多結晶シリコンＩとあるを、［低抵抗の多結晶シリコ
ン１と訂正する。 以 」ニ
実施例の配線構造の説明図、第３図および第４図は配線
の自由度をふやしたことの断面による説明図である。 １・ ｎ型価域、１′・ Ｐ型領域、５・多結晶シリコ
ン配線導体、３ 酸化シリコン絶縁層、４・・アルミニ
ウム配線導体。 特許出願人株式会社リコー 代 理 人 弁理士 前出 葆ほか２名（７） ２８５− 手続補正書 ■、事件の表示 昭和５６年特許願第 １９５９９６ 号２発明
の名称 アルミニウムゲートＭＯ５の配線構造 ３、補正をする者 事件との関係 特許出願人 名称 （６７４）ｔ’１．式会社 リ コ −４、
代理人 ５補正命令の日付（自 発） ６補正の対象 明細書：発明の詳細な説明の欄 ７補市の内容 第５頁第９行目 １多結晶シリコンＩとあるを、［低抵抗の多結晶シリコ
ン１と訂正する。 以 」ニ
Claims (1)
- は）絶縁層を形成し該絶縁層の上へアルミニウムの配線
を形成したアルミニウムゲー）ＭＯＳの配線構造であっ
て、前記絶縁層中に低抵抗の多結晶シリコンからなる配
線導体を設けたことを特徴とするアルミニウムゲー）Ｍ
ＯＳの配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19599681A JPS5896767A (ja) | 1981-12-04 | 1981-12-04 | アルミニウムゲ−トｍｏｓの配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19599681A JPS5896767A (ja) | 1981-12-04 | 1981-12-04 | アルミニウムゲ−トｍｏｓの配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896767A true JPS5896767A (ja) | 1983-06-08 |
Family
ID=16350483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19599681A Pending JPS5896767A (ja) | 1981-12-04 | 1981-12-04 | アルミニウムゲ−トｍｏｓの配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896767A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321584A (en) * | 1976-08-12 | 1978-02-28 | Toshiba Corp | Wiring system of semiconductor device |
-
1981
- 1981-12-04 JP JP19599681A patent/JPS5896767A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321584A (en) * | 1976-08-12 | 1978-02-28 | Toshiba Corp | Wiring system of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785341A (en) | Interconnection of opposite conductivity type semiconductor regions | |
| JPS59205717A (ja) | 半導体集積回路の低抵抗接触生成方法 | |
| EP0021400A1 (en) | Semiconductor device and circuit | |
| JPS5896767A (ja) | アルミニウムゲ−トｍｏｓの配線構造 | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JPS5851537A (ja) | マスタスライスチツプ | |
| JP4041873B2 (ja) | 静電気放電保護回路及び静電気放電保護回路を形成する方法 | |
| JPS61201456A (ja) | 半導体集積装置及びその製法 | |
| JPH0475664B2 (ja) | ||
| JPS62244160A (ja) | 半導体装置 | |
| JPS59224158A (ja) | 集積回路装置 | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH0114708B2 (ja) | ||
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH03169073A (ja) | 半導体集積回路装置 | |
| JPS60198748A (ja) | 半導体集積回路装置 | |
| JPH0382041A (ja) | 半導体集積回路の製造方法 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPH09167836A (ja) | 半導体集積装置 | |
| JPS59130458A (ja) | 半導体集積回路 | |
| JPS6024039A (ja) | 半導体装置 | |
| JPS60173859A (ja) | 半導体集積回路装置 | |
| JPS5914650A (ja) | 半導体集積回路装置 |