JPS5892046A

JPS5892046A - デ−タトレ−ス装置

Info

Publication number: JPS5892046A
Application number: JP56189185A
Authority: JP
Inventors: Takayuki Morioka; 隆行森岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-11-27
Filing date: 1981-11-27
Publication date: 1983-06-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はマイクロプログラムにより制御されるデータ処
理装置において、１マシ／サイクルあるいは数マシンサ
イクル毎に変化する内部のデータをある特定のメモリに
逐次、記憶させるようなデータトレース装置に関する。

電子計算機システム等のデータ処理システムが大形化し
、複雑化すると共に故障が発生した場合の故障の検出１
診断はますます難しくなりつつある。これらの故障は大
別して２種類のものがある。

１つは再現性のある故障であり、他の１つは非再現性の
故障である。再現性のある故障とは、／ステムを構成す
るハードウェアの部分的あるいは全体的な破損を言い、
故障の状態が継続するものを言う。一方、非再現性の故
障とは、電子計算機あるいはデータ処理システム内での
様々な条件が、一致したときのみに発生する、きわめて
再現性の少ない故障を言う。再現性のめる故障に対する
修復は容易である。なぜならば、故障原因を調査する時
に、故障そのものが存続しているために容易に故障状態
を再現させて原因を見つけることができるからである。

しかし、非再現性の故障に対しては、故障が発生するた
めの様々な外的あるいは内的条件の一致がとれる確率が
極めて低く、故障原因を調査する時に同一の条件を作り
出すことは非常に困難である。そのため原因不明の故障
となることもあり得る。又、内部のハードウェアである
レジスタの内容が破壊された場合、すぐに故障として外
部に現れるとは限らず、ある程度処理が続行してからエ
ラーメツセージとして外部のオペレータ等に知らされる
ことが多い。故障が発生した場合、従来は故障発生時点
のデータ処理装置の内部状態、たとえばレジスタの内容
やソフトウェアにより記録されたプログラム起動順序等
がオペレータに知らされるだけであった。又、内部デー
タのトレース機能を持つデータ処理装置に於ては、故障
が発生した時点を起点とするデータの来歴は収集するこ
とが可能であったが、それ以前の来歴の収集はオペレー
タの介入が必要であった。

本発明の目的は、任意のマイクロプログラムアドレスで
、データ処理装置あるいは、データトレース装置の両者
あるいは１片方のみを停止させ、データ処理装置の故障
解析を容易にするためのデータトレース装置を提供する
ことにある。

本発明では、データ処理装置あるいはデータトレース装
置を停止させたいマイクロプログラム、アドレスを格納
するレジスタに、データ処理装置自体を停止させるピン
トと、更にデータトレース装置のみを停止させるビット
金持ち、この２つのビットの組合せによりデータ処理装
置自体の処理実行又は停止、及びデータトレースの実行
又は停止を制御させ、かつ上記レジスタへのデータ書き
込みは、マイクロプログラムとオペレータの両者から可
能としている。以下、本発明の一実施例を第１図により
説明する。第１図はマイクロプログラム°により制御さ
れるデータ処理装置の内部のハードウェア構成を示すも
のである。データ処理装置は内部データバス１と、該バ
ス上のデータが書き込まれるレジスタ３を持っている。

レジスタ３は機能的に３つのフィールドから構成されて
いる。

その内の第１は、データ処理装置自体あるいは、データ
トレース装置を停止させようとするマイクロプログラム
アドレスが格納されるフィールド、第２はマイクロプロ
グラムのアドレスが前記第１のフィールドで指定された
ものと一致した時に、データ処理装置自体を停止させる
か否かを制御するフィールド、第３はマイクロプログラ
ムのアドレスが前記第１のフィールドで指定されたもの
と一致した時にデータトレース装置を停止させるか否か
を制御するフィールドである。それぞれのフィールドの
詳細説明は後述する。更に本レジスタ３の出力は、デー
タ比較器４の入力となっており、該データ比較器４の更
にもう一つの入力は、マイクロプログラムアドレス生成
回路２工り信号線８によって送られる現在実行中のマイ
クロプログラムアドレスとなっている。データ比較器４
の出力線９上の信号はレジスタ３に格納されたデータ、
すなわちマイクロプログラムアドレスとマイクロプログ
ラムアドレス生成回路２から出力される各マシンサイク
ル毎の現在実行中のマイクロプログラムアドレスが一致
した時にオンする。アントゲ−）５１１および５ｂは、
データ比較器４の出力と前記レジスタ３のデータ処理装
置あるいはデータトレース装置を停止させるためのフィ
ールド各々と論理積をとるものであり、データ処理装置
を停止させるフィールドの出力と論理積をとっているア
ントゲ−）５ｂの出力は、データ処理装置のクロック制
御回路７に入力し、データ処理装置自体のクロックを停
止させ、その結果、データ処理装置を停止させる。デー
タトレース回路を停止させるフィールドの出力と論理積
をとっているアンドゲート５ａの出力は、データトレー
ス回路６に入力し、データトレース回路６をマイクロプ
ログラムアドレスが一致した７７ノサイクルで停止させ
る。データ処理装置のクロック制御回路７の内容につい
ては１本発明の本質ではないので説明を省略する。更に
詳細な説明を第２図を用いて行う。

前述したようにレジスタ３は、データ処理装置のクロッ
クおよｄデータトレース回路中のランダムアクセスメモ
リ１５へのデータのトレース実行／停止を制御するフィ
ールド３ａと、データ処理装置自体のクロックの起動／
停止を制御するフィールド３ｂおよび、マイクロプログ
ラムアドレスがデータとして格納されるフィールド３Ｃ
から構成されている。破線の部分は第１図に於るデータ
トレース回路６の一具体［ｔｌＪを示すものであり、本
実施例ではマイクロプログラムアドレスがトレースされ
る。データトレース回路６は、データトレースを実行／
停止させる制御フリップフロップ１３と、該フリップフ
ロップの入力を制御するゲート１１及び１２、マイクロ
プログラムアドレスが格納されるＲ、ＡＭ１５、各マシ
ンサイクル毎にＲ，ＡＭにデータを書き込む際のＲＡＭ
アドレスを生成するカウンタ１６、ＲＡＭＩ　５の書き
込みクロック及びカウンタのカウントアツプクロックを
生成するゲート１４とから構成されている。ゲート１２
の入力は、ゲート５ａと、該フリップフロップをリセッ
トする信号（本信号はマイクロプログラムで生成される
。）の２つであり、本ゲートにより両者の論理和がとら
れている。ゲート１１の入力に’ｉ　ｓ　該フ”ツブフ
ロップをセットする信号（本信号はマイクロプログラム
で生成される。）と、ゲート１２の出力となっており、
ゲート１２の出力がオンのとき、ゲート１１の出力をオ
フとするものである。すなわち制御フリップフロップ１
３はリセット優先になっている。本データトレース装置
の動作は次の通りである。レジスタ３の内のフィールド
３ａ及び３ｂの内容がそれぞれゼロである時には、フィ
ールド３Ｃの内容とマイクロプログラムアドレスが一致
しても制御フリップフロップ１３へのリセット信号は送
られない。制御フリップフロップ１３はマイクロプログ
ラムにより生成されたリセット信号でのみリセットされ
る。フィールド３ａの内容が１″の時にはフィールド３
Ｃの内容とマイクロプログラムのアドレスが一致したこ
とにより、制御フリップフロップ１３はリセットされる
。該フリップフロップがリセットされるとＲ，ＡＭへの
データトレースが停止し、データがフリーズされる。

本実施例に於ては、故障あるいはエラーが発生したとき
に、マイクロプログラムのエラー処理ルーチンにて、制
御フリップフロップをマイクロプログラムにより停止さ
せ、Ｒ，Ａ　Ｍの内容を続み出した後、該フリップフロ
ップをセットしてトレースの再開をさせることができ、
更に、トレースされた内容の以前のデータをトレースし
たい場合には、マイクロプログラム自身でレジスタ３に
マイクロプログラムのアドレスをセットし、フィールド
３ａを”１″にすれば該アドレスへ到達する壕でのデー
タの来歴がＲＡＭ１５にトレースされ、任意のマイクロ
プログラムアドレスまでの来歴をトレースさせることが
可能である。このように本発明によれば、データをトレ
ースする範囲をマイクロプログラム、又は、オペレータ
の両方から設定することができ、マイクロプログラムの
エラー処理ルーチン内で、トレースする範囲を自由に設
定し、またデータ処理装置を停止することも可能となる
。このようなことは、特にエラ一時の再試行を実施する
際、再試行毎にトレース範囲を変えながら来歴を収集し
たり、又再試行しても回復不可の場合にはデータ処理装
置自身を停止させ故障解析を容易ならしめるのに効果が
ある。

【図面の簡単な説明】

第１図は、本発明によるデータトレース装置の全体構成
を示す図、第２図は本発明の詳細な一実施例回路図であ
る。３・・・レジスタ、４・・・データ比較器、６・・・デ
ータトレース回路、１３・・・フリップフロップ、１５
・・・め　１　月ｌＩ　２　図

Claims

【特許請求の範囲】

１、　マイクロプログラム制御のデータ処理装置に於て
、マイクロプログラムと同期して、データの書き換えが
可能なレジスタと、該レジスタの特定のフィールドの値
と、現在実行中のマイクロプログラムアドレスの値との
一致を検出し、前記レジスタの別なフィールドが示す値
により一致検出信号を発生する検出器と、該検出器の出
力信号によりリセットされ、又、マイクロプログラム制
御によってもセット、リセットされるフリツプフロツプ
ヲ有シ、該フリップフロップのセット／リセット状態に
より、データ処理装置内のデータをマイクロプログラム
と同期して記憶するか否かを制御する制御手段およびこ
れを記憶するメモリを有し、前記レジスタの更に別なフ
ィールドの直によりデータ処理装置を停止させるように
したことを特徴とするデータトレース装置。