JPS5889035A - サ−ジ吸収器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主として電源線〜方ス間あるいは信号線〜アー
ス間に用いられるサージ吸収器に関するものである。

近年、電子機器の半導体化ならびに回路電圧の低圧化に
伴ない、これらの電子機器は電源線ならびに信号線を通
じて侵入してくるサージ電圧ならびに電子機器フレーム
等に発生する静電気放電に対して極めて敏感になりぐこ
れらの侵入時ならびに放電時においては、電子機器の機
能停止あるいは誤動作を引きおこす場合が多くなってき
た。これらのサージ電圧あるいは静電気放電の保護対策
として、前者に対してはＺｎＯバリスタあるいは、ギャ
ップ式アレスタが、又、後者に対してはツェナーダイオ
ードあるいは厚膜バリスタなどがそれぞれ一般に広く用
いられている。しかしながら、これらの保護素子はサー
ジ電圧あるいは静電気放電のいずれか一方に対しては有
効な動作を呈するが、サージ電圧ならびに静電気放電の
両者に有効に動作するものではなかった。

すなわち、前者のＺｎＯバリスタはサージ耐量を向上さ
せようとすれば素子面積が大きくなり、それに伴なって
静電容量が増大し、結果として、一般の高周波回路の静
電対策用には適さないという欠点があった。また同様に
、ギャップ式アレスタの場合は、′外型ながらサージ耐
量も大きく、さらに静電容量も３ｐＦ以下といった良好
な特性を呈するが、静電気放電に対して十分な応答速度
がなく、結果としてこれらの保護素子を装備していても
十分な保護は期待できない。一方、静電対策用に用いら
れているツェナーダイオードあるいは厚膜バリスタは静
電気放電に対しては良好に動作するが、サージ耐量が低
く、エネルギーの大きなサージ電圧に対しては、・電子
機器を保護できないばかりでなく、保護素子そのものが
破壊する恐れが多分にあるという問題点があった。

第１図、第２図に従来例の一つとして厚膜ノ＜リスクを
用いた保護素子の構造例を示した。第１図は平面図、第
２図は第１図のＡ−Ｈの断面図である。１はアルミナ基
板等で代表される半板状の磁器基板であり、一般的には
０．８ｒｒｒｍＤＩ稈度のものがよく用いられる。２な
らびに２′は磁器粘仮１の−ににそれぞれ電極として約
８００℃で焼き付けられた銀電極である。３はブレーナ
型厚膜ノクリスタで、磁器基板１ならびに電極２．２′
の一部の上に形成されている。この厚膜ノくリスク３は
ホウ硅酸鉛などのガラス粉と酸化亜鉛の粉とを混合した
ものを所定の位置に６００〜ＳＯＯ℃で焼き付けたもの
であり、そのバリスタ電圧は、電極２〜２′間の距離に
比例し、一般には１００Ｖ〜２００００Ｖの対応が可能
である。また、電圧非直線指数も２０〜４゜と比較的高
いが、エネルギー耐量は２　ｍ　Ｊ　／ｍ！程度と比較
的低い。このような保護素子は前述のように、静電気放
電などのようにエネルギーの小さなものに対しては良好
に動作゛し、電子機器の保護に有用であるが、同一被保
護系統に、サージ電圧のようなエネルギーの大きなもの
が混在する可能性のある回路には適用できないという問
題点があった。

本発明は以上のような従来の問題を解決したサージ吸収
器、すなわち、１個の保護素子でサージ電圧対策、なら
びに静電気放電対策が可能な小型なサージ吸収器を提供
することを目的としだものである。

上記目的を達成するために本発明は磁器基板上に形成し
た２つの電極を有するプレーナ状厚膜バリスタと、この
電極を神長してギャップを形成し、このギャップが厚膜
パリスＩに並列に接続された構成としだものである。

以下、本発明の実施例を図面第３図〜第１ｏ図により説
明すると、第３図は平面図、第４図、＃第６図はそれぞ
れＣ−Ｄ、Ｅ−Ｆにおける軌間を示したものである。４
はアルミナ基板等、で代表される平板状の磁器基板であ
り、６，６′は電極６ならびに６′から磁器基板４上で
伸長したギャップ形成用の電極であり、この電極６，６
′は、電＆６＋　ｓ／影形成時同時に磁器基板４上にス
クリーン印刷され、焼付けることによって形成されるも
のである。

７は電極６，６′によって形成されるギヤノブてあり、
その沿面距離は、ギャップ７の放電開始電圧を決定する
ものである。８は従来例と°同様な方法で形成されたブ
レーナ型厚膜ノ（リスクである。同図からも明らかなよ
うにギャップ７ならひに厚ｌＩＱバリスタ８は電気的に
並列の位置に構成さ７＋でし）る。

第６図〜第８図には第２の実施例を示した。第６図は平
面図、第７図は底面図、第８図はＧ−４（における断面
図である。この実施例の場合、並列に形成されるギャッ
プを厚膜バリスタ形成面の裏面上に形成したことを特徴
としている。６，６′は電極、９，９′は磁器基板４の
裏面にギャップを形成させる′ための電極で、電極６と
電極９は磁器基板４の側面の電極１０により電気的に接
続されている。７は電極９，９′によって形成されるギ
ャップである。第２の実施例の電気的な接続は、第１の
実施例と同様に厚膜バリスタ８とギャップ７がそれぞれ
並列接続されている。

さて、次に本発明のサージ吸収器の電気的等価回路を第
９図を用いて動作原理を説明する。

第９図の１１．１１’は本発明の２つの電気端子であり
、電極６，６′に相当する部分である。１２は厚膜バリ
スタ８によって形成されるバリスタ、１．３はギャップ
である。このサージ吸収器は主として電源線〜アース間
、あるいは信号線〜アース間などに用いられる。今、こ
のサージ吸収器の電極間１１〜１１′に異常高電圧が印
加された場合、まず、バリスタ１２のみが動作し、バリ
スタ１２に電流が流れはじめ、その流入電流によってバ
リスタ１２の両端の電圧（制限電圧）は第１０図のａの
ように上昇しはじめる。この時ギャップ１３の放電開始
電圧■。はある所定の高い電圧に設定しているため動作
しない。しかしながら、バリスタ１２への流入電流がＩ
。Ｋ達すればバリスタ１２の制限電圧はギャップ１３の
放電開始電圧Ｖ。に達し、放電を開始する。ギヤノブ１
３が放電すれべ、電極間電圧はギャップ１３のアーク電
圧のみとなり１、急激に低下しｂの曲線となり、もはや
バリスタ１２には電流は流れ込丑ない。換召゛すねば、
Ｉｏ以下の電流をもった、異常高電圧（こねが静電気放
電に相当する）にｌｊシてはバリスタ１２のみが動作し
、■。以上の電流をもった異′帛市電圧（これがサージ
電圧に相当する）に対してギヤノブ１３のみが動作し、
それぞれの対象によって動作分担を行なう。

以上のような構成をもち、ｖ。ならびに■。の最高値を
設定することによって、静電気放電にｋｊしても放電遅
れがなく、また、サージ電圧に対しても十分なサージ耐
錆（」“するサージ吸収器を提供することができる。な
お実施例では電極よりリード線を引出していないが、当
然のことながら必要に応じてリード線が接続される。

以上のように本発明のサージ吸収器は厚膜バリスタと印
刷電極によって形成されるギャップを同一磁器基板上で
並列接続することによって下記の効果が期待できる。

（１）１個の保護素子で静電気放電効策ならびに、サー
ジ電圧対策が可能になり、特にこれらの異常電圧が混在
する適用には有利である。

（２）極めて／Ｊ・形の保護素子が提供できる。

また、ギヤノブを磁器基板の裏面に設けることによって
ギャップ放電時のアークのバリスタへの影響を完全に防
止することが可能となり、小型化も可能となる。

【図面の簡単な説明】

第１図は従来の厚膜バリスタの上面図、第２図は同第１
図のＡ−Ｂ断面図、第３図は本発明のサージ吸収器の一
実施例を示す上面図、第４図は四〇−Ｄ断面図、第６図
は同Ｅ−Ｆ断面図、第６図は他の実施例を示す上面図、
第７図は同Ｇ−Ｈ断面図、第８図は同下面図、第９図本
発明のサージ吸収器の電気的等価回路図、第１０図は同
奄圧〜電流特性図である。 ４・・・・・・磁器基板、６．５’、　９．９’・・・
・・・ギャップ形成用電極、６，６′・・・・・・電極
、了・・・・・・ギャップ、８・・・・・・厚膜バリス
タ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１ｍ
１図 第２図 ２’　／ 第３図 第４図 第８図 一室流１ｙ）

Claims (2)

【特許請求の範囲】
1. （１）平板状をなす磁器基板上に焼付けによって形成さ
   れた２つの電極を有するプレーナ状厚膜バリスタと、前
   記電極を伸長してギャップを形成し、前記ギャップを前
   記厚膜バリスタに並列に接続した構成とするサージ吸収
   器。
2. （２）　　ギャップを厚膜バリスタが形成された磁器基
   板の裏面に形成してなる特許請求の範囲第１項記載のサ
   ージ吸収器。