JPS6015276Y2 - 複合厚膜バリスタ - Google Patents

複合厚膜バリスタ

Info

Publication number
JPS6015276Y2
JPS6015276Y2 JP18574380U JP18574380U JPS6015276Y2 JP S6015276 Y2 JPS6015276 Y2 JP S6015276Y2 JP 18574380 U JP18574380 U JP 18574380U JP 18574380 U JP18574380 U JP 18574380U JP S6015276 Y2 JPS6015276 Y2 JP S6015276Y2
Authority
JP
Japan
Prior art keywords
varistor
thick film
substrate
view
composite thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18574380U
Other languages
English (en)
Other versions
JPS57107290U (ja
Inventor
幹夫 住吉
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP18574380U priority Critical patent/JPS6015276Y2/ja
Publication of JPS57107290U publication Critical patent/JPS57107290U/ja
Application granted granted Critical
Publication of JPS6015276Y2 publication Critical patent/JPS6015276Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、例えばマイクロモータから発生する電気雑音
(ノイズ)を吸収するために、該モータのロータ(回転
子)内に組み込んで使用する複合厚膜バリスタに関し、
その目的はより効果的なノイズ吸収特性を得ることので
きる複合厚膜バリスタを提供するにある。
サンドイッチ型厚膜バリスタは、ホウ硅酸鉛などのガラ
ス粉と酸化亜鉛の粉とを混合したものを銀などの電極上
に焼き付け、さらにその上に上部の電極を焼き付け、上
下部電極間にバリスタ膜を形成して製造されるもので、
その非直線指数は3〜20.またバリスタ電圧は5〜1
00vのものが一般に用いられている。
用途としては、マイクロモータの整流子などから発生す
る電気雑音の吸収用とか、その他静電気の放電などに幅
広く用いられはじめてきている。
従来の厚膜バリスタについて第1図〜第3図を用いて説
明する。
第1図はマイクロモータに用いられている3極をもった
環状の浮環バリスタの側面を周方向1箇所において半径
方向に沿って切断し、これを展開して直線的に示した展
開図であり、AとA′は同一点を意味している。
1はアルミナ等の絶縁物で作られた基板、2はバリスタ
膜、3は銀などで形成された電極である。
バリスタ膜2ならびに電極3は共に基板1の一方の面に
設けられ、電極3は上部電極として、また相隣るバリス
タ膜2の下部電極として2つの役目を有している。
各電極3間、すなわち4〜0間、ロ〜ハ間、へ〜イ間に
それぞバリスタ特性を有しており、この例の場合はデル
タ形状的に各バリスタ膜2が接続されている。
第2図はマイクロモータ用−に環状に厚膜バリスタを構
成したもので、Aは正面図、Bは側面図で、一般にこの
形で用いられる。
第3図は等価回路図であり、各バリスタ4は電気的にデ
ルタ状に接続されており、イ9ロ、へ部はマイクロモー
タのロータの3極にそれぞれ接続され、ロータから発生
する電気雑音を吸収するものである。
ところで近年、電子機器の半導体化、特にLSI化が進
み、取扱う信号レベルも低圧化の傾向にある。
そのため、これらの電子機器は従来になくノイズに対し
て敏感になり、誤動作防止が大きな課題となっている。
したがって、ノイズを発生する機器に対しては発生ノイ
ズの低減化が強く要望されており、従来の厚膜バリスタ
では対応が容易でない現状にある。
本考案は上記の点に鑑み、ノイズ吸収効果の優れた複合
厚膜バリスタを提供するものであり、以下その一実施例
を図面に基づいて説明する。
第4図及び第5図は例えばマイクロモータに使用するた
めに環状に形成された3極を有する複合厚膜バリスタを
示しており、第4図は環状の複合厚膜バリスタを周方向
1箇所において半径方向に沿って切断し、これを展開し
た展開図、第5図Aは正面図、Bは側面図、Cは背面図
である。
なお第1図及び第2図に示された構成要素と同一の構成
要素には同一の符号を付してその説明を省略する。
第4図及び第5図において、1はアルミナ等の耐熱性及
び絶縁性に優れた基板であり、該基板1の一方の面には
従来のものと同様にバリスタ膜2及び電極3から成るサ
ンドインチ型バリスタ5が形成されており、また他方の
面には、厚膜抵抗6が前記サンドインチ型バリスタ5と
対を威すように焼き付けられており、該厚膜抵抗6は電
極7によってデルタ状に接続されている。
また前記各対のサンドイッチ型バリスタ5と厚膜抵抗6
とは、基板1の一方の面から外周面を径で他方の面に至
る複数の補助電極8によって互いに並列に接続されてい
る。
第6図は上記構成の複合厚膜バリスタの等価回路を示し
ており、3個のバリスタ4がデルタ結線されていると共
に、各バリスタ4には抵抗9が並列に接続されている。
このように基板1の両面に対のサンドインチ型バリスタ
5と厚膜抵抗6とを形成し、これらを互いに並列に接続
したので、バリスタの並列抵抗成分を制御することが可
能となり、ノイズ吸収面において極めて有効な手段とな
る。
このようにして用いられる並列抵抗の値は5000〜水
Ω程度である。
ノイズ低減のためには、この抵抗値は低ければ低い程よ
いが、定常時における洩れ電流の許容値から考えれば、
抵抗値は大きければ大きい程よい。
したがって、抵抗値は洩えい電流の許容値以下になる段
底の抵抗値を選定するのが好ましい。
また、通常基板1の厚みは1mm程度で、サンドインチ
型バリスタ5及び厚膜抵抗6部分の厚みはそれぞれ50
μm程度であるため、他方の面に厚膜抵抗6を形成した
ことによる厚み方向の寸法増加は無視できる程度に小さ
い。
なお上記実施例においては、環状の基板1の両面に複数
対のサンドインチ型バリスタ5及び厚膜抵抗6を形成し
た例について説明したが、基板1は環状に限らずいかな
る形状であってもよく、またサンドイッチ型バリスタ5
と厚膜抵抗6との対は1対だけ形成してもよい。
本考案は以上説明したように実施し得るものであり、こ
れによれば次のような効果を得ることができる。
■ 基板の一方の面にサンドインチ型バリスタを、また
他方の面に厚膜抵抗を、互いに対をなすよぬに形成し、
補助電極を介してそれぞれを並列接続したので、寸法を
ほとんど変更する事なく、見かけのバリスタの非直線指
数を制御することができるため最良の条件にてノイズ吸
収ができ、優れたノイズ吸収効果を得ることができる。
■ バリスタ膜と厚膜抵抗とが独立した形にて基板上に
焼き付けが行なわれるため、焼き付は時の相互作用を最
少限に押さえる事が可能となる。
■ 電極が基板の両面にわたって形成されているので、
補助電極をも含めて半田付は可能な部分が大幅に広くな
り、例えばマイクロモータの3極ロータ端子への半田付
は等に際して、半田作業性を向上できる。
【図面の簡単な説明】
第1図は従来例の展開図、第2図Aは同正面図、同図B
は同側面図、第3図は従来例の等価回路図、第4図〜第
6図は本考案の一実施例を示し、第4図は展開図、第5
図Aは正面図、同図Bは側面図、同図Cは背面図、第6
図は等価回路図である。 1・・・・・・基板、2・・・・・・バリスタ膜、3,
7・・・・・・電極、5・・・・・・サンドイッチ型バ
リスタ、6・・・・・・厚膜抵抗、8・・・・・・補助
電極。

Claims (1)

    【実用新案登録請求の範囲】
  1. バリスタ膜の両面に電極を形成して戒るサンドインチ型
    バリスタを基板の一方の面に設けると共に、厚膜抵抗を
    前記基板の他方の面に前記サンドインチ型バリスタと対
    をなすように設け、これら対のサンドイッチ型バリスタ
    と厚膜抵抗とを互いに並列に接続する補助電極を前記基
    板の外面に形成したことを特徴とする複合厚膜バリスタ
JP18574380U 1980-12-23 1980-12-23 複合厚膜バリスタ Expired JPS6015276Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18574380U JPS6015276Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18574380U JPS6015276Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Publications (2)

Publication Number Publication Date
JPS57107290U JPS57107290U (ja) 1982-07-02
JPS6015276Y2 true JPS6015276Y2 (ja) 1985-05-14

Family

ID=29987068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18574380U Expired JPS6015276Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Country Status (1)

Country Link
JP (1) JPS6015276Y2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0347284Y2 (ja) * 1985-06-29 1991-10-08
JPWO2006085492A1 (ja) * 2005-02-09 2008-06-26 松下電器産業株式会社 静電気保護機能付きチップ部品
US10321570B2 (en) * 2013-04-04 2019-06-11 Rohm Co., Ltd. Composite chip component, circuit assembly and electronic apparatus

Also Published As

Publication number Publication date
JPS57107290U (ja) 1982-07-02

Similar Documents

Publication Publication Date Title
US4706060A (en) Surface mount varistor
JP3449599B2 (ja) 積層チップ型バリスタ
JPS6015276Y2 (ja) 複合厚膜バリスタ
JPH1041104A (ja) 正特性サーミスタ素体および正特性サーミスタ
JPS6015275Y2 (ja) 複合厚膜バリスタ
JPS6015277Y2 (ja) 厚膜バリスタ
US4200857A (en) Variable resistor
JP3232713B2 (ja) ノイズフィルタ
JPS582003Y2 (ja) 厚膜バリスタ装置
JPS62130551A (ja) 集積回路
JPH0312027Y2 (ja)
JPH0121527Y2 (ja)
JPS5895933A (ja) サ−ジ吸収素子
JPH0139067Y2 (ja)
JPH0138883Y2 (ja)
JPS589498Y2 (ja) モ−タ火花消去用金属酸化物非直線抵抗器
JPS6223224Y2 (ja)
JPS5855589Y2 (ja) 電圧非直線性抵抗素子
JPS587603Y2 (ja) サ−ジ吸収器
JPS593559Y2 (ja) サ−ジ吸収器
JP3000670B2 (ja) サーミスタ装置
JPH0138884Y2 (ja)
JPH0227556Y2 (ja)
JPH07130508A (ja) サ−ジ吸収素子
JPH0316242Y2 (ja)