JPS5884433A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5884433A JPS5884433A JP56181178A JP18117881A JPS5884433A JP S5884433 A JPS5884433 A JP S5884433A JP 56181178 A JP56181178 A JP 56181178A JP 18117881 A JP18117881 A JP 18117881A JP S5884433 A JPS5884433 A JP S5884433A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- junction
- annular groove
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチャンネルカット領域とガラス被覆したモート
溝を備える半導体装置の改良に関する。
溝を備える半導体装置の改良に関する。
半導体装置の主要構成要素である半導体基体はその表面
が活性であるため、外部からの有害物質。
が活性であるため、外部からの有害物質。
例えばアルカリ金属イオンや水分などによシ表面が汚染
されたシ、影響を受けて電気的特性が劣化することが多
い。これを解決するために、シリコン酸化物、窒化物、
金属酸化物或いは有機物等の絶縁膜で表面を被覆するこ
とが行なわれている。
されたシ、影響を受けて電気的特性が劣化することが多
い。これを解決するために、シリコン酸化物、窒化物、
金属酸化物或いは有機物等の絶縁膜で表面を被覆するこ
とが行なわれている。
また、最近、同様な目的のために、粉末状態で半導体基
体表面に付着し、焼付けられたガラス膜を使用すること
が注目されている。ガラス膜は従来の無機絶縁膜と比較
して、厚い膜が容易に形成でき外部の影響を受は難いこ
と、膜が緻密で有機物と比較して気体、流体の透過に対
しても優れた阻止効果を有することの点で半導体基体の
表面保護膜として優れている。しかし、半導体基体の表
面にいずれの絶縁膜を形成させた場合にも、絶縁膜中に
存在する可動イオン、絶縁膜と半導体基体との界面の構
造欠陥などによって生ずる電荷が半導体装置の電気的特
性、特にｐｎ接合に逆電圧を印加した場合の半導体基体
の表面電界強度に変化を与え、耐圧が大幅に変わるとい
う問題がある。
体表面に付着し、焼付けられたガラス膜を使用すること
が注目されている。ガラス膜は従来の無機絶縁膜と比較
して、厚い膜が容易に形成でき外部の影響を受は難いこ
と、膜が緻密で有機物と比較して気体、流体の透過に対
しても優れた阻止効果を有することの点で半導体基体の
表面保護膜として優れている。しかし、半導体基体の表
面にいずれの絶縁膜を形成させた場合にも、絶縁膜中に
存在する可動イオン、絶縁膜と半導体基体との界面の構
造欠陥などによって生ずる電荷が半導体装置の電気的特
性、特にｐｎ接合に逆電圧を印加した場合の半導体基体
の表面電界強度に変化を与え、耐圧が大幅に変わるとい
う問題がある。
このような電荷の密度を表面電荷密度Ｎｙｍと呼び、こ
の値が当該絶縁膜が半導体基体に適用できるかどうかの
判断の一基準となる。
の値が当該絶縁膜が半導体基体に適用できるかどうかの
判断の一基準となる。
一方、第１図に示すｐｎ接合Ｊ１が溝１０１内に露出し
たいわゆるモート構造の半導体基体１００では、ｐｎ接
合Ｊ！が負ベベルとなるため、ｐｎ接合に逆バイアス電
圧が印加した時に生じる空乏層は半導体基体表面の方が
内部よシも拡がりにくくなる。そのために表面の電界が
高くなシ、耐圧は表面の電界により規制されることから
、高耐圧の半導体装置が得られにくいという問題があっ
た。
たいわゆるモート構造の半導体基体１００では、ｐｎ接
合Ｊ！が負ベベルとなるため、ｐｎ接合に逆バイアス電
圧が印加した時に生じる空乏層は半導体基体表面の方が
内部よシも拡がりにくくなる。そのために表面の電界が
高くなシ、耐圧は表面の電界により規制されることから
、高耐圧の半導体装置が得られにくいという問題があっ
た。
この対策として従来表面電荷密度が負で大きい絶縁膜を
用いて半導体基体表面を被覆することが行われている。
用いて半導体基体表面を被覆することが行われている。
負の表面電荷密度が大きすぎるとｐｎ接合Ｊ１の低濃度
側に反転層が生じ半導体装置の阻止特性が劣化するので
、図に示すようにｐｎ接合よりも浅いｎｌのチャンネル
カット領域択的に拡散を行なう必要があるだめ、ｐ領域
＠成にガリウムやアルミニウム拡散の適用が困難である
こと、また、ホトエツチング工程が１回ふえることなど
の欠点がある。
側に反転層が生じ半導体装置の阻止特性が劣化するので
、図に示すようにｐｎ接合よりも浅いｎｌのチャンネル
カット領域択的に拡散を行なう必要があるだめ、ｐ領域
＠成にガリウムやアルミニウム拡散の適用が困難である
こと、また、ホトエツチング工程が１回ふえることなど
の欠点がある。
本発明の目的は、上述の欠点を除去した高耐圧でかつ高
信頼性のモート型半導体装置を提供することにある。
信頼性のモート型半導体装置を提供することにある。
このような目的を達成する本発明半導体装置の特徴は、
ｎ＋チャンネルカット領域は耐圧を持たせるｐｎ接合よ
りも深く形成した点にある。
ｎ＋チャンネルカット領域は耐圧を持たせるｐｎ接合よ
りも深く形成した点にある。
まだ、本発明の好ましい実施態様の特徴は、絶縁膜の表
面電荷密度を１〜１０ Ｘ １０”ｃｍ”の負電荷とす
ること、及び熱膨張係数が２５〜５０×１０−１／ｌ：
’のガラスとすることにある。他の特徴は以下の実施例
の説明から明らかとなろう。
面電荷密度を１〜１０ Ｘ １０”ｃｍ”の負電荷とす
ること、及び熱膨張係数が２５〜５０×１０−１／ｌ：
’のガラスとすることにある。他の特徴は以下の実施例
の説明から明らかとなろう。
以下本発明を実施例として示した図面により詳細に説明
する。
する。
第２図は本発明を適用したトランジスタを示すもので、
図において、ｌは互いに反対側に位置する一対あ主表面
１１，１２及び一方の主表面１１の周縁に沿って形成さ
れた環状溝１３を有する半導体基体で、その半導体基体
内には、ｎコレクタ領域１４、ｎコレクタ領域１４に隣
接し他方の主表面１２に露出するｎコレクタ領域１４よ
り高不純物濃度のｎ＋コレクタ領域１５．ｎコレクタ領
域１４に隣接して端部が環状溝１３に露出するコレクタ
接合Ｊｃを形成し一方の主表面１１の環状溝１３で包囲
された面に露出するｎコレクタ領域１４より高不純物濃
度のｐペース領域１６、ｐペース領域１６との間に形成
されるエミッタ接合ＪＥの端部が一方の主表面１１に露
出するようにｐベース領域１６内に形成されたｐベース
領域１６より高不純物濃度の０９エミツタ領域１７、環
状溝１３の周縁にあって一方の主表面及び環状溝に露出
しｎコレクタ領域１４との境界面１８がコレクタ接合Ｊ
ｃより深くなるように形成したｎコレクタ領域１４より
高不純物濃度の１１チヤンネルカツト領域１９が設けら
れている。２Ｆｉ他方の主表面１２においてｎ＋コレク
タ領域１５に低抵抗接触したコレクタ電極、３は一方の
主表面１１において０４″エミツタ領域１７に低抵抗接
触したエミッタ電極、４は一方の主表面１１においてｐ
ペース領域１６に低抵抗接触したベース電極、５は環状
４１３表面を被覆するガラスで１例えば組成が６３重量
％ＺｎＯ−２９重量％Ｂｚ０３８重量％５１０２、ＮＦ
ＩＩが−５Ｘ Ｉ Ｏ”ｃｍ−２、熱膨張係数が３８
Ｘ １０−７／ｌ：”の硼硅酸亜鉛ガラスが使用されて
いる。６は５ＩＯ２膜である。
図において、ｌは互いに反対側に位置する一対あ主表面
１１，１２及び一方の主表面１１の周縁に沿って形成さ
れた環状溝１３を有する半導体基体で、その半導体基体
内には、ｎコレクタ領域１４、ｎコレクタ領域１４に隣
接し他方の主表面１２に露出するｎコレクタ領域１４よ
り高不純物濃度のｎ＋コレクタ領域１５．ｎコレクタ領
域１４に隣接して端部が環状溝１３に露出するコレクタ
接合Ｊｃを形成し一方の主表面１１の環状溝１３で包囲
された面に露出するｎコレクタ領域１４より高不純物濃
度のｐペース領域１６、ｐペース領域１６との間に形成
されるエミッタ接合ＪＥの端部が一方の主表面１１に露
出するようにｐベース領域１６内に形成されたｐベース
領域１６より高不純物濃度の０９エミツタ領域１７、環
状溝１３の周縁にあって一方の主表面及び環状溝に露出
しｎコレクタ領域１４との境界面１８がコレクタ接合Ｊ
ｃより深くなるように形成したｎコレクタ領域１４より
高不純物濃度の１１チヤンネルカツト領域１９が設けら
れている。２Ｆｉ他方の主表面１２においてｎ＋コレク
タ領域１５に低抵抗接触したコレクタ電極、３は一方の
主表面１１において０４″エミツタ領域１７に低抵抗接
触したエミッタ電極、４は一方の主表面１１においてｐ
ペース領域１６に低抵抗接触したベース電極、５は環状
４１３表面を被覆するガラスで１例えば組成が６３重量
％ＺｎＯ−２９重量％Ｂｚ０３８重量％５１０２、ＮＦ
ＩＩが−５Ｘ Ｉ Ｏ”ｃｍ−２、熱膨張係数が３８
Ｘ １０−７／ｌ：”の硼硅酸亜鉛ガラスが使用されて
いる。６は５ＩＯ２膜である。
かかるトランジスタは、例えば（１）ｎ型シリコンウェ
ハ（８０Ωｃｒｎ、１５０μｍ）を準備する工程、（２
）ウェハの一方面の選択された面、他方面の全面に燐を
高濃度（Ｉ Ｘ １０２０ａ ｔ ０ｊＴＩＳ ／ ｃ
ｒｒＩ３以上）に拡散してｎ１コレクタ領域及びｎ１チ
ヤンネルカツト領域を′形成する工程、（３）一方面の
全面にｎ＋コレクタ領域（６０μｍ）より浅く（４５μ
ｍ）かつ低濃度（２Ｘ １０” ａｔｏｍｓ ／ｃｒｎ
３）にガリウムを拡散してｐベース領域を形成する工程
、（４）一方面の選択された面に燐をｐベース領域よシ
高濃度に拡散してｎ１エミツタ領域を形成する工程、（
５）環状溝を形成する工程、（６）環状溝にガラスを付
着・焼付ける工程、（７）電極を形成する工程、によっ
て製造することができる。
ハ（８０Ωｃｒｎ、１５０μｍ）を準備する工程、（２
）ウェハの一方面の選択された面、他方面の全面に燐を
高濃度（Ｉ Ｘ １０２０ａ ｔ ０ｊＴＩＳ ／ ｃ
ｒｒＩ３以上）に拡散してｎ１コレクタ領域及びｎ１チ
ヤンネルカツト領域を′形成する工程、（３）一方面の
全面にｎ＋コレクタ領域（６０μｍ）より浅く（４５μ
ｍ）かつ低濃度（２Ｘ １０” ａｔｏｍｓ ／ｃｒｎ
３）にガリウムを拡散してｐベース領域を形成する工程
、（４）一方面の選択された面に燐をｐベース領域よシ
高濃度に拡散してｎ１エミツタ領域を形成する工程、（
５）環状溝を形成する工程、（６）環状溝にガラスを付
着・焼付ける工程、（７）電極を形成する工程、によっ
て製造することができる。
以上のように第２図の構成によれば、ｐペース領域の形
成に製造上の制限がなく、高信頼性の高耐圧トランジス
タを得ることができる。具体的には上記実施例によれば
１１００〜１３００Ｖの耐圧のトランジスタを得ること
ができた。
成に製造上の制限がなく、高信頼性の高耐圧トランジス
タを得ることができる。具体的には上記実施例によれば
１１００〜１３００Ｖの耐圧のトランジスタを得ること
ができた。
第３図は本発明を適用したゲート・ターン・オフ・サイ
リスタ（以下ＧＴＯサイリスタと称す）を示すもので、
第２図のトランジスタと相違する点はｎゝコレクタ領域
１５が選択的ｒ形成され。
リスタ（以下ＧＴＯサイリスタと称す）を示すもので、
第２図のトランジスタと相違する点はｎゝコレクタ領域
１５が選択的ｒ形成され。
残シの個所にｐエミッタ領域２ｏが形成され、ｐエミッ
タ領域２０とｎコレクタ領域１４及びｎ０コレクタ領域
１５との間に形成されるｐｎ接合Ｊ。
タ領域２０とｎコレクタ領域１４及びｎ０コレクタ領域
１５との間に形成されるｐｎ接合Ｊ。
がコレクタ電極２によって短絡されている点である。こ
のＧＴＯサイリスタの場合にもｐペース領域及びｎ＋チ
ャンネルカット領域の形成は第２図のトランジスタと同
じであり、従って同様の効果を奏する。
のＧＴＯサイリスタの場合にもｐペース領域及びｎ＋チ
ャンネルカット領域の形成は第２図のトランジスタと同
じであり、従って同様の効果を奏する。
次に、第３図において、ｎコレクタ領域１４の比抵抗を
１００Ωｍ、厚さを２５０μ”ｓ ｐベース領域１６
及びｐエミッタ領域２０の厚さを５５μｍ％ ０９チヤ
ンネルカツト領域の厚さを６５μｍ１墳状溝１３の深さ
を８０μｍとし、ガラス５の′ＮＰＢを変えて耐圧の変
化を測定した結果を第４図に示す。図によれば、ＮＦＢ
カ１〜１０ Ｘ Ｉ Ｏ”（ｙｌ−”の範囲で１８０
０Ｖ以上の耐圧が安定して得られ、その範囲外ではＮＦ
Ｂの値の微小変化で耐圧が大幅に低下することがわかる
。
１００Ωｍ、厚さを２５０μ”ｓ ｐベース領域１６
及びｐエミッタ領域２０の厚さを５５μｍ％ ０９チヤ
ンネルカツト領域の厚さを６５μｍ１墳状溝１３の深さ
を８０μｍとし、ガラス５の′ＮＰＢを変えて耐圧の変
化を測定した結果を第４図に示す。図によれば、ＮＦＢ
カ１〜１０ Ｘ Ｉ Ｏ”（ｙｌ−”の範囲で１８０
０Ｖ以上の耐圧が安定して得られ、その範囲外ではＮＦ
Ｂの値の微小変化で耐圧が大幅に低下することがわかる
。
また、ガラスの熱膨張係数とシリコンウェハのそりとの
関係を調べたところ、熱膨張係数が５゜Ｘ １０−’／
ｒ以上になるとウェハがガラスを付着した側が凹形とな
るように１ｍ以上そり、ガラス付着後のホトレジスト工
程でウェハが割れてしまった。熱膨張係数が２５ＸＩＱ
”″７／ｃ以下になるとウェハがガラスを付着した側が
凸形となるように１層以上そシ、後のホトレジスト工程
でウェハが割れてしまった。
関係を調べたところ、熱膨張係数が５゜Ｘ １０−’／
ｒ以上になるとウェハがガラスを付着した側が凹形とな
るように１ｍ以上そり、ガラス付着後のホトレジスト工
程でウェハが割れてしまった。熱膨張係数が２５ＸＩＱ
”″７／ｃ以下になるとウェハがガラスを付着した側が
凸形となるように１層以上そシ、後のホトレジスト工程
でウェハが割れてしまった。
以上の点から線状溝に付着・焼付けるガラスとしては、
Ｎｒｓが−１〜−１０Ｘ １０”ｃｍ−” 、熱膨張係
数が２５〜５０ Ｘ １ （）”’／ｃの範囲のものが
好ましい。この点は第２図のトランジスタにおいても同
様である。
Ｎｒｓが−１〜−１０Ｘ １０”ｃｍ−” 、熱膨張係
数が２５〜５０ Ｘ １ （）”’／ｃの範囲のものが
好ましい。この点は第２図のトランジスタにおいても同
様である。
第５図＃ｉ、ＧＴＯサイリスタを例に採って本発明（実
線）と従来例（点線）との阻止特性を比較して示してい
る。比較したＧＴＯサイリスタは。
線）と従来例（点線）との阻止特性を比較して示してい
る。比較したＧＴＯサイリスタは。
ｎコレクタ領域の比抵抗を７０Ω備、厚さ２００μｍ、
ｐベース領域及びｐエミッタ領域の厚さ５５μｍ、ｎゝ
エミッタ領域の厚さ２５μｍ１ｎ９コレクタ領域の厚さ
６５μｍは本発明と従来例共に同一とし、ｎ２チヤンネ
ルカツト領域の厚さを本発明では６５４ｍ１従来例では
２５μｍとし、ガラスに共にＮ Ｆ Ｂが−４Ｘ １０
”ｚ’″！のものを使用した。図から明らかなように、
０４″チヤンネルカツト領域の深さをコレクタ接合よシ
深くすると洩れ電流が少なくかつばらつきも小さくなる
ことがわかった。
ｐベース領域及びｐエミッタ領域の厚さ５５μｍ、ｎゝ
エミッタ領域の厚さ２５μｍ１ｎ９コレクタ領域の厚さ
６５μｍは本発明と従来例共に同一とし、ｎ２チヤンネ
ルカツト領域の厚さを本発明では６５４ｍ１従来例では
２５μｍとし、ガラスに共にＮ Ｆ Ｂが−４Ｘ １０
”ｚ’″！のものを使用した。図から明らかなように、
０４″チヤンネルカツト領域の深さをコレクタ接合よシ
深くすると洩れ電流が少なくかつばらつきも小さくなる
ことがわかった。
以上は、本発明をトランジスタ及びＧＴＯサイリスタに
適用した場合を例に採って説明したが。
適用した場合を例に採って説明したが。
本発明はこれらに限定されることなく他の半導体装置に
も適用することができる。
も適用することができる。
第１図は従来のトランジスタの断面図、第２図第３図
１３
稟牛図
力゛ラス の ＮＦ８（１０ｃｍ２）
Claims (1)
- 【特許請求の範囲】 １、互いに反対側に位置する一対の主表面を有し、一方
の主表面の周縁に沿って環状溝が形成され、一対の主表
面間に、一方導電型の第１の領域と、第１の領域に隣接
して端部が環状溝に露出する第１のｐｎ接合を形成し第
１の領域より高い不純物濃度を有し一方の主表面の環状
溝で包囲された面に露出する他方導電型の第２の領域と
、第２の領域との間に形成される第２のｐｎ接合端が一
方の主表面に露出するように第２の領域内に形成された
第２の領域より高い不純物濃度を有する一方導電型の第
３の領域と、環状溝の周縁に位置し、第１の領域との境
界面が第１のｐｎ接合より一方の主表面から遠ざかって
おりかつその端部が環状溝に露出する第１の領域よシ高
い不純物濃度を有する一方導電型の第４の領域とを備え
る半導体基体、半導体基体の一方の主表面において、第
２の領域及び第３の領域の露出面にそれぞれ低抵抗接触
した第１の電極及び第２の電極、 半導体基体の他方の主表面に低抵抗接触した第３の電極
、 半導体基体の環状溝表面を被覆する絶縁物。 とから成ることを特徴とする半導体装置。 ２、特許請求の範囲第・１項において、絶縁物が熱膨張
係数が２５〜５０ Ｘ １０−’／Ｃのガラスとしたこ
とを特徴とする半導体装置。 ３、特許請求の範囲第１項或いは第２項において、一方
導電型はＮ型であり、他方導電型はｐ型であることを特
徴とする半導体装置。 ４、特許請求の範囲第３項において、絶縁物の表面電荷
密度が１〜１０ Ｘ １０”ｃｍ−”の負電荷を有する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181178A JPS5884433A (ja) | 1981-11-13 | 1981-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181178A JPS5884433A (ja) | 1981-11-13 | 1981-11-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884433A true JPS5884433A (ja) | 1983-05-20 |
Family
ID=16096238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181178A Pending JPS5884433A (ja) | 1981-11-13 | 1981-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206213A (zh) * | 2016-12-16 | 2018-06-26 | 赛米控电子股份有限公司 | 晶闸管和用于制造晶闸管的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649531A (en) * | 1980-09-19 | 1981-05-06 | Hitachi Ltd | Mesa type semiconductor device |
-
1981
- 1981-11-13 JP JP56181178A patent/JPS5884433A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649531A (en) * | 1980-09-19 | 1981-05-06 | Hitachi Ltd | Mesa type semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206213A (zh) * | 2016-12-16 | 2018-06-26 | 赛米控电子股份有限公司 | 晶闸管和用于制造晶闸管的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729006A (en) | Sidewall spacers for CMOS circuit stress relief/isolation and method for making | |
| JPS6325509B2 (ja) | ||
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| US4416050A (en) | Method of fabrication of dielectrically isolated CMOS devices | |
| JP2000077517A (ja) | 半導体装置及びその製造方法 | |
| US4484214A (en) | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth | |
| US4420765A (en) | Multi-layer passivant system | |
| ES2098658T3 (es) | Dispositivo semiconductor con una capa intermedia intrinseca depositada por rf. | |
| Goodman | An investigation of the silicon—Sapphire interface using the MIS capacitance method | |
| JPS5884433A (ja) | 半導体装置 | |
| KR100392699B1 (ko) | 반도체장치및그의제조방법 | |
| JP2005101602A (ja) | 高耐圧電界効果トランジスタ及びこれの形成方法 | |
| EP0078890A2 (en) | Method of fabrication of dielectrically isolated CMOS device with an isolated slot | |
| JPH02216871A (ja) | パワーｍｏｓｆｅｔ | |
| JPH06342902A (ja) | 高耐圧半導体装置 | |
| US3887407A (en) | Method of manufacturing semiconductor device with nitride oxide double layer film | |
| JP2005294772A (ja) | 半導体装置 | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| JPS5913333A (ja) | 半導体装置 | |
| EP0082224A1 (en) | Semiconductor device passivated with glass material | |
| JPH0126114Y2 (ja) | ||
| JPS5832507B2 (ja) | 半導体装置の製造方法 | |
| JPH0312458B2 (ja) | ||
| JPS6146964B2 (ja) | ||
| JP2002261269A (ja) | メサ型半導体装置の製造方法 |