JPS588127B2 - シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ - Google Patents

シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ

Info

Publication number
JPS588127B2
JPS588127B2 JP47102325A JP10232572A JPS588127B2 JP S588127 B2 JPS588127 B2 JP S588127B2 JP 47102325 A JP47102325 A JP 47102325A JP 10232572 A JP10232572 A JP 10232572A JP S588127 B2 JPS588127 B2 JP S588127B2
Authority
JP
Japan
Prior art keywords
mask
diffusion
region
oxide
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP47102325A
Other languages
English (en)
Other versions
JPS4940062A (ja
Inventor
マルチン・マルセルス・スコウロン
ジヨン・イグナチウス・ケリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of JPS4940062A publication Critical patent/JPS4940062A/ja
Publication of JPS588127B2 publication Critical patent/JPS588127B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 従来、半導体装置並びに集積回路の製造分野においてか
なりの技術が開発されている。
かかる分野における数多くの問題の1つに製造すべき装
置並びに回路の物理的寸法があげられる。
特に集積回路の製造の場合には、装置又は回路中の異な
った領域の拡散のため酸化物のエッチングする区域を形
成するために繰返して使用される別々のマスクを極めて
正確に一致せしめる必要がある。
集積回路中の単位面積当りの要素数を最大にする、即ち
実装密度を最大にするためには、次々に使用されるマス
クを極めて正確に一致させる必要があり、このために生
産量が低下する。
換言すれば、本来は分離されていなければならない拡散
領域が僅かな不整合によって互に接触してしまうので、
製品の合格率が低下してしまう。
かかる不整合によって回路は使用できなくなり、普通1
個のダイ又はウエハで非常に多くの回路を製作するもの
であるが、マスクの不整合が発生したダイによる回路は
これを全部廃却処分しなければならない。
本発明により、マスク整合にともなう問題を解決するた
めのプロセスが提供される。
多段階拡散プロセスには多段階のマスキング工程が必要
であり、マスクを使用した作業を行った後で、他のマス
クを使用する作業を行う必要がある場合にはマスクの整
合の問題が発生する。
従って、1つのマスクを使用して同一の導電性を有し且
つ異なった不純物濃度を有する多数の異なった領域を構
成すれば、特定の集積回路等の製作に欠くことのできな
いマスクの数が減り、その結果実装密度が実質的に改善
され又同時にプロセスの生産性が向上する。
本発明は、同一の導電性形式を有し且つ異なった不純物
濃度を有する別個の領域を1枚のサブストレートに形成
するのに応用できる。
シリコンサブストレートの作用面上に酸化物を生長させ
て拡散マスキングの役割を果たさせる。
同一の導電性を有する拡散された領域の総てを形成する
最初の感光性抵抗マスクが酸化物上に形成され、第1回
のエッチング工程を実施して、形成された全領域におけ
る酸化物の厚さを所定の厚み迄に減少させる。
異なった不純物濃度を有する領域が仮に3個所とすると
、第1の領域は荒くマスクが施され、残りの被覆されな
い酸化物にエッチングを実施して第2の領域を所定の酸
化物の厚みに減少せしめ、次いで同様にこの第2の領域
にマスキングを施して第3の領域でサブストレートに迄
エッチングを実施する。
更に、感光抵抗性マスクを除去し、次に拡散並びにエッ
チング工程を実施し同一の導電性でしかも異なつた不純
物濃度を有する別個の領域を、第1のマスクにより決定
されるサブストレートの所定位置に形成する。
本発明により、集積回路製作の多段階マスキング工程に
発生する整合に関する従来の問題が解決される。
前後の拡散マスクの正確な整合が困難なので、サブスト
レートに別々の領域を近接して拡散するには現在の所或
る種の制限が存在する。
本発明は1つの初期マスクにより別々の拡散領域を形成
するものであり、整合に関する問題は起らない。
既に形成された領域を次のエッチング工程から守るため
のマキシングは既成の開口を塞ぐだけで良く、正確な整
合作業は不必要である。
本発明におけるエッチング以降のプロセスでは、完全に
エッチングされた領域が先づ普通の領域により拡散され
る。
このとき、他の領域は酸化物でマスクされる。
次に、ウエハ全面の酸化物に十分なエッチングが実施さ
れて、最小量の酸化物を保有する次の領域が露出される
この際、拡散された第1の領域も露出されることに留意
されたい。
次に、同じ不純物の追加の拡散を行って第2の領域中に
不純物を拡散して第1の領域中により多くの不純物を拡
散する。
更に、他の領域は同様な要領でエッチング拡散工程が行
われる。
このマスキング及び拡散による最終製品は、第1の導電
形のサブストレートであり、この中には、異なった不純
物濃度を有する第2の導電形の2つ以上の領域が形成さ
れている。
このプロセスは特に集積回路における分離領域、ベース
領域並びに抵抗領域の形成に応用できる。
本発明により、集積回路における実装密度が実質的に改
善され且つ生産性がかなり向上する。
1例をあげると、128×121ミルの寸法の在来の集
積回路(RAM)を、本発明の方法により88×92ミ
ルの寸法で量産することができる。
添付図面に基に本発明の方法並びにそれによって得られ
る製品につき下記説明する。
本発明の方法においては、半導体装置デバイス及び回路
を製造する時、単一のサブストレート中に不純物を拡散
するためのマスキングをする方法が改善されている。
従来技術においては、シリコンサブストレート中に、選
択された不純物を拡散するための領域を構成してサブス
トレート中に異なった導電形と不純物濃度とを有する領
域を形成するためにマスキングが行われている。
かかる方法では、感光性エマルジョンが酸化物上に施さ
れエマルジョンは露出現像されて正確に形成された酸化
物領域を露出し、この領域は次にエッチング液の作用に
よって露出酸化物がエッチング除去され、エマルジョン
はその影響を受けずに残る。
そこで、サブストレートの所定領域のみが露出され、不
純物が加熱により気相又は固体相から拡散される。
別々の拡散領域が同一の導電形及び不純物濃度を有しな
いような場合、各預域に対して上記の工程を反複する必
要がある。
従って、エッチングを施すべき酸化物の各領域を正確に
位置ぎめしなければならない問題が発生する。
この問題は、異なった領域を例えば数10分の1ミルと
云ったように極めて微細に分割する必要がある集積回路
製造においては非常に重要なものとなる。
本発明により、別々の拡散領域を正確に整合させる即ち
正確に位置ぎめするという先行技術における問題の発生
を最小限におさえることができる、拡散のための多数の
領域を形成する感光性マスキングの単一の初期段階が提
供される。
第1図において、上面にシリコン酸化物層12を有する
シリコンサブストレート11が段階Aとして示されてい
る。
第1図乃至3図に示す如く、このサブストレート11に
はその全面に上方拡散又は堆積せる層が含まれている。
下記の説明において、「サブストレート」なる用語は、
少くとも上面に所要の導電形と不純物準位とを有するよ
うに作動するダイ等を表わす。
酸化物層12の頂部には開口16,17,18等を有す
る第1のマスク13が設けられる。
このマスク13の開口16,17,18はサブストレー
ト11中に拡散されるべき領域の面積並びに位置を決定
するために感光処理により正確に位置ぎめされている。
マスク13は、酸化物のエッチング除去に使用するエッ
チング液にほとんど犯されない材料で構成されている。
ベーキング処理でマスク13を固定した後、マスク13
の開口16,17,18の下方の酸化物の層12を通常
の方法でエッチング除去する。
この際、酸化物層12の残余の部分は所定の厚みに保持
される。
エッチングした凹所の21,22,23内の酸化物の厚
みはその露出面の色彩により判別されるものであり、1
例をあげると5,200Åの酸化物の厚みは緑色の特殊
な色合いである。
マスクの各開口16,17,18における酸化物のエッ
チング深さは同一であり、この深さは前以て定められる
次に、マスクの1個の開口18が他のマスク24により
閉塞される。
この第2のマスキング工程は第1のマスク13と正確な
一致を必要とせず単にマスク24が第1図の段階Dに示
す如く開口18を完全に塞げば良く、第1のマスク13
に重なり合っても良い。
かくして、凹所23はそれ以上のエッチングに対して保
護される。
そして、他の凹所21,22の深さを増加するために第
2のエッチング工程が実施される。
この第2のエッチング工程は、開口16,17内の残存
酸化物の厚さが、所定寸法例えば表面が黄緑色を呈する
3650Å等の厚さになるまで続行される。
次に、他の開口22を更に他のマスク26により閉塞す
る。
このマスク26はマスク24上に延びても良く、この場
合、感光抵抗性マスキング内のピンホール類等によりエ
ッチング剤が半導体材料に達するようなことがないこと
が更に保証される。
マスク26を凹所22に正確に照合一致させる必要はな
く、第1図の段階Fに示す如く単に凹所を閉塞すれば良
い。
かくして、この凹所はそれ以上のエッチングから保護さ
れる。
凹所22のマスキング工程に引き続いて、凹所23にマ
スク24をしたままで凹所21のみに行われる第3のエ
ッチング工程が実施される。
このエッチング工程は、最初のマスク13の開口16の
下方のサブストレートから酸化物が全部除去される迄続
行される。
この状況が第1図の段階Gに示されている。
そこで、マスク13,24,26が周知の技術によって
除去されて、第1図の段階Hに示すように、酸化マスク
のサブストレートが残される。
かくして、このサブストレートは、所定、領域を形成す
る次工程の処理を受けることになる。
前述の如く、各凹所22,23の下方の酸化物の厚みは
前以て定められるものであり、1例として凹所23の下
方の厚みは、5200Åであり、凹所22の下方の厚み
は3650Åである。
これらの厚みは変更可能なものであるが、厚みの決定に
当り若干の点が考慮されるべきである。
第1に、過度に厚い酸化物層の使用は避けるべきであり
、第2に、後記の連続拡散段階中に半導体をマスクする
よう凹所下方に充分な厚みを構成する必要がある。
更に極めて重要な制限としては、分離領域内における異
種導電形のエミツタマスク拡散の後工程において残存せ
る酸化物マスキングが拡散貫通されないよう充分な厚み
の酸化物を得ることがあげられる。
この点については、後で詳しく説明する。
本発明は、同一の導電形と異なった不純物準位とを有す
る2つ又はそれ以上の領域を単一のサブストレート内で
拡散するプロセスに応用できるものである。
図示の場合は、分離領域と、トランジスタのベース領域
と、抵抗領域とをサブストレート内に拡散するものであ
る。
第2図は、分離領域拡散のために酸化物を貫通する開口
即ち凹所21と、ベース領域拡散のための凹所22と抵
抗領域拡散のための凹所23とを有する半導体ダイの1
部の既略図である。
特に注目すべき点として、分離領域には最高の不純物準
位をあたえ、ベース領域には中間の不純物準位を、抵抗
領域には最低の不純物準位を夫々あたえ、これら全部は
同じ導電形のものに構成することがあげられる。
従って、各凹所21,22,23はこの順序に漸減する
深さを有する。
勿論、凹所の個数は図示のように3個に限るものでなく
、本発明は分離拡散領域を形成するために2個又は3個
乃至はそれ以上の凹所に対しても同様に応用し得るもの
である。
次に第3図を参照して、前述のマスキング処理に続く半
導体領域の拡散について説明する。
第3図の段階Aには、Pタイプのサブストレート32の
上にNタイプのエピタキシャル層31を有するサブスト
レート11が示され、エピタキシャル層31は酸化物層
33でカバーされている。
酸化物層33には、第1図のプロセスに関聯して図示説
明した凹所21,22,23が形成されている。
凹所21はサブストレート11即ちそのエピタキシャル
層31の上面に達し、凹所21内にアクセプタ不純物を
堆積拡散させることにより第1拡散工程を実施してエピ
タキシャル層31内に幅のせまいPタイプの分離領域3
6を形成する。
この拡散は酸化ふんい気中で実施されるので、酸化物層
33の表面並びに凹所21の底部に第3図の段階Aに示
すように追加の酸化物の層37が発生する。
分離領域36はエピタキシャル層31を貫通してPタイ
プのサブストレート32に到る。
上記の如き最初の拡散工程に引続き、第3図の段階Bに
示すように、凹所22がエピタキシャル層31の表面に
達するように充分な量丈酸化物層33をエッチングする
ここにおいて、凹所21、22の両方が酸化物層33を
貫通している。
この段階に引続き・分離領域36に頭初使用せるものと
同じタイプで濃度の低いアクセプタ不純物で更に拡散を
実施し、第3図の段階Cに示すような小さなベース領域
38が拡散される。
この第2の拡散工程は分離領域36にほとんど影響をあ
たえず、又酸化物層39を再生長せしめ、これを頭初の
酸化物層33の大半と共に凹所23がエピタキシャル層
31の上面に達する程度にエッチング除去する。
そこで、第3図の段階Dに示す如く凹所21,22,2
3でエピタキシャル層31の表面が露出される。
更に低い濃度を有する同一のアクセプタ不純物により更
に第3の拡散工程を実施して領域36、38内に追加の
小量の不純物を拡散し、凹所23の下方に僅小の極く薄
いPタイプの抵抗領域41を拡散する。
この拡散中に追加の酸化物層40が生長する。
上記3つの拡散工程の夫々に実施する拡散量は、出来上
がりの領域36,38,41が最終的に所望の物理的限
度になるようにあらかじめ定められる。
更に、第1の拡散領域即ち分離領域36における不純物
濃度は第2の拡散領域即ちベース領域38の濃度より大
きく、この両者は集積回路における抵抗を構成する最後
に拡散された抵抗領域41における不純物濃度より大き
い点が注目すべきである。
夫々の拡散された領域36,38,41は同一の導電形
即ち図示例の場合Pタイプのシリコンであり、各領域は
異なった不純物濃度をもっている。
本発明によるプロセスは集積回路の製作に当り極めて有
用である。
このプロセスを他の拡散プロセスと組合わせて先行技術
による集積回路とほぼ同様な最終形態を形成せしめるこ
とが可能であり、しかも従来より遥かに小さな寸法に形
成することができる。
第4図に、本発明により形成せる集積回路の1部の概略
図示する。
この回路の或る領域は第3図の段階Eの拡散された領域
と同じ符号で示されている。
Pタイプのサブストレート32の上にNタイプのエピタ
キシャル層31が形成され、Pタイプの分離領域36が
エピタキシャル層の所定の量を分離して形成されている
トランジスタのPタイプのベース領域38には、Nプラ
スタイプのエミツタ領域42が内部に拡散されて形成さ
れており、Nプラスタイプのコレクタコンタクト領域4
3がNタイプのエピタキシャル層31内に延びておりエ
ミツタ領域42とベース領域38とより構成されるトラ
ンジスタのコレクタ領域を形成している。
又、Pタイプの抵抗領域41が示されている。
上記各領域により構成されるウエハの頂部には図示の如
く各領域にわたり厚みの異なった酸化物層33が残され
ている。
本発明は又、分離領域中に導電帯を拡散するためのマス
キングにも応用できる。
このような構成は、ウエハに拡散コンダクタを形成し、
これを残余の部分から電気的に隔離することができる点
で非常に有利であり、ウエハ内に拡散した部分に電気的
接続が可能である。
本発明のかかる応用について、第5図の段階Aに第3図
の段階Eの拡済デバイスの1部分が示されている。
この製造段階においては、サブストレート32のエピタ
キシャル層31内の分離領域36およびベース領域38
上の酸化物層は均等な厚みを有している。
概略を説明したウエハは、酸化物層33の上に感光抵抗
性のマスク51を施し、これを現像して凹所21上に第
5図の段階Bに示すように大きな幅の凹所52を形成し
て処理される。
又、マスク51にはベース領域38上の凹所22内の酸
化物に達する貫通開口53が形成され、この開口53の
横方向寸法は完成部分の所望のエミツタ領域の寸法にほ
ぼ等しいものである。
更に、コレクタコンタクト領域を拡散させる最終目的の
ために凹所54がマスク51に形成される。
マスク51はエミツタを拡散して形成するために通常使
用されるので一般にエミツタマスクと呼ばれ、本発明に
おいてはこのマスクは集積回路内の追加の領域の拡散を
形成するために使用される。
このエミツタマスク51の実施並びに上記の開口および
凹所の形成に引続いて、酸化物層33がマスク開口を通
じてエッチング処理されエピタキシャル層31の上面を
凹所21並びにエミツタマスク51の開口53において
露出せしめる。
このエッチング処理により第5図の段階Bに点線56で
示すようにマスクの開口52における酸化物が除去され
、エピタキシャル層31に通ずる開口が最初の凹所21
と同じ寸法に形成される。
更に、このエッチング処理により、第5図の段階Cに示
すようにマスクの開口54の下方の酸化物層33がその
厚みの或る中間の深さ迄に除去される。
前述の如き酸化物層33のエッチング工程は、凹所21
とエミツクマスクの開口53の両方が同時にエピタキシ
ャル層に開放される時に終了する。
それ以上にエッチングを続行すると、単に凹所21と開
口53との内側の側部だけがエッチングされ、エピタキ
シャル層に対する開口の大きさを所定以上に広げてしま
う。
このエッチング工程により、開口54の下方の酸化物に
凹所59が形成され、この凹所59はエピタキシャル層
には達せずエピタキシャル層の表面をカバーする酸化物
を残している。
開口21と53は次に第5図の段階Dに符号61,62
で示したような感光抵抗性マスクによりマスク処理され
る。
これにより、ウエハの後工程処理時においてウエハの該
当個所が更にエッチングされることが阻止される。
次に、第5図の段階Eに示すように、更にエッチングを
実施し開口59をエピタキシャル層31の上面に迄延ば
す。
次いで、感光抵抗性マスク除去後、開口21,53,5
9のエピタキシャル層の表面にドナー不純物を堆積拡散
させることにより第5図の段階Fに示す如くNタイプの
領域42,43,63を形成する。
通常、これらの領域は拡散プロセス時に生長する酸化物
でカバーされる。
領域42は、ベース領域38と、エピタキシャル層31
としてのコレクタとを含むトランジスタのエミツタを構
成する。
領域63は、拡散時間が制限されるのでPタイプの分離
領域36内に拡散し、そのNタイプの伝導領域63の横
方向の寸法はPタイプの分離領域36の横方向の寸法よ
り小さくなっている。
同じ酸化物開口を使用してPタイプの分離領域36とN
タイプの導電領域63を拡散させる場合、導電領域63
を形成するドナー不純物の拡散量を、Pタイプの分離領
域36を形成するアクセプタ不純物の拡散より少なくす
るように制限する必要がある。
拡散率並びに時間は普通の半導体技術により容易に実施
し得るものであり本例においても此れを使用する。
領域43には、トランジスタのコレクタに対する電気的
接触を取付けるための高不純物濃度のコレクタ接触領域
を構成する。
第5図に示し且つ以上概説したプロセスは集積回路の分
離領域内の反対タイプの導電ストリップのコントロール
式拡散のためのものであることが理解されるであろう。
本発明の場合、分離領域の拡散に使用する同じ酸化物開
口を導電ストリツプの拡散にも使用するので拡散工程に
おけるマスク照合心出しの問題が避けられる。
従って導電ストリップの分離領域の中心にそう正確な位
置ぎめが保証される。
単に、導電領域63を形成する不純物の拡散限度をこの
領域が分離領域36の横縁に迄延びないように此れを注
意深く制限しさえすれば良い。
本発明は各種の回路に広く応用することが可能である。
その1例として、第7図乃至13図に示すプロセスによ
って集積回路として形成された簡単な回路が第6図に示
されている。
第6図に示されたものは、ランダムアクセスメモリのセ
ルユニットとして使用する簡単な電子回路70である。
第6図の回路は第1と第2の同様なトランジスタ71,
72を有する。
トランジスタ71にはコレクタ73と、ベース75と、
2つのエミツタ77,79とが含まれ、トランジスタ7
2にはコレクタ74と、ベース76と、2つのエミツタ
78,80とが含まれる。
第1の抵抗82が電源ターミナル83と1対の抵抗84
.86の接合端との間に接続される。
トランジスタ71のコレクタ73とトランジスタ72の
ベース76が接合されて抵抗84の他端に接続され、他
方のトランジスタ72のコレクタ74とトランジスタ7
1のベース75とが接合されて抵抗86の他端に接続さ
れる。
トランジスタ71,72の夫々の第2のエミツタ79,
80が接合され、符号87に示したランダムアクセスメ
モリユニットの「X」セレクトラインに接続される。
トランジスタ71のエミツタ77が符号88で示すラン
ダムアクセスメモリユニットの検出ラインNo.1に接
続され、トランジスタ72のエミツタ78が89に示せ
るランダムアクセスメモリユニットの検出ラインNo.
2に接続されている。
このランダムアクセスメモリユニットについては当該技
術分野で良く知られているので詳しい説明はこれを避け
るものであり、第6図の回路は集積回路ランダムアクセ
スメモリユニットの1部分として本発明により形成され
る回路の1例を単に示すものである。
第7図乃至13図において、先づ第7図には、多数の集
積ランダムアクセスメモリユニットが形成される半導体
ダイの1部を平面図示にて、しかもかかるユニットの単
一メモリセルユニットに形成すべき型の部分のみを概略
図示する。
第7図は、開口16,17,18がサブスレート11上
の酸化物の層12に凹所21,22,23を形成する感
光抵抗性マスク13中の開口となるような第1図の段階
Cにおけるセルユニット70を平面図にて示している。
第7図において凹所21,22,23の形状を識別する
ことができる。
第7図に戻って、凹所21は最終的には分離領域を形成
し、凹所22は最終的に2つのトランジスタ71,72
のベース領域を形成し、凹所23は最終的にはレジスタ
82,84,86を構成するものである。
第8図は、第1図の段階Eにおける如く追加の感光抵抗
性マスク24が使用され、最初の感光抵抗性マスク13
にある開口18のほぼ全部をカバーした状態にする次の
処理段階におけるセルユニット70の平面図である。
実際の回路製作に当り、第2のマスク24は第8図の面
域91,92,93,94に示すようにレジスタ82,
83,84の端部をカバーしない。
第7図の左より右にかけて斜め上方に走る平行線で第1
の感光抵抗性マスク13が示されており、第2の感光抵
抗性マスク24は第8図において右より左にかけ斜め上
方に走る平行線で示されている。
第2のマスク24は、最終的にレジスタ82,84,8
6を含む凹所23の内レジスタの接触に使用すべき両端
部を除いてこれをカバーする。
従って、2つのマスク13,24を定位置に保持して実
施するエッチングにより酸化物は凹所22及びレジスタ
端91乃至94のために同じ所定の厚みにエッチング処
理低下される。
レジスター堆積よりもベース堆積に接触のみを構成する
方が遥かに容易なので次の面域又は凹所22内のベース
堆積をレジスタ端部に発生させることは完全に製造技術
に属する問題である。
第9図は第6図の回路を第1図の段階F及び段階Gに示
すような製造段階において示す。
第9図で判るように、追加のマスク又は第3の感光抵抗
性マスキング材料の層26がユニットに設けられており
、第9図で平行水平線でこの第3マスキング層が示され
ている。
更に、第9図に示すマスク26は既述の如く単に凹所2
2をカバーする丈でなく凹所23上のマスク24をもカ
バーする。
第9図形状を更にエッチングを施し凹所21を酸化物マ
スキング12を完全に貫通して半導体材料11に延ばし
最終の分離領域形状を区画構成する。
次いで、感光抵抗性マスク13,24,26を除去し、
第2図に概略図示せる如き所定の深さをもつ凹所21,
22,23を残し、第3図に示すような次の拡散工程を
実施し第10図に示すような分離領域36とベース領域
38並びに抵抗領域41を形成する。
第10図に示されたものにおいては、同一の導電性を有
する分離領域、ベース領域並びに抵抗領域がサブストレ
ート中に拡散され、ダイか第5図の段階Bに示されてい
るエミツタマスキングの準備がととのっており、このマ
スキングは第10図において左より右にかけ斜め上方に
走る破線並びに符号51で示されている。
第10図において、トランジスタ71,72のエミツタ
領域の拡散のために開口53が設けられ、開口21は分
離領域36の1部の導電領域63を拡散するため酸化物
を貫通して延びており、同時に酸化物マスキング厚みは
52に示すように選択した分離領域にそって減少せしめ
られている。
第11図に示すチップ又は少くともその1部は第5図の
段階Eに対応する処理段階が示され、実際には面域59
を除きセルユニットの上を横切って完全に延びる追加の
感光抵抗性マスキング61,62が施され、開口59が
サブストレートの上に迄延びるようにエッチングを実施
してある。
この追加のマスキング61,62は右より左に上昇する
破線で示されている。
次に、感光抵抗性マスク51,61,62を既述の如く
本発明プロセスにより除去し、Pタイプの不純物を開口
21,53,59を介して拡散し第5図の段階Fに示す
ように領域63,42,43を形成する。
上記の如く、全部の領域をサブストレート又はサブスト
レート上のエピタキシャル層に拡散させた後、これに引
続き在来のコンタクトマスク作業を実施し、各種構成部
分が互に接続され、第6図に示す回路を完成するように
構成部をウエハ中に形成露出させるよう酸化物を貫通す
る開口を作成する。
第12図には、開口を、半導体材料上の保護酸化物層を
介して2本の交差線で示し、上記の回路完成のため電気
的に接触されるべき面域に迄形成した状態の第6図のセ
ルユニットが平面図示されている。
第13図には、アルミニウム等をセルの上面に堆積し、
アルミニウムの不要部分を除去すべく適当にエッチング
を施し、水平破線をかこみ電気接点101を含む線内に
示された部分を残すように形成した完成回路が示される
第13図においては、半導体トランジスタ71,72の
部分は第6図に使用したものと同じ番号で照合され、抵
抗82,84,86の端部接点はこれらの後の数字で示
される。
更に、検出ラインNo.1と検出ラインNo.2とは第
6図の符号88,89により示され、電源ターミナルV
ccは第6図に対応する符号83で示され、「X」のセ
レクトラインは第6図に対応する符号87で示されてい
る。
第13図に物理的形態を全体的又は少くとも概略的に示
した回路は第6図のセル70の電子回路に直接対応する
以上の如く、本発明により集積回路の製造並びにその構
成における顕著な向上が得られる。
先行技術によるマスク照合心出しの問題は本発明により
実質的に低減される。
このため実装密度の最大化即ちあらゆる回路における物
理的スペースの最小化が可能になるのみならず集積回路
の製造組立の生産高が増大する。
本発明の好適実施例につき以上説明したが当業者には明
かな如く本発明はかかる図示実施例に制限されるもので
なく本発明の範囲内で数多くの変更が実施できるもので
ある。
【図面の簡単な説明】
第1図は本発明のマスキング及びエッチング工程におけ
る連続的段階をA乃至Hに概略図示し、第2図は第1図
の段階に次ぐ1部形成された集積回路を示す斜視図、第
3図は本発明による回路製作工程における拡散工程を概
略的に図示し、第4図は本発明を含む処理により形成せ
る集積回路の1部分を示す断面図、第5図は集積回路内
に分離領域中の導電領域を含む拡散領域を形成する連続
段階をA乃至Fに概略図示し、第6図は256ビット双
極ランダムアクセスメモリ集積回路に使用するメモリセ
ルユニットの回路概略図、第7図乃至13図は本発明に
より第6図の回路を形成する工程における連続的段階を
示す。 12・・・・・・酸化物層、13・・・・・・マスク、
16,17,18・・・・・・開口、21,22,23
・・・・・・凹所、24・・・・・・マスク、26・・
・・・・マスク。

Claims (1)

  1. 【特許請求の範囲】 1 集積回路の製造方法において、 (a)半導体上の酸化物層の表面にこの酸化物層に到る
    少くとも2個の開口を有する耐エッチング性のマスクを
    設ける段階と、 (b) 第1の凹所と第2の凹所とを形成するために
    前記開口を介して酸化物層を所定の厚さまでエッチング
    処理する段階と、 (C) 前記第1の凹所の下方の酸化物層のそれ以上
    のエッチングを阻止するために前記開口の第1の開口を
    更に他のマスクによって覆う段階と、(d) 前記半
    導体の上面が第2の凹所を介して露出されるまで酸化物
    層をエッチング処理する段階と、 (e)拡散用の酸化物マスクを形成するように前記他の
    マスクを除去する段階と、 (f) 前記第2の凹所を介して半導体の上面に不純
    物を拡散する段階と、 (g) 半導体の上面が前記第1の凹所を介して露出
    されるまで酸化物層を更にエッチング処理する段階と、 (h) 前記第1の四所を介して半導体の上面に不純
    物を拡散する段階とを有する集積回路の製造方法。
JP47102325A 1972-07-13 1972-10-12 シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ Expired JPS588127B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US27157272A 1972-07-13 1972-07-13

Publications (2)

Publication Number Publication Date
JPS4940062A JPS4940062A (ja) 1974-04-15
JPS588127B2 true JPS588127B2 (ja) 1983-02-14

Family

ID=23036150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP47102325A Expired JPS588127B2 (ja) 1972-07-13 1972-10-12 シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ

Country Status (7)

Country Link
JP (1) JPS588127B2 (ja)
CA (1) CA998778A (ja)
DE (1) DE2245368A1 (ja)
FR (1) FR2192382B1 (ja)
GB (2) GB1379269A (ja)
IT (1) IT966758B (ja)
NL (1) NL7211634A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
JPS5558569A (en) * 1978-10-24 1980-05-01 Mitsubishi Electric Corp Manufacture of semiconductor device
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
JPS5654062A (en) * 1979-10-09 1981-05-13 Fujitsu Ltd Production of semiconductor device
JPS5792862A (en) * 1980-12-01 1982-06-09 Mitsubishi Electric Corp Manufacture of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR986067A (fr) * 1949-03-02 1951-07-26 Indicateur routier
US2669457A (en) * 1950-04-07 1954-02-16 George R Culbertson Synchronized vehicle motion controlled record reproducing talking unit
US2965720A (en) * 1957-03-29 1960-12-20 Bumstead Robert Tape recorder monitoring system and start-stop device therefor
US3575575A (en) * 1969-01-06 1971-04-20 David W Kean Tape and tape transport providing distance synchronized messages
FR2165319A5 (ja) * 1971-12-20 1973-08-03 Deldalle Michel

Also Published As

Publication number Publication date
FR2192382A1 (ja) 1974-02-08
GB1379269A (en) 1975-01-02
DE2245368A1 (de) 1974-01-24
NL7211634A (ja) 1974-01-15
GB1379270A (en) 1975-01-02
JPS4940062A (ja) 1974-04-15
IT966758B (it) 1974-02-20
FR2192382B1 (ja) 1976-08-20
CA998778A (en) 1976-10-19

Similar Documents

Publication Publication Date Title
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JP5076098B2 (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス
JPH04229647A (ja) 自己整合けい素化合物化mos工法による精密抵抗体の製造方法
US4738624A (en) Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor
JPS5836508B2 (ja) 半導体装置の製造方法
JPS6020908B2 (ja) Mos二重多結晶集積回路の製造方法
JPS588127B2 (ja) シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ
KR0169279B1 (ko) 반도체장치 및 그 제조방법
JPS6134972A (ja) バイポ−ラトランジスタ構造体
JPS5989457A (ja) 半導体装置の製造方法
JPS63207177A (ja) 半導体装置の製造方法
JPH06216325A (ja) 高密度mos/cmosプロセス中のダイレクト接点形成方法
JP2971085B2 (ja) 半導体装置の製造方法
JPS6228587B2 (ja)
JPS6310896B2 (ja)
JPH10163430A (ja) 半導体装置およびその製造方法
JPH0396249A (ja) 半導体装置の製造方法
JP2870131B2 (ja) 半導体装置の製造方法
US3605256A (en) Method of manufacturing a transistor and transistor manufactured by this method
KR0147869B1 (ko) 반도체 장치의 제조방법
JPH0252859B2 (ja)
JPS6386476A (ja) 半導体集積回路装置の製造方法
JP2985202B2 (ja) Mos型半導体装置の製造方法
JPS5882577A (ja) 金属シリサイドコンタクトを有するポリシリコンダイオ−ド
JPH02256242A (ja) 半導体装置およびその製造方法