JPS5873137A - セラミツクパツケ−ジの封止方法 - Google Patents

セラミツクパツケ−ジの封止方法

Info

Publication number
JPS5873137A
JPS5873137A JP56171407A JP17140781A JPS5873137A JP S5873137 A JPS5873137 A JP S5873137A JP 56171407 A JP56171407 A JP 56171407A JP 17140781 A JP17140781 A JP 17140781A JP S5873137 A JPS5873137 A JP S5873137A
Authority
JP
Japan
Prior art keywords
ceramic
sealing
recesses
plate
packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56171407A
Other languages
English (en)
Inventor
Akizo Toda
尭三 戸田
Takeshi Fujita
毅 藤田
Noriyuki Taguchi
矩之 田口
Takashi Kuromoto
黒本 喬
Shosaku Ishihara
石原 晶作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56171407A priority Critical patent/JPS5873137A/ja
Publication of JPS5873137A publication Critical patent/JPS5873137A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、 IC,LSI等の半導体チップを搭載する
セラミツクツくツケージの封止方法に関するものである
。東に拝しくは、セラミックパッケージの封止全安価に
、高歩Wシで行なうための封止方法に関するものである
IC,LSI等の半導体部品は、その化学的性質が非常
に劣るため、これらをそのままの状態で、配線基板等の
上に搭載できない1%に、11!籾度の高い半導体部品
を得るためには、 IC,LSI 。
すなわちシリコンチップをセラミックスなどのような化
学的女定性の高h@質内に気密封止する必要がある。セ
ラミックスを気留封止するための封止材としては、一般
に、A+b−5i合金、或は低融点ガラスが用すられて
^る。一方、接合部の気密性上の信頼度を確保するため
には、前記封止材とセラミックスとの接触が十分に行な
われなければならな藝、その接触全十分保つためV(は
、接合面に対し垂直に荷電を加える必要がめる。そのた
め、従来、セラミックパッケージの封止時の荷電印加方
法として第1図に示す工うに、耐熱性金属クリップ等金
用しる方法が採られている。なお、第1図において、1
はセラミックキャビティ、2はセラミックのii[、3
は封止材、4Fiシリコンチツプ、5はばね、6はクリ
ップ、7は力の方向である。しかし、これには、以下の
ような問題がある。
(1)  セラミックキャビティ1とセラミックの蓋2
とを理想的に接合するためには、これらに対し荷重方向
が垂直でなければならない、しかし、クリップ6を使用
し次場合、ばね5の力はセラミックパッケージに対し矢
印7の方向に作用し、垂直には作用しない、このような
力は、クリップ側の封止材3に対しては有効に作用する
が、クリップと反対側の封止材に対しては張力として作
用し、力V′i原理的にkilに作用し得ない、また、
クリップをノくノケージの左右に2個便用すると、力は
有効に働くが、クリップ取シつけhiや工数増加などの
障害を生ずる。
(り  クリップは、パッケージ1個毎に取9つけるの
で、工数が増加し、この方法は基本的に多緻生産に適し
ていない。パンケージの低コスト化を図る上での致命的
なネックとなっている。また、バネの強さや、パッケー
ジへのクリップ取りつけ位置、バネの力の経時変化など
1通常の手法では制御しきれない問題も含むため、品質
管理や歩留り向上する上での欠点も大きい。
本発明の目的は、上述したr米技術の欠点をなくシ、セ
ラミックパッケージの封止を高!I軸度、容易に、かつ
安価に行う丸めの方法を提供するにある。
本発明の特徴は、セラミックパッケージの封止において
、封止用の荷重をセラばツクパッケージの平面方向に対
し、垂直に印加すること、および被数個のセラミックパ
ッケージを一括して同時に封止することにある。
すなわち、セラミックパッケージのキャピテイがそう人
できるような凹みを持り九受は板と。
この凹みに対応した位置に、適当な大きさの穴を持つ荷
重印加用ガイド板との間に、封止前のセラミックキャビ
ティと、セラミックの★とその間に封止材を介在させ九
ものを置き、セラミ、りの飯の上にガイド板の穴を通し
て、m@に所定の一荷l[を印加するようにしたもので
ある。
この際、受は板の凹みと、双イド板の穴を被数個にし、
多数のセラミツクツくツケージが同封に封止できるもの
である。
この結果、セラミツクツくツケージの刺止がほぼ理想的
な荷重印加状態で行われるためjl止の信頼就が着るし
く向上し、また、封止作業を一括して行うために、封止
工程の□大輪な短m力よ図られ1歩留シ向上、工数低誠
の鮎来、安価なセラミックパッケージが得られる。
以下、本発明の実施例についてト述すゐ。
実施例1 第2図の(α1(bJt’j、本発明になるセラミノク
ツくッケージ封止用治具を示したもので、従来方法によ
る荷重印加方法、封止工数等に改良をカロえた点にIl
f#徽がある。すなわち、受は板10に、セラミックパ
ッケージが入るほどの大きさの凹み11f、複数個設け
、この凹みにセラミツクツ(ツケージ15を入れる。−
万、受は板の凹みに対応する位置に穴9のあいたガイド
板8を、受は板の上に1゛ねる0次に、穴9を通って、
荷重が直接セラミックパッケージに印加されるような1
し12t−セットする。受は板、ガイド板、セラミック
パッケージ三者の間の構成は第5図の様であシ、荷重は
セラミックパッケージに対し垂直に。
効果的に作用する構造となっていることがわかる。
拠除の作業は1次の通シである。まず、アルミナ實のセ
ラミックキャビティと、セラミックの飯を準備し、封止
材としてpbU−B、0.系(作業温#450℃)を用
した。受は板として、ステンレス鋼を用い、これにセラ
ミックキャビティの寸法に合わせて15W口、深さ4M
の凹みを、4列×5列の計20ケ作り九1次に、ガイド
板として。
受は板と同じ面積のステンレス鋼板(厚さ5m)に、受
は板の凹与と同じ位置に、直径10肩の穴を、受は板の
凹みと同じ配列になるよう20ケあけた。このようにし
て作った受は板とガイド板との間に12関0.高さ3m
のセラミックキャリア20ケをセットし、f[Lとして
50fのステンレス丸棒を用い1通常のベルト式電気炉
を用い、温11:460℃、10分の条件で封止を行っ
た。結果の計画ハ、HgリークデティクターによるfA
密試験。
及び第4図に示す封止部断面形状の優劣で行った。すな
わち、Wc4図に於て、セラミツクツくツケージ断面の
左右の飯大封止間障14と15の差が50μm以下を良
、それ以上を不良とした。
本発明による方法を用いて、セラミツクツ(ツケージ1
銭ケを封止し次結果、 Hgリークテスト不良、及び封
止間隙不良は共に皆無であった。
一方、従来法によりセラミック75ツケージ120ケを
封止した結果、Heリーク不良は3ケと少いが、jI止
間隙不不良85ケと非常に多く、*狂的に歩留り低下と
信頼度低下の要因をもっていると判断され九。
実施例2 実施例1と同じセラミックキャビティ、セラミックの!
、受は板、ガイド板、1kLt用い、封止材として、 
Au、−5m合金を用いて、80ケのセラミックパッケ
ージの封止を行った。その結果、Heリーク不良、封止
間隙不良共に零であシ、封止が理想的に行われたことを
示した。
一方、従来法によシ封止した結果は 、Z/−リ−り不
良は零であったが、封止間隙不良が60ケと約90%に
も達した。さらに封止後、0℃与100℃の熱衝撃テス
トを行い、&l;いてHgリークテストをした結果、リ
ーク不良が8ケあっ九、この不良に封止間隙が左右アン
バランスで不適当なために起るものである。特にAu−
5z合金は、封止温度での粘性が低いため、封止部−の
左右の差が大きくなシ易い。
以上述べたように1本発明によるセラミックパッケージ
封止方法によれは、セラミックパッケージ封止部の信頼
度を著るしく増すと共に。
封止後の気密不良による歩留多低下を大輪に抜書するこ
とができる。さらに、封止時の荷重印加機構が、多数個
を同時印加可能となっているために、従来、1ケづつ行
っていた封止部、多数個一括して同時に出来るようにな
り、封止工程時のハンドリングの低減による低価格化が
非常に大きい。
なお、本発明における受は板の凹み、ガイド板の穴、I
Kシなどの形状は、封止部1が効果的に印加されるもの
であれば、どのようなものであっても良い。また、一括
、同時封止としては。
本発明のごとき受は板、ガイド板、鬼し1俵数個重ねる
方式であっても、本発明の効果は失われるものではない
【図面の簡単な説明】
第1図は、従来法によるセラミツクツ(ツケージの封止
方法の説明図、第2図は1本発明による方法の説明図、
y、s図は1本発明VCよる封止方法の荷重印加方式説
明図、糾4図は、セラミックパッケージの封止部計画方
法の説明図である。 1・・・セラミックキャビティ 2・・・セラミックの蓋  5・・・封止剤4・・・シ
リコンチップ  8・・・ガイド板9・□・・ガイド穴
    10・・・受は板11・・・凹み      
12・・・重し13・・・セラミックパッケージ 代理人弁理士 薄 1)利と艷\ 第1 図 第2図

Claims (1)

    【特許請求の範囲】
  1. 刺止すべき素子が装置されたセラミックキャビティ、こ
    のキャビティがセラミック11!蓋と接する部分に付着
    せる封着剤、この封着剤上に置かれたセラミック製蓋よ
    りなるセラミツクツくツケージを、複欽個の凹部が設け
    られた耐熱性の受は板の凹、部に夫々そう人し、この受
    は板の凹部に対応する位置に被数個のガイド穴を有する
    耐熱性ガイド板を、前記受は皿の傍数個の凹Mにそう人
    したセラミックパツケー ジに大々対応するよう前記受
    は皿にのせ、このガイl−板のガイド穴を通して夫々前
    記セラミツクツくツケージに加重を加えることを特徴と
    するセラミノクツくッケージの封止方法。
JP56171407A 1981-10-28 1981-10-28 セラミツクパツケ−ジの封止方法 Pending JPS5873137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56171407A JPS5873137A (ja) 1981-10-28 1981-10-28 セラミツクパツケ−ジの封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56171407A JPS5873137A (ja) 1981-10-28 1981-10-28 セラミツクパツケ−ジの封止方法

Publications (1)

Publication Number Publication Date
JPS5873137A true JPS5873137A (ja) 1983-05-02

Family

ID=15922570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56171407A Pending JPS5873137A (ja) 1981-10-28 1981-10-28 セラミツクパツケ−ジの封止方法

Country Status (1)

Country Link
JP (1) JPS5873137A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010207301A (ja) * 2009-03-09 2010-09-24 Tokiwa Corp 化粧用塗布具
JP2012059913A (ja) * 2010-09-09 2012-03-22 Murata Mfg Co Ltd 複合基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010207301A (ja) * 2009-03-09 2010-09-24 Tokiwa Corp 化粧用塗布具
US8858109B2 (en) 2009-03-09 2014-10-14 Chongqing Jiatong University Cosmetics applicators
JP2012059913A (ja) * 2010-09-09 2012-03-22 Murata Mfg Co Ltd 複合基板の製造方法

Similar Documents

Publication Publication Date Title
JPH09260533A (ja) 半導体装置及びその実装構造
JPH10289962A (ja) 電子回路装置の製造方法
JPS5873137A (ja) セラミツクパツケ−ジの封止方法
EP1633025A2 (en) Cap for semiconductor device
JP2000022034A (ja) 電子回路装置の接続構造
JPH04212439A (ja) 電子回路装置
JPS6114798A (ja) はんだ相互接続を形成する方法
JPH0415947A (ja) 半導体装置用リードフレームおよび半導体装置
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JPH053737B2 (ja)
JPH09153521A (ja) 半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JPS59191357A (ja) セラミツクパツケ−ジの封止方法
Nixen Package reliability as affected by materials and processes
Schueller et al. Design of a Low‐cost Wire Bond Tape Ball Grid Array Package
JPH08181235A (ja) セラミックパッケージ
JPH0513476A (ja) 半導体装置およびその製造方法
JPH03242955A (ja) 半導体装置用パツケージ
JPH0227277A (ja) Tab製品試験方法
JPH08274244A (ja) 半導体装置
JPS63284835A (ja) 気密封止型半導体装置の検査方法
JPH02278854A (ja) 樹脂封止半導体装置
JPH0412552A (ja) 半導体装置用パッケージ
DiFrancesco TAB implementation: a military user's viewpoint
JPH06328289A (ja) プリフォーム複合はんだ