JPH03502267A - 集積回路用耐加速性パッケージ及びその製造方法 - Google Patents
集積回路用耐加速性パッケージ及びその製造方法Info
- Publication number
- JPH03502267A JPH03502267A JP1507480A JP50748089A JPH03502267A JP H03502267 A JPH03502267 A JP H03502267A JP 1507480 A JP1507480 A JP 1507480A JP 50748089 A JP50748089 A JP 50748089A JP H03502267 A JPH03502267 A JP H03502267A
- Authority
- JP
- Japan
- Prior art keywords
- foil
- acceleration
- integrated circuit
- package
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011888 foil Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 3
- 239000013013 elastic material Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 239000004033 plastic Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001988 toxicity Effects 0.000 description 1
- 231100000419 toxicity Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Packaging Frangible Articles (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Buffer Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路用耐加速性パッケージに関し、そして更にその製造方法に関す
る。
標準的には集積回路はプラスチック又はセラミックハウジング内にバックされる
。ハウジングの形式によって種々の接続が行なわれるが、この場合通常接続線は
はんだパッドから下方に又は側部に引き出される。そのようにバックした回路は
勿論発射体には使用できない。その理由は生じた高い加速によりセラミックハウ
ジングでは微小亀裂を生じ、あるいは事情により完全に破壊するからである。プ
ラスチックハウジングでは接合線の切断を生じ、あるいはプラスチック材料のガ
ス化現象により、所望の貯蔵能力が軍事目的の仕様に適しなくなる。更にしばし
ば公知のパッケージでは所要の構造的スペースが発射体の使用には大きすぎる。
従って、集積回路を発射体内に鋳込むか又は特殊な金属ハウジングを使用するこ
とが既に知られている。
回路の鋳造は勿論、大きな重量、回路の試験のむつかしさ、鋳造のときの高温、
有害、高い費用、比較的大きい構造様式等のような種々の欠点を生ずる。
また金属ハウジングを使用するとき、比較的大きな構造様式となり、そして高い
費用並びに悪い振動吸収となる。
従って本発明の課題は、出来るだけ小さい構造様式を有し、そして耐加速性が３
０．０００ｇであり、更に振動を減衰し、そして費用が安くなる、耐加速性パッ
ケージを開発することである。
上記の課題は本発明によれば請求の範囲１の特徴部分によって解決される。
本発明の基本的考え方は、パッケージとして、プラスチック、セラミック又は金
属のハウジングを使用せずに、あるいは回路を鋳込むのではなく、回路をフォイ
ルの間に配置し、これを次に接着しあるいは張り枠を設け、それから側方に集積
回路の接続線を出すことにある。
このフォイルは、集積回路を、振動、放射線から保護しモして一適切に材料を選
択する場合には−また温度変化から保護する。
使用した材料に基づき、小さい質量及び弾性により、プラスチックあるいはセラ
ミックパッケージとは反対に、完全な耐加速性が与えられる。更に本発明による
パッケージの主たる利点は、大きな重量の節約、並びに多数の集積回路を１つの
張り枠内に収められる可能性である。
本発明の詳細及び更に他の利点を以下に図面を参照して実施例により説明する、
第１図は本発明によるパッケージの概略的拡大図である：第２図は第１図に示し
たパッケージの組立図である；第３図は概略的に示した本発明によるパッケージ
の更に他の例であり、この場合集積回路は多数の量に配置されている、第４図は
発射体内の第３図によるパッケージの配置を示している。
第１図において、第１のフォイルを１で、第２のフォイルを２で、そして上部及
び下部の枠部品を３及び４で示している。
第１のフォイル上に２つの集積回路５及び６があり、これ等はピグテール７及び
８に接続されている。
第２図は第１図に示した個々の部品を組立てた状態を示している。この場合全パ
ッケージは参照符号１０を有している。
下記に第１図及び第２図に示したパッケージの製造方法を簡単に説明する。
フォイル１上に集積回路５及び６が置かれそして例えば接着によって固定される
。外方から挿入したピグテール７及び８もまた同様に両側に接着により固定され
る。次のステップにおいてすべての接続は、集積回路５及び６のはんだパッド（
図示せず）の接合によって作られる。次いで第２のフォイル２が、集積回路５及
び６を有する第１のフォイル１上に置かれる。これ等のフォイルはそれからそれ
等の縁で接着される。次のステップにおいて上からそのフォイルシステムは枠部
品３を、そして下から枠部品４を設け、そして枠金体が接着される。外部から入
れられているのはピグテール７及び８のみであり、これ等が接着接続により集積
回路への接続をなしている。
フォイル１及び２の接着前に、フォイル内部の空気を抜くか、あるいは不活性ガ
スを供給するのが好ましい。これによってフォイル内のすべての汚染空気が除か
れるか、あるいは少くとも非常に減少される、これによって徐々に進行する化学
的又は物理的反応の確率が低下するので、そのような組立体の貯蔵能力が増大す
る。
集積回路５及び６を直接フォイル上に置く代りに、初めにフォイル１及び２上に
導電路層を置き、そして次にこの層上に集積回路５及び６が配置される。導電路
層の載置のために、２つの異なる方法が知られている、薄膜法並びに厚膜法であ
る。薄膜法では、導電路は公知の方法でプリント及びエツチング法によりフォイ
ル上に定着される。この導電路はまた銀導電接着路によって代用される。厚膜法
では初めに絶縁体又は導電路ペーストがフォイル上に置かれ、そして最終ステッ
プで焼成工程により固体化する（温度、１５０℃以下）。
次に集積回路は、予定した集積回路のはんだパッドが直接接触点と接続されるよ
うに、層回路の接触点上にもたらされる。これは短い接続線のはんだ付けにより
、あるいははんだ付け、フォイルの加熱加圧により行なうことができる。第１の
方式は、導電層がフォイル１上にもたらされるとき接触に適し、そして集積回路
はそれ等の平らな機能層をフォイル２の方に向けて置かれる。第２の方式は層回
路の方向づけのとき集積回路の機能層の方に向けるのに適している。
パッケージの実際の製造のとき、各々の製造ステップの際、不良品防止のため機
能試験を行なうことに注意すること。
集積回路を１平面に入れる可能性の他に、本発明によるフォイル法は集積回路の
多次元の相互連結の道を拓くことがもくろまれている。従って２つの重なったフ
ォイルの代りに３又はそれ以上のフォイルも使用する、そして中間層にはそれぞ
れ集積回路が設けられる。これに対応した実施例を第３図に示す。
この場合、このパッケージを１００で、フォイルを１０１〜１０４で、概略的に
のみ示した集積回路を１０５〜１０７で、張り枠を１０８で、そして厚膜法でコ
ートし、そして同様に概略的にのみ示した層目路を１１０〜１１５で示した。
層目路１１０〜１１５０課題は集積回路を互に接続することである。従って例え
ば層目路１１０は、フォイル保持器１０８を経て１１１又は１１２への接続が行
なわれ、そしてその上集積回路の信号を外部へ又は他の回路に送るために、集積
回路の必要なはんだパッドをマスクする。この場合、回路１１１はフォイルを経
て回路１１２に接続されている。同じ方法で１１２．１０６及び１１３又は１１
４．１０７及び１１５の接続が形成される、従ってすべての集積部品は保持器１
０５又は層目路１１０〜１１５を経て互に接続されている。
好ましくは、本発明によりバックされた集積回路はそれぞれの発射体内に、９０
度の角度の最高作用力が保持器にかかるようにして貯蔵される。全フォイル構造
体は、小さい偏向の振動が僅かなフォイルの伸びによって可能であるように内蔵
されなければならない。しかし大きな加速のとき、フォイルの切断を防止するた
め支持面が設けられている。そのため張り枠は標準ハウジング内に入れることも
、直接使用することもできる。
これに対応する実施例を第４図に示す。この場合２００で発射体の底部が示され
ている。この発射体は矢印２０１の方向に動く。
その底部２００にくぼみ２０２が設けられていて、その中にパッケージ１００が
部分的に入っている。従って大きな加速のとき底部２００が支持面として作用す
る。図示した実施例ではパッケージ１００は保護カバー２０３を備えている。
フォイル１．２；１０１〜１０４は、耐衝撃性、弾性の材料（例えば、ポリイミ
ド）で構成されていなければならない、その上に導電路が固定されるか又は置か
れる。
符号の説明
１・・・第１フオイル
２・・・第２フオイル
５・・・集積回路
６・・・集積回路
１００・・・パッケージ
１０１〜１０４・・・フォイル
１０５〜１０７・・・集積回路
１０８・・・張り枠
１１０〜１１５・・・層目路
２００・・・底部
２０１・・−矢印
２０２・・・くぼみ
２０３・・・保護カバー
θ
国際調査報告
Claims (8)
- １．集積回路（５．６；１０５，１０６，１０７）がそれぞれ２つのフォイル（ １，２；１０１〜１０４）間に配置されていることを特徴とする集積回路（５， ６；１０５，１０６，１０７）の耐加速性パッケージ。
- ２．フォイル（１，２；１０１〜１０４）が周辺を張り枠（３，４；１０８）内 に固定されている請求の範囲１に記載の耐加速性パッケージ。
- ３．フォイル（１，２；１０１〜１０４）が耐衝撃性、弾力性の材料から成り、 その上に導電路を配設することができる請求の範囲１又は２に記載の耐加速性パ ッケージ。
- ４．パッケージ（１００）が少くとも３つのフォイル（１０１〜１０４）から成 っている請求の範囲１〜３のいづれか１に記載の耐加速性パッケージ。
- ５．フォイル（１０１〜１０４）の集積回路（１０５〜１０７）に面する側に層 回路（１１０〜１１５）が置かれ、これが集積回路（１０５〜１０７）に接続さ れている請求の範囲１〜４のいづれか１に記載の耐加速性パッケージ。
- ６．下記の特徴、 −集積回路（５．６）が第１のフォイル（１）上に置かれ、そしてピグテール（ ７，８）に接続されている；−第２のフォイル（２）が集積回路（５，６）を有 する第１のフォイル（１）上に置かれる； −フォイル（１，２）が張り枠（３，４）内に張られている ことを特徴とする請求の範囲１に記載の耐加速性パッケージ製造方法。
- ７．フォイル内部がフォイル（１，２）を張り枠内に張る前に空気を抜くか、あ るいは不活性ガスで満たされる請求の範囲５に記載の方法。
- ８．フォイル（１，２；１０１〜１０４）が集積回路（５，６；１０５〜１０７ ）をのせる前に、層回路（１１０〜１１５）を備えており、これ等と集積回路（ ５，６；１０５〜１０７）が接続されている請求の範囲６又は７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3838085,4 | 1988-11-10 | ||
| DE3838085A DE3838085A1 (de) | 1988-11-10 | 1988-11-10 | Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03502267A true JPH03502267A (ja) | 1991-05-23 |
Family
ID=6366851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1507480A Pending JPH03502267A (ja) | 1988-11-10 | 1989-07-12 | 集積回路用耐加速性パッケージ及びその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5160999A (ja) |
| EP (1) | EP0396641B1 (ja) |
| JP (1) | JPH03502267A (ja) |
| DE (2) | DE3838085A1 (ja) |
| DK (1) | DK14190A (ja) |
| ES (1) | ES2014382A6 (ja) |
| GR (1) | GR890100475A (ja) |
| PT (1) | PT92267B (ja) |
| WO (1) | WO1990005379A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130783A (en) * | 1991-03-04 | 1992-07-14 | Texas Instruments Incorporated | Flexible film semiconductor package |
| JP3061954B2 (ja) * | 1991-08-20 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
| DE59300824D1 (de) * | 1992-12-23 | 1995-11-30 | Rheinmetall Ind Gmbh | Spannungsfeste Elektronik-Baugruppe. |
| US5566078A (en) * | 1993-05-26 | 1996-10-15 | Lsi Logic Corporation | Integrated circuit cell placement using optimization-driven clustering |
| US5469366A (en) * | 1993-09-20 | 1995-11-21 | Lsi Logic Corporation | Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system |
| US5508558A (en) * | 1993-10-28 | 1996-04-16 | Digital Equipment Corporation | High density, high speed, semiconductor interconnect using-multilayer flexible substrate with unsupported central portion |
| JP4015190B2 (ja) * | 1995-02-02 | 2007-11-28 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | チップハウジング及びチップハウジングの製造方法 |
| JP3954177B2 (ja) * | 1997-01-29 | 2007-08-08 | 日本碍子株式会社 | 金属部材とセラミックス部材との接合構造およびその製造方法 |
| DE19801312A1 (de) * | 1998-01-15 | 1999-07-22 | Siemens Ag | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes |
| DE19808986A1 (de) | 1998-03-03 | 1999-09-09 | Siemens Ag | Halbleiterbauelement mit mehreren Halbleiterchips |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3221286A (en) * | 1961-07-31 | 1965-11-30 | Sperry Rand Corp | Connector for printed circuit strip transmission line |
| US3152288A (en) * | 1962-04-06 | 1964-10-06 | Mittler Sheldon | Circuit assembly |
| US3376479A (en) * | 1965-04-30 | 1968-04-02 | Sperry Rand Corp | Means for operatively connecting printed circuit boards |
| US3772776A (en) * | 1969-12-03 | 1973-11-20 | Thomas & Betts Corp | Method of interconnecting memory plane boards |
| US3716846A (en) * | 1970-01-24 | 1973-02-13 | R Hafner | Connector sheet with contacts on opposite sides |
| US3766439A (en) * | 1972-01-12 | 1973-10-16 | Gen Electric | Electronic module using flexible printed circuit board with heat sink means |
| US4026011A (en) * | 1975-08-28 | 1977-05-31 | Burroughs Corporation | Flexible circuit assembly |
| US3971127A (en) * | 1975-09-10 | 1976-07-27 | Bell Telephone Laboratories, Incorporated | Method of fabricating a printed wiring board assembly |
| US4203127A (en) * | 1977-07-18 | 1980-05-13 | Motorola, Inc. | Package and method of packaging semiconductor wafers |
| US4412272A (en) * | 1981-08-31 | 1983-10-25 | General Dynamics, Pomona Division | Flexible printed circuit card assembly |
| US4504850A (en) * | 1981-10-02 | 1985-03-12 | Westinghouse Electric Corp. | Disc-type semiconductor mounting arrangement with force distribution spacer |
| JPS59172253A (ja) * | 1983-03-18 | 1984-09-28 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6127663A (ja) * | 1984-07-17 | 1986-02-07 | Nec Corp | 半導体集積回路 |
| JPS6127633A (ja) * | 1984-07-17 | 1986-02-07 | Nec Corp | プラズマエツチング装置 |
| US4766670A (en) * | 1987-02-02 | 1988-08-30 | International Business Machines Corporation | Full panel electronic packaging structure and method of making same |
| US4841355A (en) * | 1988-02-10 | 1989-06-20 | Amdahl Corporation | Three-dimensional microelectronic package for semiconductor chips |
| JPH06127663A (ja) * | 1992-10-21 | 1994-05-10 | Nippon Steel Corp | ベルトコンベア上の粉粒塊状物の積載状態の測定方法及びコンベア蛇行制御方法 |
-
1988
- 1988-11-10 DE DE3838085A patent/DE3838085A1/de not_active Withdrawn
-
1989
- 1989-07-12 WO PCT/EP1989/000806 patent/WO1990005379A1/de active IP Right Grant
- 1989-07-12 JP JP1507480A patent/JPH03502267A/ja active Pending
- 1989-07-12 US US07/543,823 patent/US5160999A/en not_active Expired - Fee Related
- 1989-07-12 EP EP89907736A patent/EP0396641B1/de not_active Expired - Lifetime
- 1989-07-12 DE DE58908413T patent/DE58908413D1/de not_active Expired - Fee Related
- 1989-07-25 GR GR890100475A patent/GR890100475A/el unknown
- 1989-08-18 ES ES8902892A patent/ES2014382A6/es not_active Expired - Lifetime
- 1989-11-09 PT PT92267A patent/PT92267B/pt not_active IP Right Cessation
-
1990
- 1990-01-17 DK DK014190A patent/DK14190A/da not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3838085A1 (de) | 1990-05-17 |
| DE58908413D1 (de) | 1994-10-27 |
| WO1990005379A1 (de) | 1990-05-17 |
| DK14190A (da) | 1990-05-17 |
| PT92267B (pt) | 1995-09-12 |
| US5160999A (en) | 1992-11-03 |
| ES2014382A6 (es) | 1990-07-01 |
| DK14190D0 (da) | 1990-01-17 |
| EP0396641A1 (de) | 1990-11-14 |
| PT92267A (pt) | 1990-05-31 |
| GR890100475A (el) | 1991-12-30 |
| EP0396641B1 (de) | 1994-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US6205654B1 (en) | Method of manufacturing a surface mount package | |
| CA1211859A (en) | Electric circuit units | |
| US6469373B2 (en) | Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor | |
| US20050139980A1 (en) | High density integrated circuit module | |
| JPH03502267A (ja) | 集積回路用耐加速性パッケージ及びその製造方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| US5258647A (en) | Electronic systems disposed in a high force environment | |
| JPH07115151A (ja) | 半導体装置及びその製造方法 | |
| US6844219B2 (en) | Semiconductor device and lead frame therefor | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JP2871636B2 (ja) | Ｌｓｉモジュールとその製造方法 | |
| JP2842753B2 (ja) | 半導体装置 | |
| JP2001060638A (ja) | 半導体装置 | |
| US6744636B2 (en) | High-G mounting arrangement for electronic chip carrier | |
| US20060276063A1 (en) | Non-rigid conductor link measurement sensor and method for the production thereof | |
| JPS6059799A (ja) | 複層プリント回路板及びその製造方法 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JP2638089B2 (ja) | 半導体装置 | |
| KR100495221B1 (ko) | 칩부품의 측면전극형성용 스트립 고정 장치 | |
| JPH06101626B2 (ja) | 多層配線基板 | |
| JPS6225518B2 (ja) | ||
| JPH0770560B2 (ja) | デイスプレイパネルの実装体 | |
| JPS60140742A (ja) | リードフレーム及びその実装方法 | |
| JPS618987A (ja) | 複合プリント配線基板 |