JPS59191357A - セラミツクパツケ−ジの封止方法 - Google Patents

セラミツクパツケ−ジの封止方法

Info

Publication number
JPS59191357A
JPS59191357A JP58065319A JP6531983A JPS59191357A JP S59191357 A JPS59191357 A JP S59191357A JP 58065319 A JP58065319 A JP 58065319A JP 6531983 A JP6531983 A JP 6531983A JP S59191357 A JPS59191357 A JP S59191357A
Authority
JP
Japan
Prior art keywords
cap
ceramic
sealing
setting
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58065319A
Other languages
English (en)
Inventor
Takayoshi Yabuki
矢吹 隆義
Takeshi Fujita
毅 藤田
Shosaku Ishihara
昌作 石原
Akizo Toda
尭三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP58065319A priority Critical patent/JPS59191357A/ja
Publication of JPS59191357A publication Critical patent/JPS59191357A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、IC,LSI等の半導体チップを搭載するセ
ラミックパッケージの封止方法に関するものである。更
に詳しくは、セラミックパッケージの封止を安価に、高
歩留りで行なうための封止方法に関するものである。
IC,LSI等の半導体部品は、その化学的性質が非常
に劣るため、これらをそのままの状態で配線板等の上に
搭載できない。特に、信頼度の高い半導体部品を得るた
めには、IC。
LSI、すなわち、シリコンチップtセラミックスなど
のような化学的安定性の高い物質内に気密封止する必要
がある。セラミックスを気密封止するための封止材とし
ては、一般に、Au −8n共晶はんだ、或は低融点ガ
ラスが用いられている。一方、接合部の気密性上の信頼
度を確保するためには、前記封止材とセラミックスから
成るキャビティ、金属及びセラミックスから成るキャッ
プとの接触が十分に行なわれ、かつ上記から成るキャビ
ティとキャップとの位置精度が良好でなければならない
。その接触を十分保つためには、接合面に対し垂直に荷
重を加える必要があり、同時に上記の位置精度を向上さ
せるためには、キャップ設定用ガイドを介在させる必要
がある。従来の封止方法は、各々1個ずつキャップ位置
合せ治具を用い、キャピテイに上記封止材を介在してキ
ャップを所定の位置に設定し、キャピテイとキャップン
耐熱性金属クリップ等で荷重を加え図1に示すように固
定し、その後、位置合せ治具を取り除き、所定の封止プ
ロファイルで封止する方法が採られている。
しかし、これらの方法には以下のような問題がある。
(1)セラミックキャビティ1とキャップ2ン封止材3
を介在して位置合せ治具にて、各々1個ずつ所定の位置
に設定し、その後、図1に示すように、クリップ7で1
個ずつ固定し、上記位置合せ治具を取り除き、図1の状
態で封止するため、工数が増加し、この方法では基本的
に多量生産に適しない。パッケージの低コスト化を図る
上での致命的なネックとなっている。
(2)セラミックキャビティ1とキャップ2とを理想的
に接合するためには、これらに対し荷重方向が垂直でな
げればならない。しかし、クリップ7を使用した場合、
クリップの支点1oがセラミックキャビティ1.キャッ
プ2の中心にないため、バネ8の力はセラミックパッケ
ージに対し矢印9の方向に作用し、垂直には作用しない
。このような力は、クリップ側の封止材3に対しては有
効に作用するが、クリップと反対側の封止材に対しては
張力として作用し、力は原理的に垂直に作用し得ない。
また、クリップをパッケージの左右に2個使用すると、
力は有効に働くが、クリップ取りつけ精度や工数増加な
ど、の障害を生ずる。
(3) 図1の状態にセットされたセラミックパッケー
ジ乞、一般的には、ベルト式電気17通して封止される
。封止過程では、バネ8の温度による強さの減少、力の
方向9、電気炉内のベルトの振動等の影響により、封止
材6の軟化にともない、キャップ2の位置が図2に示す
ように移動し、理想的な封止状態を作りにくい。このた
め、笑質上の封止幅は太ぎくばらつき、気密性が保たれ
ずリーク不良の原因になる。また、封止材3の流れ、移
動により導体配線4との接触も起こりやすくなり、導体
配線4間の絶縁不良の原因ともなる。
〔発明の目的〕
本発明の目的は、上述した従来技術の欠点をなくし、セ
ラミックパツケジの封止を高信頼度、容易に、かつ安価
に行うための方法ン提供するにある。
〔発明の概要〕
本発明の特徴は、セラミックパッケージの封止において
、封止用の荷重tセラミツクツくツケージの平面方向に
対し、垂直に印加すること、キャップ設定用ガイドでキ
ャップの位置精度ケ良好にすること−および、複数個の
セラミックパッケージを一括して同時に封止することに
ある。丁なわちセラミックパッケージのキャビティが鼾
イ入できるような凹みを持った受は板と、この凹に対応
した位置に、適当な犬ぎさの六をを持つキャップ設定用
ガイド板とにそれぞれ今ヤビテイとキャップヲ貯入し、
その間に磐止材を介在させ、今ヤビティと1〜・ブとに
対応する位置に適当な大きさの穴を持つ重し設定用ガイ
ド板ヲキャップの上に、重し設定用ガイド板の穴を通し
て、垂直に所定の荷重を印加するようKしたものである
。この際、受は板の凹み、キャップ設定用ガイド板の穴
、と重し設定用ガイド板の穴を複数個にし、多数のセラ
ミックパッケージが同時に封止できるものである。この
結果、セラミックパッケージの封止がほぼ理想的な荷重
印加状態で行なわれ、かつ、ベルト式電気炉内のベルト
の振動等の影響により、封止材の軟化にともなうキャッ
プはずれは、キャップ設定用ガイド板の寸法公差内でお
さえることが出来、封止信頼度が著しく向上する。また
、封上作業馨一括して行うために、封止工程の大幅な短
縮が図られ、歩留り向上、工数低減の結果、安価なセラ
ミックパッケージが得られる。
〔発明の実施例〕
以下、本発明の実施例について詳述する。
、実施例1 矛3図は、本発明によるセラミックパックージ封止用治
具を示したもので、従来方法による荷重印加力法、キャ
ップ位置精度、封止工数等に改良乞加えた点に特徴があ
る。すなわち、セラミックキャビティ設定用ガイド板1
1に、セラミックキャビティ1が入るほどの大きさのセ
ラミック設定用凹み13を複数個設け、この凹みにセラ
ミック片ヤビティ1を入れる。次に、適当な大きさのス
ペーサ小20)kガイドビン12に通し、同ガイドビン
12にキャップ設定用ガイド板14Y通しセットする。
そのガイド板14のキャップ設定用ガイド穴に封止材ケ
介在させた今ヤップ2乞入れ、同ガイドビン12に適当
な太ぎさのスペーサ太21ヲ通し、その上に重し設定用
ガイド板を同ガイドビン12ヲ通しセットする。次に、
重し設定用ガイド穴18Y通って、荷重が直接セラミッ
クパッケージに印加されるような重し19Yセツトする
。牙3図の構成は一才4図に示す様であり、荷重はセラ
ミックパッケージに対し垂1Kに、効果的に作用し、キ
ャップ2ビ最適な位置に高精度で設定できる構造となっ
ていることがわかる。実際の作業は、次の通りである。
まず、アルミナ質のセラミックキャビティとセラミック
今ヤップを準備し、封止材としてpbo −B20.系
(作業温度450°C)ン用いた。矛6図に示したそれ
ぞれのガイド板11.14.17.  ガイドビン12
.スペーサ大小20.21 、重し19の材質はすべて
ステンレス鋼とした。セラミックキャビティ設定用凹み
の寸法は、セラミックキャビティの寸法に合せて、12
.5jEIll深さ1.障の凹みにした。上記凹みを同
セラミックキャピテイ設定用ガイド板に、4列×5列の
計20ケ作った。次に、キャップ設定用ガイド穴の寸法
は、セラミックキャップの寸法に合せて、1t91Bと
し、同ガイド穴を上記凹みと同じ位置に同じ配列で計2
0ケあけた。また、重し設定用ガイド穴の寸法は、直径
12.5mとし、セラミックキャビティ設定用ガイド凹
みとキャップ設定用ガイド穴と同じ位置に重し設定用ガ
イド7<’l計20ケあけた。
一方、上記それぞれのガイド板の厚さは、セラミックキ
ャビティ設定用ガイド板5鶏、キャップ設定用ガイド板
2jIB、重し設定用ガイド板7鵡とした。また、スペ
ーサ小の厚さY Q、7 m、スペーサ大の厚さを7語
とし、ガイドビンの高さ718語とした。このようにし
て作った封止治具K 12.4 m、 厚す2 語のセ
ラミックキャビティと11、Bylb、厚さ0.81a
のセラミックキャップとから成るセラミックキャリアラ
20ケンセ・ントし、重し30gで荷重を加え、通常の
ベルト式電気炉乞用い、温度450°C910分の条件
で封止を行った。
結果の評価は、He +)−クデティクターによる気密
試験、及び矛5図に示すキャップ位置精度の優劣で行っ
た。jなわち、矛5図に於て、セラミックキャビティ端
からキャップ端が出ていない距離22馨正の距離とし出
ている距離23ケ負の距離とし、出ていがい距離22か
ら出た距離23ヲ引いた絶対値が0.厖以下を良、それ
以上を不良とした。
本発明による方法を用いて、セラミックパッケージ20
0ケン封止した結果、Heリークテスト不良、及び位置
精度不良は共に皆無であった。
一方、従来法によりセラミックパッケージ200ケを封
止した結果、He1J−り不良は4ケと少いが、位置精
度不良は143ケと非常に多く、潜在的に歩留り低下と
信頼度低下の要因をもっていると判断された。
実施例2 実施例1と同じセラミックキャピテイと同じ寸法の42
70イ合金のキャップ、同じ封止治具を用い、封止材と
してAu −Sn共晶はんだを用いて、120ケのセラ
ミックパッケージの封止を行った。その結果、heリー
ク不良、キャップ位置精度不良は共に零であり、封止が
理想的に行われたことを示した。
一方、従来法により封止した結果、He1J−り不良は
零であったが、六ヤップ位置精度不良は、79ケと約7
0チにも達した。さらに、位置精度不良のものにつぎ、
導体配線4間の絶縁抵抗?測定し評価した。評価は、室
温で、100■印加し絶縁抵抗がlX1p9Ω以上を良
、以下を不良とした。その結果、絶縁抵抗不良が11ケ
あり、位置精度が封止信頼性の大ぎな要因をもっている
と判断された。
〔発明の効果〕
以上述べたようK、本発明によるセラミックパッケージ
封止方法によれば、セラミックパッケージ封止部の信頼
度を著るしく増すと共に、封止後の気密不良及び絶縁不
良による歩留り低下乞大幅に改善することかできる。さ
らに、封止時の荷重印加及びキャップ位置合せ機構が、
多数個を同時印加及びセット可能となっているために、
従来、1ケずつ行っていた封止を、多数個一括して同時
に出来るようになり、封止工程時のハンドリングの低減
による低価格化が非常に大ぎい。
なお、本発明における。セラミックキャピテイ設定用ガ
イド板の郡み、キャップ設定用ガイド板の穴、重し設定
用ガイド板の穴、重し、スペー丈ガイドビンなどの形状
は、封止荷重が効果的に印加され、キャップが精度良く
位置されるものであれば、どのようなものであっても良
い。また、一括、同時封止としては、本発明のセラミッ
クキャビティ設定用ガイド板、今ャップ設定用ガイド板
重し設定用ガイド板、スペーサ、ガイドビン、重しを複
数個重ねる方式であっても、本発明の効果は失われるも
のではない。
【図面の簡単な説明】
矛1図は従来法による封止前の説明図、矛2図は従来法
による封止後の説明図1.?6図は本発明による方法の
説明図、矛4図は本発明による封止方法の構成図、矛5
図はセラミックパッケージの封止部位置精度評価方法の
説明図である。 1・・・セラミックキャビティ、2・・・キャップ、3
・・・封止材、4・・・導体配線、5・・・シリコンチ
ップ、6・・・アルミ朦、7・・・クリップ、8・・・
バネ、9・・・力の方向、10・・・クリップの支点、
11・・・セラミックキャビティ設定用ガイド板、12
・・・ガイドビン、13 ・・・セラミック今ヤビティ
設定用凹み、14・・・キャップ設定用ガイド板、15
・・・キャップ設定用ガイド穴、16・・・ガイドビン
用穴、17・・・重し設定用ガイド板、18−・・重し
設定用ガイド穴、19・・・重シ、20・・・スペーサ
小、21・・スペーサ大、22・・・セラミックキャビ
ティ端からキャップ端か出ていない距離(正)、23・
・・セラミック今ヤビテイ端からキャップ端が出ている
距離(負)代理人弁理士 高 橋 明′ 未 第1困・ 第3 国

Claims (1)

    【特許請求の範囲】
  1. 複数個の凹部を持つ耐熱性の受は板と、この凹部に対応
    する位置に重し設定用のガイド穴Z持ちかつ、キャップ
    設定用のガイド穴を持つ耐熱性のガイド板との間に複数
    個のセラミツクツくッケージとキャップを介在させ、か
    つ、キャップ設定用のガイド穴ン介してキャップを設定
    し、同時に、重し設定用のガイド穴を通して荷重を加え
    ること′lt%徴とするセラミックパッケージの封止方
    法。
JP58065319A 1983-04-15 1983-04-15 セラミツクパツケ−ジの封止方法 Pending JPS59191357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58065319A JPS59191357A (ja) 1983-04-15 1983-04-15 セラミツクパツケ−ジの封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58065319A JPS59191357A (ja) 1983-04-15 1983-04-15 セラミツクパツケ−ジの封止方法

Publications (1)

Publication Number Publication Date
JPS59191357A true JPS59191357A (ja) 1984-10-30

Family

ID=13283467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58065319A Pending JPS59191357A (ja) 1983-04-15 1983-04-15 セラミツクパツケ−ジの封止方法

Country Status (1)

Country Link
JP (1) JPS59191357A (ja)

Similar Documents

Publication Publication Date Title
US10393646B2 (en) Method of measuring an adhesive force of interlayer adhesive layer in tensile mode for stacked semiconductor device and apparatus for measuring the same
US8022719B2 (en) Carrier tray for use with prober
US5786548A (en) Hermetic package for an electrical device
KR20230107493A (ko) 열압착 본더, 열압착 본더의 작동 방법, 및 열압착본딩에서 측방향 힘 측정을 사용하는 수평 교정 모션
JPS59191357A (ja) セラミツクパツケ−ジの封止方法
Mukai et al. Fatigue life estimation of solder joints in SMT-PGA packages
Grams et al. Modelling the lifetime of aluminum heavy wire bond joints with a crack propagation law
Ham et al. Experimental study for reliability of electronic packaging under vibration
JP4219524B2 (ja) 半導体素子用パッケージ
CN215656528U (zh) 一种盒装晶圆检测的结构
US3775839A (en) Method of making a transducer
JPS5873137A (ja) セラミツクパツケ−ジの封止方法
Wong et al. Package sealing and encapsulation
Suhir Flip-chip solder joint interconnections and encapsulants in silicon-on-silicon MCM technology: thermally induced stresses and mechanical reliability
CN216145598U (zh) 一种半导体封装用框架输送夹具
CN210347354U (zh) 一种防尘式键合剪切力测试机
Gee et al. Stiffness and Yielding in the PLCC" J" Lead
Ebel Application of 1018.2 to Hybrid and VLSI Devices
Davis et al. Effect of Temperature Cycling and High Temperature Aging on the Elastic Properties and Failure Modes of Thermal Interface Materials
JPS63284835A (ja) 気密封止型半導体装置の検査方法
Chidambaram et al. Electronic Packaging Solution for 300° C Ambience
Nixen Package reliability as affected by materials and processes
KR20240009653A (ko) 프로브 본딩장치 및 이를 이용한 프로브 본딩방법
KR100266822B1 (ko) 반도체가속도센서와이의제조방법
Totani et al. Design of 0.35-mm pitch QFP lead and its assembly technology