JPH08274244A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08274244A JPH08274244A JP7072925A JP7292595A JPH08274244A JP H08274244 A JPH08274244 A JP H08274244A JP 7072925 A JP7072925 A JP 7072925A JP 7292595 A JP7292595 A JP 7292595A JP H08274244 A JPH08274244 A JP H08274244A
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor device
- corner
- semiconductor element
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】温度サイクル対策のため分割されたアイランド
を有する半導体装置におけるマウントベーク時のアイラ
ンドの上下方向の変位を低減する。 【構成】アイランド１Ａがほぼ中央部近傍に吊ピン２Ａ
を接合する吊ピン接合部９を備える。
を有する半導体装置におけるマウントベーク時のアイラ
ンドの上下方向の変位を低減する。 【構成】アイランド１Ａがほぼ中央部近傍に吊ピン２Ａ
を接合する吊ピン接合部９を備える。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
銅系合金のリードフレームを使用した薄型の樹脂封止型
半導体装置に関する。
銅系合金のリードフレームを使用した薄型の樹脂封止型
半導体装置に関する。
【０００２】
【従来の技術】高速化に伴う高消費電力化および高発熱
化の傾向に対応して、半導体素子は放熱性の向上が要求
されている。そのため、樹脂封止型半導体装置のリード
フレームには、素材として熱伝導率の高い銅系合金を広
く採用するようになってきている。しかしながら、半導
体素子の構成材料であるシリコンと銅係合金とは熱膨張
係数が約１０倍程度の差異があるため、外部環境温度の
上昇、下降によってバイメタル効果が生じ、封止樹脂に
繰返し応力が負荷される。特に半導体装置の封止樹脂厚
が薄い場合、バイメタル効果による応力のため樹脂にク
ラックが生じ、このクラックが外部に達することにより
半導体装置の信頼性が損われる。
化の傾向に対応して、半導体素子は放熱性の向上が要求
されている。そのため、樹脂封止型半導体装置のリード
フレームには、素材として熱伝導率の高い銅系合金を広
く採用するようになってきている。しかしながら、半導
体素子の構成材料であるシリコンと銅係合金とは熱膨張
係数が約１０倍程度の差異があるため、外部環境温度の
上昇、下降によってバイメタル効果が生じ、封止樹脂に
繰返し応力が負荷される。特に半導体装置の封止樹脂厚
が薄い場合、バイメタル効果による応力のため樹脂にク
ラックが生じ、このクラックが外部に達することにより
半導体装置の信頼性が損われる。
【０００３】このような問題点に対処するため、従来、
この種の半導体装置のリードフレームのアイランドには
上記応力分散のための複数のスリットを設けることによ
り、上記アイランドを分割していた。
この種の半導体装置のリードフレームのアイランドには
上記応力分散のための複数のスリットを設けることによ
り、上記アイランドを分割していた。
【０００４】従来の半導体装置を部分破断平面図及び半
導体素子搭載後のＡＡ断面図で示す図４（Ａ），（Ｂ）
を参照すると、この従来の半導体装置は、半導体素子４
を搭載しスリット３により分割された９つの小アイラン
ド７から成るアイランド１と、コーナ部の小アイランド
の外側コーナに接合されアイランド１をリードフレーム
の外枠（図示省略）に支持する吊ピン２と、アイランド
１に設けた複数のスリット３とを含むリードフレーム６
と、半導体素子４と、半導体素子４をアイランド１に固
着するろう材等のマウント材５とを備える。
導体素子搭載後のＡＡ断面図で示す図４（Ａ），（Ｂ）
を参照すると、この従来の半導体装置は、半導体素子４
を搭載しスリット３により分割された９つの小アイラン
ド７から成るアイランド１と、コーナ部の小アイランド
の外側コーナに接合されアイランド１をリードフレーム
の外枠（図示省略）に支持する吊ピン２と、アイランド
１に設けた複数のスリット３とを含むリードフレーム６
と、半導体素子４と、半導体素子４をアイランド１に固
着するろう材等のマウント材５とを備える。
【０００５】次に、図４を参照して、従来の半導体装置
のクラック防止動作について説明すると、アイランド１
はスリット３で９つの小アイランド７に分割されている
ので半導体素子４とアイランド１とのバイメタル効果が
抑制され、温度サイクル時の樹脂クラックの発生が防止
できる。
のクラック防止動作について説明すると、アイランド１
はスリット３で９つの小アイランド７に分割されている
ので半導体素子４とアイランド１とのバイメタル効果が
抑制され、温度サイクル時の樹脂クラックの発生が防止
できる。
【０００６】しかし、半導体素子４をアイランド１に搭
載するためのマウント材５の加熱硬化工程中において、
上記バイメタル効果のため、アイランド１が上下方向に
変位する。スリット３の存在によりこの変位は増幅され
る。このような状態で樹脂封止を行うと、封止樹脂から
の半導体素子４表面やアイランド１裏面の露出が生じ、
これらは不良品として廃棄せざるを得ない。
載するためのマウント材５の加熱硬化工程中において、
上記バイメタル効果のため、アイランド１が上下方向に
変位する。スリット３の存在によりこの変位は増幅され
る。このような状態で樹脂封止を行うと、封止樹脂から
の半導体素子４表面やアイランド１裏面の露出が生じ、
これらは不良品として廃棄せざるを得ない。
【０００７】この変位は、アイランド１のサイズに比例
して大きくなる性質がある。例えば、アイランド１のサ
イズが１５．０ｍｍ角を越えると上記変位は４００μｍ
を越え、これを樹脂封止すると半導体素子４の上側とア
イランド１の下側の樹脂流路厚の違いから曲げモーメン
トが働き、半導体素子４の表面もしくはアイランド１の
裏面が封止樹脂の外部に露出し、封入工程の歩留が著し
く低下する。
して大きくなる性質がある。例えば、アイランド１のサ
イズが１５．０ｍｍ角を越えると上記変位は４００μｍ
を越え、これを樹脂封止すると半導体素子４の上側とア
イランド１の下側の樹脂流路厚の違いから曲げモーメン
トが働き、半導体素子４の表面もしくはアイランド１の
裏面が封止樹脂の外部に露出し、封入工程の歩留が著し
く低下する。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置は、マウント材の加熱硬化工程中、半導体素子とア
イランドとの熱膨張差によるバイメタル効果のためアイ
ランドの上下方向変位が生じ、またスリットの存在によ
りこの変位が増幅されるので、このまま樹脂封止を行う
と半導体素子表面やアイランド裏面の露出が生じ、著し
い歩留りの低下要因となるという欠点があった。
装置は、マウント材の加熱硬化工程中、半導体素子とア
イランドとの熱膨張差によるバイメタル効果のためアイ
ランドの上下方向変位が生じ、またスリットの存在によ
りこの変位が増幅されるので、このまま樹脂封止を行う
と半導体素子表面やアイランド裏面の露出が生じ、著し
い歩留りの低下要因となるという欠点があった。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
スリットにより複数の小アイランドに分割した半導体素
子の載置用のアイランドと、前記アイランドの支持用の
複数の吊ピンとを含むリードフレームを備える樹脂封止
型の半導体装置において、前記アイランドがこのアイラ
ンドのほぼ中央部近傍に前記吊ピンとの接合部を備えて
構成されている。
スリットにより複数の小アイランドに分割した半導体素
子の載置用のアイランドと、前記アイランドの支持用の
複数の吊ピンとを含むリードフレームを備える樹脂封止
型の半導体装置において、前記アイランドがこのアイラ
ンドのほぼ中央部近傍に前記吊ピンとの接合部を備えて
構成されている。
【００１０】
【実施例】次に、本発明の第１の実施例を図４と共通の
構成要素には共通の参照文字／数字を付して同様に部分
破断平面図及び半導体素子搭載後のＡＡ断面図で示す図
１（Ａ），（Ｂ）を参照すると、この図に示す本実施例
の半導体装置は、従来と共通のスリット３と半導体素子
４とマウント材５とに加えて、アイランド１の代りにス
リット３により分割された５つの小アイランド７と４つ
のコーナ小アイランド８を含むアイランド１Ａと、吊ピ
ン２の代りにコーナ小アイランド８に設けたコーナスリ
ット１０を介して内側コーナに設けた吊ピン接合部９に
接合した吊ピン２Ａとを含むリードフレーム６Ａを備え
る。
構成要素には共通の参照文字／数字を付して同様に部分
破断平面図及び半導体素子搭載後のＡＡ断面図で示す図
１（Ａ），（Ｂ）を参照すると、この図に示す本実施例
の半導体装置は、従来と共通のスリット３と半導体素子
４とマウント材５とに加えて、アイランド１の代りにス
リット３により分割された５つの小アイランド７と４つ
のコーナ小アイランド８を含むアイランド１Ａと、吊ピ
ン２の代りにコーナ小アイランド８に設けたコーナスリ
ット１０を介して内側コーナに設けた吊ピン接合部９に
接合した吊ピン２Ａとを含むリードフレーム６Ａを備え
る。
【００１１】次に、図１を参照して本実施例の作用につ
いて説明すると、アイランド１Ａのマウント材５の塗布
領域は、吊ピン２Ａが接合するコーナ小アイランド８を
除く５つの小アイランド７の全面と、コーナ部小アイラ
ンド８の吊ピン接合部９に接合された吊ピン２Ａを除く
部分である。このような構造の場合、半導体素子４のサ
イズが１５ｍｍ角以上になっても吊ピン２はあたかも半
導体素子４のサイズが５ｍｍ角程度のアイランドに接合
していることと等価となるため、マウント材５を加熱硬
化させてもアイランドの上下方向の変位は０〜５０μｍ
程度に抑えられる。
いて説明すると、アイランド１Ａのマウント材５の塗布
領域は、吊ピン２Ａが接合するコーナ小アイランド８を
除く５つの小アイランド７の全面と、コーナ部小アイラ
ンド８の吊ピン接合部９に接合された吊ピン２Ａを除く
部分である。このような構造の場合、半導体素子４のサ
イズが１５ｍｍ角以上になっても吊ピン２はあたかも半
導体素子４のサイズが５ｍｍ角程度のアイランドに接合
していることと等価となるため、マウント材５を加熱硬
化させてもアイランドの上下方向の変位は０〜５０μｍ
程度に抑えられる。
【００１２】しかもアイランド１Ａは分割されているた
め、５００サイクル以上の温度サイクル試験（−６０℃
〜＋１５０℃程度）の実施結果においてもパッケージク
ラックの発生はなく、半導体装置の信頼性も高いという
結果が得られている。
め、５００サイクル以上の温度サイクル試験（−６０℃
〜＋１５０℃程度）の実施結果においてもパッケージク
ラックの発生はなく、半導体装置の信頼性も高いという
結果が得られている。
【００１３】本発明の第２の実施例を図１と共通の構成
要素には共通の参照文字／数字を付して同様に部分破断
平面図及び半導体素子搭載後のＡＡ断面図で示す図２
（Ａ），（Ｂ）を参照すると、この図に示す本実施例の
半導体装置の第１の実施例との相違点は、アイランド１
Ｂが吊ピン２Ｂの接合用の吊ピン接合部９Ａを備える中
央部のセンタ小アイランド１１を含み、吊ピン２Ｂがこ
のセンタ小アイランド１１に直接接合する構造をもつリ
ードフレーム６Ｂを備えることである。
要素には共通の参照文字／数字を付して同様に部分破断
平面図及び半導体素子搭載後のＡＡ断面図で示す図２
（Ａ），（Ｂ）を参照すると、この図に示す本実施例の
半導体装置の第１の実施例との相違点は、アイランド１
Ｂが吊ピン２Ｂの接合用の吊ピン接合部９Ａを備える中
央部のセンタ小アイランド１１を含み、吊ピン２Ｂがこ
のセンタ小アイランド１１に直接接合する構造をもつリ
ードフレーム６Ｂを備えることである。
【００１４】この結果、マウント材５の加熱硬化による
アイランドの上下方向変位はさらに小さく低減できる。
アイランドの上下方向変位はさらに小さく低減できる。
【００１５】本発明の第３の実施例を図２と共通の構成
要素には共通の参照文字／数字を付して同様に部分破断
平面図及び半導体素子搭載後のＡＡ断面図で示す図３
（Ａ），（Ｂ）を参照すると、この図に示す本実施例の
半導体装置の第２の実施例との相違点は、コーナ小アイ
ランド８Ａが吊ピン２Ｂと平行に導出されたサブ吊ピン
１３と、アイランド１Ｃの外部に設けたサブ吊ピン１３
の固定用の絶縁フィルム１２とを含むリードフレーム６
Ｂを備えることである。
要素には共通の参照文字／数字を付して同様に部分破断
平面図及び半導体素子搭載後のＡＡ断面図で示す図３
（Ａ），（Ｂ）を参照すると、この図に示す本実施例の
半導体装置の第２の実施例との相違点は、コーナ小アイ
ランド８Ａが吊ピン２Ｂと平行に導出されたサブ吊ピン
１３と、アイランド１Ｃの外部に設けたサブ吊ピン１３
の固定用の絶縁フィルム１２とを含むリードフレーム６
Ｂを備えることである。
【００１６】本実施例では、センター小アイランド１１
以外の小アイランド７，８Ａは半導体素子４と固着して
いないため、より一層の上下方向変位の低減と温度サイ
クルによる耐クラック性が向上し、半導体装置の信頼性
が向上する。
以外の小アイランド７，８Ａは半導体素子４と固着して
いないため、より一層の上下方向変位の低減と温度サイ
クルによる耐クラック性が向上し、半導体装置の信頼性
が向上する。
【００１７】
【発明の効果】以上説明したように、本発明の半導体装
置は、アイランドのほぼ中央部近傍に前記吊ピンとの接
合部を備えることにより、マウント材の加熱硬化工程中
の半導体素子とアイランドとの熱膨張差によるバイメタ
ル効果のためのアイランドの上下方向変位が抑圧される
ので歩留り低下の要因を除去できるという効果がある。
置は、アイランドのほぼ中央部近傍に前記吊ピンとの接
合部を備えることにより、マウント材の加熱硬化工程中
の半導体素子とアイランドとの熱膨張差によるバイメタ
ル効果のためのアイランドの上下方向変位が抑圧される
ので歩留り低下の要因を除去できるという効果がある。
【図１】本発明の半導体装置の第１の実施例を示す部分
破断平面図及びそのＡＡ断面図である。
破断平面図及びそのＡＡ断面図である。
【図２】本発明の半導体装置の第２の実施例を示す部分
破断平面図及びそのＡＡ断面図である。
破断平面図及びそのＡＡ断面図である。
【図３】本発明の半導体装置の第３の実施例を示す部分
破断平面図及びそのＡＡ断面図である。
破断平面図及びそのＡＡ断面図である。
【図４】従来の半導体装置の一例を示す部分破断平面図
及びそのＡＡ断面図である。
及びそのＡＡ断面図である。
１，１Ａ，１Ｂ，１Ｃ アイランド ２，２Ａ，２Ｂ 吊ピン ３ スリット ４ 半導体素子 ５ マウント材 ６，６Ａ，６Ｂ，６Ｃ リードフレーム ７ 小アイランド ８，８Ａ コーナ小アイランド ９，９Ａ 吊ピン接合部 １０ コーナースリット １１ センタ小アイランド １２ 絶縁フィルム １３ サブ吊ピン
Claims (4)
- 【請求項１】 スリットにより複数の小アイランドに分
割した半導体素子の載置用のアイランドと、前記アイラ
ンドの支持用の複数の吊ピンとを含むリードフレームを
備える樹脂封止型の半導体装置において、 前記アイランドがこのアイランドのほぼ中央部近傍に前
記吊ピンとの接合部を備えることを特徴とする半導体装
置。 - 【請求項２】 前記アイランドがこのアイランドのコー
ナ部の前記小アイランドの内側コーナに前記接合部を備
えることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記アイランドがこのアイランドの中央
部の小アイランドの外側コーナに前記接合部を備えるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記アイランドが前記中央部の小アイラ
ンドの外側コーナに前記接合部を備え、 前記コーナ部の前記小アイランド外側コーナに接合し前
記吊ピンの両側に平行に設けた第１，第２の補助吊ピン
と、 前記アイランドの外側に設けられ前記第１，第２のサブ
吊ピンの各々を固定する絶縁材料のフィルム状部材とを
備えることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7072925A JP2630299B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7072925A JP2630299B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274244A true JPH08274244A (ja) | 1996-10-18 |
| JP2630299B2 JP2630299B2 (ja) | 1997-07-16 |
Family
ID=13503427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7072925A Expired - Lifetime JP2630299B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630299B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862211A3 (en) * | 1997-02-27 | 2000-11-08 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186666A (ja) * | 1990-11-19 | 1992-07-03 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置のリードフレーム |
| JPH05235244A (ja) * | 1992-02-26 | 1993-09-10 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置 |
| JPH05326812A (ja) * | 1992-05-27 | 1993-12-10 | Sony Corp | 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法 |
-
1995
- 1995-03-30 JP JP7072925A patent/JP2630299B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186666A (ja) * | 1990-11-19 | 1992-07-03 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置のリードフレーム |
| JPH05235244A (ja) * | 1992-02-26 | 1993-09-10 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置 |
| JPH05326812A (ja) * | 1992-05-27 | 1993-12-10 | Sony Corp | 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862211A3 (en) * | 1997-02-27 | 2000-11-08 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus and method for fabricating the same |
| EP1528595A1 (en) * | 1997-02-27 | 2005-05-04 | Oki Electric Industry Co., Ltd. | Lead frame, wire-bonding stage and method for fabricating a semiconductor apparatus |
| JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
| JP4738250B2 (ja) * | 2006-05-19 | 2011-08-03 | パナソニック株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630299B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767404B2 (ja) | 半導体パッケージのリードフレーム構造 | |
| US5776800A (en) | Paddleless molded plastic semiconductor chip package | |
| JP3034814B2 (ja) | リードフレーム構造及び半導体装置の製造方法 | |
| JP2756597B2 (ja) | モールド型半導体パッケージ | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| JP3542311B2 (ja) | 半導体装置 | |
| JPS63148670A (ja) | リ−ドフレ−ム材 | |
| TWI292213B (ja) | ||
| JP2630299B2 (ja) | 半導体装置 | |
| JPH08222658A (ja) | 半導体素子用パッケージ及びその製造方法 | |
| JPH04158556A (ja) | 樹脂封止型半導体装置 | |
| EP0690499A2 (en) | Paddleless molded plastic semiconductor chip package | |
| JPS62136059A (ja) | 樹脂封止半導体装置用リ−ドフレ−ム | |
| JPS59117250A (ja) | 半導体装置 | |
| JPS61225829A (ja) | 半導体装置 | |
| JP2868868B2 (ja) | 半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2704085B2 (ja) | 半導体装置 | |
| JPH0437050A (ja) | 樹脂封止型半導体装置 | |
| JP3179374B2 (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JP2531441B2 (ja) | 半導体装置 | |
| JPS6173344A (ja) | 半導体装置 | |
| JPH03228358A (ja) | 樹脂封止型半導体装置 | |
| JPH08181235A (ja) | セラミックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |