JPS5862749A - サブル−チン呼び出し方式 - Google Patents
サブル−チン呼び出し方式Info
- Publication number
- JPS5862749A JPS5862749A JP56161193A JP16119381A JPS5862749A JP S5862749 A JPS5862749 A JP S5862749A JP 56161193 A JP56161193 A JP 56161193A JP 16119381 A JP16119381 A JP 16119381A JP S5862749 A JPS5862749 A JP S5862749A
- Authority
- JP
- Japan
- Prior art keywords
- address
- subroutine
- data
- program
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御装置のサブルーチン呼
び出し方式に関する。
び出し方式に関する。
従来のマイクロプログラム制御装置のサブルーチンコー
ル方式として、各サブルーチンの先頭アドレスをプログ
ラムの中Ｋｍ足しておくというテーブルアドレスサブル
ーチンコール方式がめりた。
ル方式として、各サブルーチンの先頭アドレスをプログ
ラムの中Ｋｍ足しておくというテーブルアドレスサブル
ーチンコール方式がめりた。
テーブルアドレスサブルーチンコール方式は、継１ ｍ
ｌに−ｔｏ馳序を示すメモリ図ρ為ら明らかなように、
ＣＡＬＬ ムによりてプＵグラムメモリ０Ｆ（２）普地
ＫＩＩＩｋ納されて−るテーブルアドレスａｔ先−資地
とするサブルーチンを叶ひ出す方式である。
ｌに−ｔｏ馳序を示すメモリ図ρ為ら明らかなように、
ＣＡＬＬ ムによりてプＵグラムメモリ０Ｆ（２）普地
ＫＩＩＩｋ納されて−るテーブルアドレスａｔ先−資地
とするサブルーチンを叶ひ出す方式である。
この場合テーブルアドレス・コール命令（ＣＡＬＬム）
ＫよりてサブルーチンＩＫ設定されて−るパラメータを
データメモリ等へ呼び出してリターン命令によＩ復帰し
、サブルーチンでセットされたパラメータｔ−ＩＩ！出
して処ｍを実行する実行ルーチンを必らずサブルーチン
コール命令の後に設定して２〈必要が弗りた。従りて、
使用するサブルーらないため、メ峰りの使用効率が大変
Ｓかりた。
ＫよりてサブルーチンＩＫ設定されて−るパラメータを
データメモリ等へ呼び出してリターン命令によＩ復帰し
、サブルーチンでセットされたパラメータｔ−ＩＩ！出
して処ｍを実行する実行ルーチンを必らずサブルーチン
コール命令の後に設定して２〈必要が弗りた。従りて、
使用するサブルーらないため、メ峰りの使用効率が大変
Ｓかりた。
これは呼び出すべきサブルーチンの順序を制御するζう
な考慮がなされてｉないことに起因することが判明した
。
な考慮がなされてｉないことに起因することが判明した
。
本発明の目的は上記の欠Ａを寂云し、メモリの使用効皐
會改善したサブルーチンコール方式を提供する事である
。
會改善したサブルーチンコール方式を提供する事である
。
本発明では、ある１０グラムを処理する上で必要とされ
る！プルーチｙｔｈ１足する慣報會その便用側に予め順
序テーブルとしてｅ足してνいて、！ブルーチンコール
ーサブルーチン実行−実行ルーチンを一連の兜埋手朧と
して鋺紀劇序テーブルに応じてこの一連の手朧會線〕返
えすようにしたものである。
る！プルーチｙｔｈ１足する慣報會その便用側に予め順
序テーブルとしてｅ足してνいて、！ブルーチンコール
ーサブルーチン実行−実行ルーチンを一連の兜埋手朧と
して鋺紀劇序テーブルに応じてこの一連の手朧會線〕返
えすようにしたものである。
以下、−面１−＃照してその一冥施例會貌柄する。
第２図はそのバードウ、ア僕成因で、Ｌはデータメモリ
（ＲＡＭ）％ ２はデー−メモリ内の一部のレジスタ、
３はプログラムカウンタ、４はプログラムメモリ（ＲＯ
Ｍ ） ｈ ５は命令デコーダ、６はスタックポイン
タでるる、麩３図は本発＃４によるサブルーチンコール
およびプログラム実行の生態を示すフローチャートであ
る。＠４＃ｔＡはプログラムメモリ番のメモリマツプで
サブルーチンが呼び出される−にその先験アドレスが販
序テーブルエリアの中に設定されている。
（ＲＡＭ）％ ２はデー−メモリ内の一部のレジスタ、
３はプログラムカウンタ、４はプログラムメモリ（ＲＯ
Ｍ ） ｈ ５は命令デコーダ、６はスタックポイン
タでるる、麩３図は本発＃４によるサブルーチンコール
およびプログラム実行の生態を示すフローチャートであ
る。＠４＃ｔＡはプログラムメモリ番のメモリマツプで
サブルーチンが呼び出される−にその先験アドレスが販
序テーブルエリアの中に設定されている。
行する時には次のような流れで実行される。ます謳５図
に示す間接テーブルアドレスコール命令が７ＣＩグラム
メモリ４から絖み出されて七のオペレージ冒ンコード部
が命令デコーダ５で解読される。
に示す間接テーブルアドレスコール命令が７ＣＩグラム
メモリ４から絖み出されて七のオペレージ冒ンコード部
が命令デコーダ５で解読される。
そしてスタックポインタ６が指定するデータメモリｌの
番地にプログラムカウンタ３の現在のアドレスデータに
＋１加算されたデータ即ち次のアドレスを転送して一時
格納する。又、この後スタックポインタの自答は＋１加
鼻される。史に１間接テーブルアドレスコール命令のオ
ペランド部が示すデータによりデータメモリ１のアドレ
スが指定され、レジスタ２に格納されているアドレスＳ
。
番地にプログラムカウンタ３の現在のアドレスデータに
＋１加算されたデータ即ち次のアドレスを転送して一時
格納する。又、この後スタックポインタの自答は＋１加
鼻される。史に１間接テーブルアドレスコール命令のオ
ペランド部が示すデータによりデータメモリ１のアドレ
スが指定され、レジスタ２に格納されているアドレスＳ
。
がプログラムカウンタ３に転送される。そして。
プログラムカウンタ３にストアされたアドレスＳ１によ
って、プログラムメモリ番の８１番地が指定される。こ
こにはテ１．＝プルデータａ１即ち呼び出すべきサブル
ーチンの先嗣アドレスが設定されて＆９．これが読み出
されてプログラムカウンタ３にセットされる。この結果
、ａ番地を先頭番地とするサブルーチン１が順次読み出
されて実行される。そしてこのサブルーチンの蛾後に設
定されているリターン命令によってスタックポインタ６
がＩＩｅけ減算され、その位によりて指定されるデータ
メモリの番地に格納されていたアドレス（即ち。
って、プログラムメモリ番の８１番地が指定される。こ
こにはテ１．＝プルデータａ１即ち呼び出すべきサブル
ーチンの先嗣アドレスが設定されて＆９．これが読み出
されてプログラムカウンタ３にセットされる。この結果
、ａ番地を先頭番地とするサブルーチン１が順次読み出
されて実行される。そしてこのサブルーチンの蛾後に設
定されているリターン命令によってスタックポインタ６
がＩＩｅけ減算され、その位によりて指定されるデータ
メモリの番地に格納されていたアドレス（即ち。
以前７Ｅ１グラムカウンタ３から退避されたアドレス＋
１）がプログラムカウンタ３にセットされ。
１）がプログラムカウンタ３にセットされ。
サブルーチンより復帰される。このように第３−に示す
ような少ないプログラムによって次々と処理をしていく
ことができ、第１図に示すようなサブルーチンの実行を
例えば１０００回行なうような場合には、メインプログ
ラムの使用ワードＩＩ！が従来だとアドレステーブル数
＋１０００＋（メイン実行ルーチン）Ｘ１０００すなわ
ち、（２Ｏｏｏ＋アドレステ一ブル数十メイン賽行ヤプ
ルーチン）のワード数に対し１本発明では（ＩＮ序テー
ブル１０００＋４＋メイン実行ルーチン）のワード数と
ｌ）、従来に対し手分以下に減少するのでプログラムメ
モリの使用効率を上げる事ができ大きな利点である。
ような少ないプログラムによって次々と処理をしていく
ことができ、第１図に示すようなサブルーチンの実行を
例えば１０００回行なうような場合には、メインプログ
ラムの使用ワードＩＩ！が従来だとアドレステーブル数
＋１０００＋（メイン実行ルーチン）Ｘ１０００すなわ
ち、（２Ｏｏｏ＋アドレステ一ブル数十メイン賽行ヤプ
ルーチン）のワード数に対し１本発明では（ＩＮ序テー
ブル１０００＋４＋メイン実行ルーチン）のワード数と
ｌ）、従来に対し手分以下に減少するのでプログラムメ
モリの使用効率を上げる事ができ大きな利点である。
また、本発明のサブルーチンコール方式社ｌ命令にて実
行されるので、従来より本高速処理が可能となる。
行されるので、従来より本高速処理が可能となる。
籐１図は従来のプログラムメモリ図、第２図は本弛明の
一実施例を示すハードウェア構成のプ四ツク図、第３図
線本発明のサブルーチンコール命令を使用したプログラ
ムの流れ図、１３４図は本発明の一実施例を説明するプ
ログラムメモリ図、第５図線本発調の一実施例を説明す
るサブルーチンコール命令の＊成因である。 ｌ・・・・データメモリ、２・・・・データメモリ１の
レジスタ、３・・・・プログラムカウンタ、４・・・・
プログラムメモリ、５・・・・命令デコーダ、６・・・
・スタックポインタ。 第 ／ 図 第 ２ 図 第、！；′ 図 第 ３前 第４図
一実施例を示すハードウェア構成のプ四ツク図、第３図
線本発明のサブルーチンコール命令を使用したプログラ
ムの流れ図、１３４図は本発明の一実施例を説明するプ
ログラムメモリ図、第５図線本発調の一実施例を説明す
るサブルーチンコール命令の＊成因である。 ｌ・・・・データメモリ、２・・・・データメモリ１の
レジスタ、３・・・・プログラムカウンタ、４・・・・
プログラムメモリ、５・・・・命令デコーダ、６・・・
・スタックポインタ。 第 ／ 図 第 ２ 図 第、！；′ 図 第 ３前 第４図
Claims (1)
- 第１０記憶手段からのデータの一部が第２の記憶手段内
部のレジスタを指定し、このレジスタ内のデータがｍ紀
第１の記憶手段のアドレスを指定し、アドレス指定され
た前記＠ｌの記憶手段からの出力データによってサブル
ーチンの先駆アドレスを指定する事を特徴とするサブル
ーチン呼び出し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161193A JPS5862749A (ja) | 1981-10-09 | 1981-10-09 | サブル−チン呼び出し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161193A JPS5862749A (ja) | 1981-10-09 | 1981-10-09 | サブル−チン呼び出し方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862749A true JPS5862749A (ja) | 1983-04-14 |
Family
ID=15730347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161193A Pending JPS5862749A (ja) | 1981-10-09 | 1981-10-09 | サブル−チン呼び出し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667417A1 (fr) * | 1990-10-02 | 1992-04-03 | Gemplus Card Int | Carte a microprocesseur concue pour recevoir des programmes multiples en memoire programmable. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516629A (ja) * | 1974-07-08 | 1976-01-20 | Hitachi Ltd | |
| JPS5591029A (en) * | 1978-12-29 | 1980-07-10 | Fujitsu Ltd | Microprogram control system |
-
1981
- 1981-10-09 JP JP56161193A patent/JPS5862749A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516629A (ja) * | 1974-07-08 | 1976-01-20 | Hitachi Ltd | |
| JPS5591029A (en) * | 1978-12-29 | 1980-07-10 | Fujitsu Ltd | Microprogram control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667417A1 (fr) * | 1990-10-02 | 1992-04-03 | Gemplus Card Int | Carte a microprocesseur concue pour recevoir des programmes multiples en memoire programmable. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
| JPH04245543A (ja) | サブプログラム呼び出しを実行する方法および装置と コンパイラ装置 | |
| JPS5862749A (ja) | サブル−チン呼び出し方式 | |
| JPS58225443A (ja) | 高速デ−タ処理装置 | |
| JP3084953B2 (ja) | 情報処理装置 | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS5587362A (en) | Buffer memory control system | |
| JPS6119072B2 (ja) | ||
| JPS5829051A (ja) | 演算処理装置 | |
| JPH0628188A (ja) | サブルーチン分岐処理方法 | |
| JPS60220468A (ja) | ベクトル演算制御方式 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPH04153741A (ja) | 被デバッグプログラムのデバッグにおける逆方向実行方式 | |
| JPS5919286A (ja) | アドレス変換装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS6111882A (ja) | 情報処理装置 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPS56124953A (en) | Instruction fetch system | |
| JPH0417530B2 (ja) | ||
| JPS63127369A (ja) | 情報処理装置 | |
| GB1070910A (en) | Data processing system | |
| JPS6155752A (ja) | 拡張記憶装置の制御方式 | |
| JPH02100142A (ja) | 任意のレジスタ退避、復帰方式 | |
| JPH03246654A (ja) | データ転送制御方法 |