JPS586181B2 - 電源障害対策を有する処理方式 - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は情報の処理中に瞬断または停電の発生した場合
に対する電源障害対策を有する処理方式に関するもので
ある。

従来技術と問題点 従来、各種の情報の処理中たとえば取引商品の品番、数
量、金額につきメモリよりの読出し、加■算等の演算、
メモリへの書込み、プリンタへの印字、カセットの書込
み、中央処理装置への伝送等の各処理シーケンスにおい
て、瞬断または停電による電源障害が発生した場合電源
復旧時に処理の正常な継続を確保するため通常次のよう
な手段が採られている。

処理Ａのシーケンスの途中で電源の瞬断があった場合、
電源の復旧後、処理Ａのシーケンスを最初からやりなお
していた。

しかしこの処理Ａが伝票への請求金額のプリントの場合
２重のプリントとなってしまい、加算の場合には２重に
加算を行なうため、請求金額が多くなったり、入金と伝
票との金額が一致しなくなる。

発明の目的 本発明はこのような欠点を除去したもので、その目的は
情報の処理中に瞬断または停電が発生した場合の電源障
害時シーケンスの重複を除去して、処理時間を短縮し、
誤まりを減少しつる処理方式を提供することである。

発明の実施例 以下、本発明を実施例につき詳述する。

第１図は本発明の実施例の構成概略説明図、第２図は第
１図中の制御部の工例の構成図である。

第１図において、制御部２は電源の瞬断に応じてコアメ
モリ３と情報をやりとりし、瞬断時と再開時にデータが
正常に継続しうるように制御すると共に、入出力回路４
に電力を供給する構成である，更に、制御部２の詳細を
第２図に開示し、図中、１１は瞬断を検出する受信回路
、１２は処理実行及び瞬断時と再開時の制御を行う回路
、１４は処理シーケンスを格納した固定メモリ（ＲＯＭ
）、１３はＲＯＭ１４に格納した処理ステップの実行ア
ドレスを示すアドレスカウンタである。

制御回路１２はアドレスカウンタ１３が示すアドレスに
よりＲＯＭ１４内の処理ステップを順次実行する機能を
有している。

処理シーケンス実行中に電源瞬断が発生すると、瞬断受
信回路１１が検出し、制御回路１２内に検出信号を送っ
て保持させる。

制御部２は図示しない回路部から瞬断後もＳｍｓ間だけ
電源を保持できるものである。

電源瞬断後に処理シーケンスの実行を終了し、続いて検
出信号を確認してアドレスカウンタ１３が示す次の処理
シーケンス開始アドレスをコアメモリ３の０番地に書込
む操作を完了する。

前記の手順が電源保持時間Ｓｍｓ以内に完了しない場合
は、コアメモリ３のＯ番地には処理シーケンスの実行開
始直前に書込んである前記処理シーケンスの開始アドレ
スが更新されずに記憶されたままである。

従って、瞬断復旧時には、コアメモリ３のＯ番地に書込
んであるアドレス（前出の処理シーケンスが実行完了な
らば次の処理シーケンス、実行未完了ならば未完了とな
っている現在の処理シーケンス）を読み出して、アドレ
スカウンタ１３にセットすることにより再開すべき処理
シーケンスが決定されるようになっている。

通常、５ｍｓの保持時間があれば、１つの処理ステップ
の実行は終了するが、１つの処理ステップ又は１つの処
理シーケンスが５ｍｓ以上の実行所要時間を費すことが
予め判っている場合、１つの処理シーケンスを複数に分
割し、分割した各々の処理シーケンスが５ｍｓ以内に実
行終了する範囲とする分割数を設定する。

第３図は第２図の構成と動作に基く処理シーケンスの分
割の１例を示す要図であり、同図ａは処理シーケンスＢ
とＣを複数処理シーケンス（個々のシーケンスはＳｍｓ
以内で実行終了する）に分割した内容図、同図ｂは更に
その内の１つの処理シーケンスの動作詳細図である。

ＲＯＭＩ４に格納された複数ステップから成るプログラ
ムは処理シーケンスＡ，Ｂ，Ｃと順次実行するものであ
り、処理シーケンスＢをＢ，，Ｂ２，・・−Ｂｍ，Ｂｍ
＋ｔに、又処理シーケンスＣをＣ，，Ｃ２の多段に分割
した処理シーケンスで示してある。

ここで、各々の処理シーケンスの開始アドレスはＢ１が
ｍ，Ｂ２がｍ＋１，・・・，Ｂｍがｎ−１，Ｂｍ＋ｔが
ｎであり、更に引続くＣ，はｎ＋１である。

アドレスカウンタ１３はＲＯＭ１４内のアドレスを順次
歩進して示すようになっている。

従って、処理シーケンスＢｉ（ｉ＝１〜ｍ＋１）、処理
シーケンスＣｊ（ｊ＝４，２）は隣接する処理シーケン
スとの境において処理の区分が行なわれることになり、
この各区分点で瞬断判定（検出信号の確認）と次の処理
シーケンスの開始アドレスをコアメモリ３のＯ番地に書
込む処理を実行する。

処理シーケンスＡが終了するとアドレスカウンタ１３は
ＲＯＭＩ１４内のアドレスｍを示し、処理シーケンスＢ
１の実行が開始される。

次に、アドレススカウンタ１３の歩進で示されるＲＯＭ
１４内の処理シーケンスＢ２，・・・，Ｂｍ，Ｂｍ＋１
、処理シーケンスＣ１，Ｃ２が順次実行される。

電源瞬断は前記処理シーケンスの任意時点で発生する可
能性があり、よって本発明では瞬断発生のタイミング如
何にかかわらず、処理の脱落又は重複が生じない為の構
成を設けたものである。

次に、処理シーケンスＢｍを例にとって実行中における
瞬断有無の手順を第３図ｂによって説明する。

処理シーケンスＢｍが終了するとアドレスカウンタ１３
が示すＲＯＭ１４内のアドレスから瞬断判定命令を読み
出し、瞬断の有無を制御回路１２が保持する検出信号の
照会で行う。

瞬断“無″の場合は、ＲＯＭ１４からアドレスカウンタ
１３のシーケンスに従って開始アドレスｎを読み出し、
処理シーケンス，Ｂｍ＋ｔの実行を開始する。

一方、瞬断“有″の場合は、瞬断受信回路１１が検出信
号を制御回路１２に送って保持させているので、処理シ
ーケンスＢｍの実行終了後に前述と同様の手順を行って
、ＲＯＭＩ４から処理シーケンスＢｍ＋ｒの開始アドレ
スｎを読み出し、コアメモリ３の０番地に書込み、電源
断に対処する。

電源が再投入されると開始アドレスｎをコアメモリ３の
Ｏ番地から読み出し処理シーケンスＢｍ＋１を行なわせ
る。

第３図Ｃは第１図および第３図ａ，ｂで示した本発明の
動作シーケンスの電源部、制御部、コアメモリにおける
動作の流れ図である。

すなわち制御回路の動作として処理シーケンスＡを終了
、処理シーケンスＢの開始アドレス（アドレスカウンタ
１３の値）をコアメモリ３のＯ番地に書込み、処理シー
ケンスＢの間に電源部の瞬断が起きるとこの瞬断を検出
して制御回路１２で保持する。

処理シーケンスＢ終了後、処理シーケンスＣの開始アド
レスをアドレスカウンタ１３の値でＲＯＭ１４から読み
出してコアメモリ３の０番地に書込んでおく。

次に電源が復旧するとコアメモリより処理シーケンスＣ
の開始アドレスが読出され処理シーケンスＣが開始され
る。

第４図は第３図ａ，ｂ，ｃの処理シーケンスＢがプリン
タ印字処理の場合の流れ図を示す。

すなわち３つの処理ステップからなるプリント印字処理
シーケンスＢｍの開始アドレスｎ−１をコアメモリ３の
０番地に書込み、次にプリンタビジー（印字使用中）が
否ならばデータ転送を経て印字命令を実行する。

この印字中に瞬断があれば印字終了後、処理Ｂｍ＋１の
開始アドレスｎをコアメモリに書込み退避しておく。

電源復旧後前述の第３図ａ，ｂ，ｃで説明したようにコ
アメモリ３のＯ番地から開始アドレスｎが読み込まれて
、次の処理Ｂｍ＋１が行なわれる。

一方、印字命令実行前に瞬断があると、電源保持時間Ｓ
ｍｓ以内には上記の処理シーケンスＢｍは未完了になる
ので電源復旧後に再実行する必要があるが、処理シーケ
ンスＢｍの開始アドレスｎ−１はコアメモリ３のＯ番地
に保存されているので、電源が復旧した時の再開アドレ
スが保証されている。

発明の効果 以上説明したように、本発明によれば処理シーケンス実
行中に発生した瞬断又は停電を検出して保持しておき、
処理シーケンス終了後にその検出信号を確認し、次の処
理シーケンスの開始アドレスを記憶して退避しておき、
一方処理シーケンスが未終了で電源断となったときも再
開アドレスを記憶してあるので、電源復旧後開始アドレ
スを読み出して処理シーケンス再開が可能であり、しか
も瞬断等が存在しても処理完了のシーケンスは重複せず
、請求金額の誤請求や入金伝票のズレがなくなるもので
ある。

この場合瞬断等の後５ｍｓの保持時間は必要であるが、
この保持時間は本発明の要旨ではない。

【図面の簡単な説明】

第１図および第２図は本発明の実施例の構成を示す説明
図、第３図ａ，ｂ，ｃは第１図、第２図の本発明の実施
例の動作説明図、第４図は第３図の処理Ｂの１例の流れ
図であり、図中１は電源、２は制御部、３はコアメモリ
、４は入出力回路、１１は瞬断受信回路、１２は制御回
路、１３はアドレスカウンタ、１４は固定メモリ（ＲＯ
Ｍ）を示す。

Claims (1)

【特許請求の範囲】
1. １ 処理ステップに開始アドレスをコアメモリに記憶さ
   せるステップを前置し電源の瞬断または停電の有無を検
   出するステップを後置した処理シーケンスを格納したメ
   モリ、上記の処理シーケンスの実効アドレスを発生する
   アドレスカウンタ、処理シーケンスの開始アドレスを記
   憶するためのコアメモリ、電源の瞬断又は停電を検出す
   る瞬断受信回路、電源瞬断または停電時に一定時間電源
   を保持する手段および上記各装置を制御する制御回路を
   具備し、処理シーケンスの開始アドレスを上記コアメモ
   リに記憶させる上記のステップから処理を開始し、該処
   理シーケンス実行中に電源瞬断または停電があれば上記
   瞬間受信回路で検出してこの検出信号を上記制御回路に
   おいて保持するとさもに上記電源保持手段が提供する電
   源保持時間中は該処理シーケンスの実行をそのまま継続
   し、上記処理シーケンスの最終のステップにおいて上記
   検出信号を確認すれば次の処理シーケンスの開始アドレ
   スを上記コアメモリに記憶するステップに分岐して該処
   理を行って退避して上記電源保持時間の消滅を待ち、当
   該退避するステップの実行に至るまでに上記電源保持時
   間が消滅したときはそのまま処理シーケンスを停止し、
   電源復旧時には、上記の電源保持時間が消滅して処理が
   停止した時点でコアメモリに記憶されていたアドレスに
   より処理シーケンスを再開し、上記処理シーケンス実行
   中電源が正常であったときは上記処理シーケンスの最終
   ステップで上記検出信号の無の確認により次の処理シー
   ケンスを開始することを特徴とする電源障害対策を有す
   る処理方式。