JPS608914A - 情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 ディスク型記憶媒体に情報を記憶させる情報記憶装置で
あって、情報記憶装置へ供給されるＡＣ電源等の外部電
源が切断された時の検出方法、上位装置からの受信済み
又は新ｋに受信しようとしている命令の処理方法に関す
る。

（ｂ）技術の背景 情報処理装置の利用が高度化、複雑化してくると情報処
理装置が常に最良な状態で運用維持されることが強く要
求されるようになる。ＡＣ電源は情報処理装置を動作さ
せる基礎となるものであり、万−断になった場合はその
影響する所が大であるため各種のバックアンプ対策が施
されているのが一般的である。しかし、更に万一切断さ
れた場合を想定してその影響範囲が最小になる対策が要
望される。

（Ｃ）従来技術と問題点 従来の情報記憶装置はＡＣ電源が切断されると一定のシ
ーケンスで内部制御用電源が切断されると共に、上位装
置との論理的結合を無条件に切り離してしまう、即ち、
ＡＣ電源切断時ライト命令処理中であっても、そのライ
ト命令は一方的に中断されてしまう、この様に一方的に
中断されてしまったライト命令を再試行する場合は、バ
ンクアンプメモリを備えているシステムにおいてはハッ
クアップメモリの内容を取り出し、中断時のデータから
再度ライト処理をする必要があり、バンクアップメモリ
を備えてないシステムにおいては、再度データの再編成
をする必要がある。その為に厖大な費用と時間を費やす
と言う欠点がある。

（ｄ）発明の目的 本発明は、上記欠点を解消した新規な情報記憶装置を提
供することを目的とし、特に情報記憶装置に供給される
外部電源が切断された時、外部電源が切断されたことを
上位装置に通知すると共に、切断時すでに受信している
上位装置からの命令は継続して正常に処理し、切断後の
新たな命令は受信しないか受信してもエラーとして検出
することにより、外部電源再投入後の再試行に厖大な費
用と時間を費やす必要の無い情報記憶装置を実現するご
とにある。

（ｅ）発明の構成 本発明は、外部電源により内部制御用の全ての電源を得
て、ディスク型記憶媒体に情報を記憶させる情報記憶装
置であって、前記情報記憶装置へ供給される外部電源が
切断された時切断されたことを検出する回路と、前期外
部電源切断後も全ての前記内部制御用電源を一時的に保
持する手段と、前記外部電源が切断されたことを上位装
置に通知すると共に前記内部制御用電源を一時的に保持
している間に前記外部電源の切断検出信号みの命令は継
続して処理する手段と、前期外部電源切断後の新たな命
令は無効処理とする手段を備え、前期外部電源再投入後
の再試行は中断された個所の命令から即開始出来ること
を特徴とする情報記憶装置により達成することが出来る
。

（ｆ）発明の実施例 以下本発明を図面を参照して説明する。

第１図は本発明に係る情報記憶装置の一実施例、第２図
は第１図のタイムチャートを示す。

図において、１は内部電源保持回路、２はＡＣ電源（外
部電源）切断検出回路、３は否定回路、４はＤ型フリッ
プフロップ回路（以下Ｄ−Ｆ、Ｆ回路と略称する）、５
，６，７．８は論理積回路（以下へＮＤ回路と略称する
）をそれぞれ示す、尚、第１図、第２図における■〜■
はそれぞれの位置における信号状況を示し、■はＡＣ電
源、■は上位装置（図示してない）からの入力ライド命
令、■は内部制御用電源、■は内部制御用電源の実行使
用可能時間を表示するレディ信号、■はＡＣ電源の切断
検出信号、■はエラー検出信号、■は出力ライド命令を
それぞれ示す、又、第１図のＤ−Ｆ、Ｆ回路４内のＣＫ
、　Ｄ、　ＣＬＲは入力端子、Ｑ。

δは出力端子の記号を表し、第２図におけるａはＡＣ入
力電源切断点、ｂは内部制御用電源の保持時間、ｂ′は
ｂのレディ信号保持時間、　ｃ、ｃ′はライト命令信号
をそれぞれ示す。

本実施例は、ＡＣ電源が断になった時（ａ時点）内部制
御用電源を一定時間（ｂ時間）保持する内部電源保持回
路１、ＡＣ電源が断になったことを検出するＡＣ電源切
断検出回路２、上位装置（図示してない）からの入力ラ
イド命令■が入力されてない条件をＡＮＤ回路５へ出力
する否定回路３、入力端子ＣＫ＝Ｏの時、フリップフロ
ップは状態を変えず、ＣＫ＝１の立ち上がりの時Ｄ＝１
ならば出力端子Ｑ＝１．Ｄ＝Ｏならば出力端子６＝１と
なるＤ−Ｆ、Ｆ回路４、ＡＣ電源切断検出回路２からの
出力信号■と否定回路３の出力信号とを論理積計算して
Ｄ−Ｆ、Ｆ回路４のＣＫ端子へ出力するＡＮＤ回路５、
ＡＣ電源切断検出回路２よりのＡＣＣ電源切断検出信号
表上位語Ｗ（図示してない）からのゲート信号との論理
積計算によりＡＣＣ電源切断検出信号表上位語Ｗ（図示
してない）へ出力するＡＮＤ回路６、上位装置（図示し
てない）からの入力ライド命令■とＩ）−Ｆ、Ｆ回路４
の出力（Ｑ）との論理積計算により入力ライド命令■を
エラー検出信号■として情報記憶装置（図示してない）
内部のライト制御回路（図示してない）へ出力するＡＮ
Ｄ回路７４、同じく上位装置（図示してない）からの入
力ライド命令■とＤ−Ｆ、Ｆ回路４の出力（Ｑ）との論
理積計算により入力ライド命令■を出力ライド命令■と
して情報記憶装置（図示してない）内部のライト制御回
路（ｒｙＪ示してない）へ出力ずろＡＮ＋１回路８から
溝底されている。

次に第２図のタイムチャ−１−に基づき第１図の動作を
説明する。

今、ＡＣＣ電源外３時点で切断されたとすると、内部制
御用電源■は５時間の間内部電源保持回路１で保持され
以降は断となる。だだし、内部に＋Ｊ御用電源■の実行
使用可０ヒ時間（レディ信号■出力時間）はｂ′となる
。このａ切断時点に上位装置（図示してない）からの入
力ライド命令■の信号Ｃを処理実行中であった場合、こ
の信号ＣはＡＮＤ回路７，８と否定回路３経由ＡＮＤ回
路５に入力されている。　ＡＮＩ）回路５は否定回路３
からの入力とＡＣＣ電源切断検出信号表論理積計算し、
Ｄ−Ｆ。

Ｆ回路４の（、に端子へ出力しＣＫ＝Ｏはそのまま継続
させる。一方向部制御用電源のレディ信号■もそのまま
継続されるためＤ−Ｆ、Ｆ回路４のＣＬＲ娼子もＣＬＲ
＝　１のまま継続される。

従って、Ｄ−Ｆ、　ＦＩｉＪ路４はＡＣＣ電源外断にな
ってもＣＫ＝　Ｏ，ＣＬＲ＝　１がｆｉｌ続されている
ためそれまでの出力状態であるＱ＝Ｏ，Ｑ−１の状態も
継続され、ΔＮＤ回路８からは継続して入力ライド命令
■の信号Ｃが出力ライド命令■として情報記憶装置（図
示してない）内部のライ１−制御回路（図示してない）
へ送出される９次にライト命令Ｃ′が入力されてくる時
はＤ−Ｆ、Ｆ回路４の状態が入力ライド命令■の信号Ｃ
が断になった時点でＡＮＤ回路５からの出力が否定回路
３とＡＣＣ電源切断検出信号表の論理積計算によりＣＫ
＝１に変化する為、Ｄ−’Ｆ、Ｆ回路４の出力はＱ＝１
．Ｑ−〇に変化した状態で出力されることになる。従っ
て、入力ライＩ・命令■の信号Ｃ′との論理積条件が取
れるのはＡＮＤ回路７であるため、入力ライド命令■は
エラー信号■として情報記憶装置（図示してない）内部
のライト制御回路（図示してない）へ出力される５、即
ち、ＡＣＣ電源外断以降に入力される入力ライド命令■
を上位装置（図示してない）はエラー信号■として処理
する。一方、ＡＮＤ回路′６はＡＣＣ電源切断検出信号
表上位装置（図示してない）からのゲート信号入力時に
出力し、上位装置（図示してない）へ送出してＡＣＣ電
源外断になったことを報告する。

（ｇ）発明の効果 以上のような発明により、ＡＣ電源（外部電源）が断に
なった時一方的に処理中の命令を中断すること無く、又
ＡＣ電源（外部電源）再投入後の再試行に厖大な費用と
時間を費やす必要の無い情報記憶装置を提供出来ると言
う効果がある。

【図面の簡単な説明】

第１図は本発明に係る情報記憶装置の一実施例、第２図
は第１図のタイムチャー１−を示す。 図において、１は内部電源保持回路、２はＡＣ電源（外
部電源）切断検出回路、３は否定回路、４はＤ−Ｆ、Ｆ
回路、５，６，７．８はへＮＴ１回路をそれぞれ示す、
尚、第１図、第２図における■〜■はそれぞれの位置に
おける信号状況を示す。

Claims (1)

1. 【特許請求の範囲】 外部電源により内部制御用の全ての電源を得て。 ディスク型記憶媒体に情報を記憶させる情報記憶装置で
   あって、前記情報記憶装置へ供給される外部電源が切断
   された時切断されたことを検出する回路と、前記外部電
   源切断後も全ての前記内部制御用電源を一時的に保持す
   る手段と、前期外部電源が切断されたことを上位装置に
   通知すると共に前記内部制御用電源を一時的に保持して
   いる間に前記外部電源の切断時受信済みの命令は継続し
   て処理する手段と、前期外部電源切断後の新たな命令は
   無効処理とする手段とを備えたことを特徴とする情報記
   憶袋、置。