JPS5858685B2 - 制御用入出力機構の故障診断装置 - Google Patents
制御用入出力機構の故障診断装置Info
- Publication number
- JPS5858685B2 JPS5858685B2 JP51085269A JP8526976A JPS5858685B2 JP S5858685 B2 JPS5858685 B2 JP S5858685B2 JP 51085269 A JP51085269 A JP 51085269A JP 8526976 A JP8526976 A JP 8526976A JP S5858685 B2 JPS5858685 B2 JP S5858685B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control
- relay
- failure diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は一般産業用制御計算機やストアドブログラム
制御等のシーケンスコントローラにおける制御用入出力
機構の故障診断装置に関するものである。
制御等のシーケンスコントローラにおける制御用入出力
機構の故障診断装置に関するものである。
第１図は従来の制御用計算の構成図で、図において１は
レベル変換ユニットであり、対象制御装置の状態を知ら
せる入力接点８のオン、オフ状態により入力電圧、例え
ばオン時ＡＣ１００Ｖ、オフ時０■が入力される。
レベル変換ユニットであり、対象制御装置の状態を知ら
せる入力接点８のオン、オフ状態により入力電圧、例え
ばオン時ＡＣ１００Ｖ、オフ時０■が入力される。
この入力電圧は上記レベル変換ユニット１においてロジ
ックレベルオン時ＤＣ５Ｖ。
ックレベルオン時ＤＣ５Ｖ。
オフ時Ｏｖに変換され、入力部側ユニット２に出力され
る。
る。
入力制御ユニット２はＣＰＵ３によりデータ／コントロ
ールバス７を通じて制御され、入力接点８の任意のオン
オフ状態をＣＰＵ３にデータ／コントロールバス７を通
じて出力する。
ールバス７を通じて制御され、入力接点８の任意のオン
オフ状態をＣＰＵ３にデータ／コントロールバス７を通
じて出力する。
上記レベル変換ユニット１と上記入力部側ユニット２と
で人力機構が構成される。
で人力機構が構成される。
また出力機構は出力各点対応のフリップフロップ等から
構成される出力制御ユニット５とこの出力ｌ＃ＪＩＪａ
ｉｆｌユニット５内の各フリップフロップ対応から出力
されるロジックレベル出力、例えばオン時ＤＣ５■、オ
フ時Ｏ■を各部リレー９を作動させるのに充分な電力を
有するトランジスタ出力等に変換する各出力点対応の出
力を有する出力レベル変換ユニット６とにより構成され
る。
構成される出力制御ユニット５とこの出力ｌ＃ＪＩＪａ
ｉｆｌユニット５内の各フリップフロップ対応から出力
されるロジックレベル出力、例えばオン時ＤＣ５■、オ
フ時Ｏ■を各部リレー９を作動させるのに充分な電力を
有するトランジスタ出力等に変換する各出力点対応の出
力を有する出力レベル変換ユニット６とにより構成され
る。
出力制御ユニット５のフリップフロップはＣＰＵ３によ
りデータ／コントロールバス７を通して任意にセット／
リセットされ同フリップフロップの出力は出力レベル変
換ユニット６により増巾され、外部バッファリレー９を
オンオフするものである。
りデータ／コントロールバス７を通して任意にセット／
リセットされ同フリップフロップの出力は出力レベル変
換ユニット６により増巾され、外部バッファリレー９を
オンオフするものである。
メモリ４はＣＰＵ３により実行される任意のプログラム
を収納するものでＣＰＵ３とはデータ／コントロールバ
スＴを介して接続されている。
を収納するものでＣＰＵ３とはデータ／コントロールバ
スＴを介して接続されている。
このような構成における制御用計算機においては制御対
象となる装置が故障なのか、制御用計算機自体が故障な
のかの判断、また制御装置が故障の場合、その入出力機
構のいずれの部分が故障なのかの判断にはこれら装置の
内部機構、作動方式を熟知した保守要員によらねばなら
ず、しかも長時間装する等問題があった。
象となる装置が故障なのか、制御用計算機自体が故障な
のかの判断、また制御装置が故障の場合、その入出力機
構のいずれの部分が故障なのかの判断にはこれら装置の
内部機構、作動方式を熟知した保守要員によらねばなら
ず、しかも長時間装する等問題があった。
この発明はこのような点にかんがみてなされたもので、
熟練保守員によることなく、シかも短時間に自動的に診
断する制御用入出力機構の故障診断装置を提供するもの
である。
熟練保守員によることなく、シかも短時間に自動的に診
断する制御用入出力機構の故障診断装置を提供するもの
である。
以下第２図に示すこの発明の一実施例について説明する
。
。
図において第１図と同一符号は同一または相当部分を示
すものとする。
すものとする。
８は入力接点であり、各入力接点８はバッファリレー１
８を介してバッファリレーの接点１γとして入力レベル
変換ユニット１に入力される。
８を介してバッファリレーの接点１γとして入力レベル
変換ユニット１に入力される。
又、バッファリレー１８は混触防止用ダイオード１１を
介して各々テストコモンライン１２に接続されテストコ
モンライン１２は出力レベル変換ユニット６に接続され
るテスト出力リレー１９の接点１３、及び図示しない方
式によりテストモードにてオンされ実系モードにてオフ
されるリレーの接点１４を介して電源帰線に接続される
。
介して各々テストコモンライン１２に接続されテストコ
モンライン１２は出力レベル変換ユニット６に接続され
るテスト出力リレー１９の接点１３、及び図示しない方
式によりテストモードにてオンされ実系モードにてオフ
されるリレーの接点１４を介して電源帰線に接続される
。
各入力接点８の実系コモンライン１６はテストモードに
てオフされ、実系モードにてオンされるリレーの接点１
５により電源帰線に接続されている。
てオフされ、実系モードにてオンされるリレーの接点１
５により電源帰線に接続されている。
出力レベル変換ユニット６に接続される出力バッファリ
レ−９の出力接点１０の実系出力コモンライン２２には
、実系モードにてオン、テストモードでオフされるリレ
ーの接点１５が入っている。
レ−９の出力接点１０の実系出力コモンライン２２には
、実系モードにてオン、テストモードでオフされるリレ
ーの接点１５が入っている。
又出力リレー９の各接点はメーク接点のチェイン２０と
、ブレーク接点のチェイン２０が取られ、バッファリレ
ーの接点１７と同様、入力レベル変換ユニット１に入力
される。
、ブレーク接点のチェイン２０が取られ、バッファリレ
ーの接点１７と同様、入力レベル変換ユニット１に入力
される。
尚本節脚装置が対象装置を制御しているモードを実系モ
ードと称し、故障診断を行なうモードをテストモードと
称し、その切分けは図示しない切換スイッチにて一義的
に決定される。
ードと称し、故障診断を行なうモードをテストモードと
称し、その切分けは図示しない切換スイッチにて一義的
に決定される。
このような構成において、故障診断を行なう時は前記切
換スイッチを、テストモードに選択する。
換スイッチを、テストモードに選択する。
この場合リレー接点１５は前記の如くオフするため入力
接点８のオンオフによっては、もはやバッファリレー１
８は作動しない。
接点８のオンオフによっては、もはやバッファリレー１
８は作動しない。
又出力接点１０のコモンライン２２もリレー接点１５が
オフするため、外部対象装置は本制御装置の出力には応
答しないことになる。
オフするため、外部対象装置は本制御装置の出力には応
答しないことになる。
この状態において第１図におけるＣＰＵ３をメモリ４に
内蔵するテストプログラムにより図示しない方法により
作動させる。
内蔵するテストプログラムにより図示しない方法により
作動させる。
テストプログラムはまず出力制御ユニット５と出力レベ
ル変換ユニット６を介して第２図のテストリレーＸＴ１
９をオンさせる。
ル変換ユニット６を介して第２図のテストリレーＸＴ１
９をオンさせる。
この結果テストリレーＸＴ１９の接点１３はメークし、
接点１４は前記の如くテストモードにてメークしている
から、バッファリレー１８は総べて一斉にオンし、その
接点１７も一斉にオンする。
接点１４は前記の如くテストモードにてメークしている
から、バッファリレー１８は総べて一斉にオンし、その
接点１７も一斉にオンする。
ＣＰＵ３はテストプログラムにより１定の時限后入力レ
ベル変換ユニット１と入力制御ユニット２を介して接点
１７の状態を総べて取込み、１点ごとオンかオフかの判
定を行ない、もしオフしているものがあれば、その入力
系統は故障と判断する。
ベル変換ユニット１と入力制御ユニット２を介して接点
１７の状態を総べて取込み、１点ごとオンかオフかの判
定を行ない、もしオフしているものがあれば、その入力
系統は故障と判断する。
ついでＣＰＵ３はリレーＸＴ１９をオフさせる。この結
果バッファリレー１８は総べて１斉にオフしその接点１
１も又１斉にオフする。
果バッファリレー１８は総べて１斉にオフしその接点１
１も又１斉にオフする。
ＣＰＵ３は１定の時限肩入カレベル変換ユニット１と入
力制御ユニット２を介して接点１７の状態を総べて取込
み１点ごとオンかオフかの判定を行ない、もしオンして
いるものがあればその入力系統は故障と判断する。
力制御ユニット２を介して接点１７の状態を総べて取込
み１点ごとオンかオフかの判定を行ない、もしオンして
いるものがあればその入力系統は故障と判断する。
オン故障の場合もオフ故障の場合も故障系統は図示しな
いプリンタ装置等を介してＣＰＵ３によりプリントアウ
トされる。
いプリンタ装置等を介してＣＰＵ３によりプリントアウ
トされる。
以上により入力系統の故障診断をすることができる。
ついでＣＰＵ３は出力制御ユニット５及び出力レベル変
換ユニット６を介して出力リレー９を総べて１斉にオン
せしめる。
換ユニット６を介して出力リレー９を総べて１斉にオン
せしめる。
ついでＣＰＵ３は１定の時限后出力リレー９の各メーク
接点のチェーン２０の入力状態を読み込み、これのオン
オフ状態を調らベオフしている時は出力系統故障と判断
する。
接点のチェーン２０の入力状態を読み込み、これのオン
オフ状態を調らベオフしている時は出力系統故障と判断
する。
ついでＣＰＵ３は同様の手段により出力リレー９を総べ
てオフし、１定の時限肩出力リレー９の各ブレーク接点
のチェーン２１の入力状態を読み込みこれのオンオフ状
態を調らべ、オフしている時はやはり出力系統故障と判
断する。
てオフし、１定の時限肩出力リレー９の各ブレーク接点
のチェーン２１の入力状態を読み込みこれのオンオフ状
態を調らべ、オフしている時はやはり出力系統故障と判
断する。
出力系統故障の分解能は上記より明らかな如く各チェー
ン２０．２１の大きさに依る。
ン２０．２１の大きさに依る。
本実施例に示す如く総べてのリレーの接点を直列構成と
した場合は出力機構全体の故障検出は可能であるが出力
点対応の故障診断としての分解能はゼロとなる。
した場合は出力機構全体の故障検出は可能であるが出力
点対応の故障診断としての分解能はゼロとなる。
一般に出力機構は複数のＩＣプリント板にて構成される
。
。
故障診断のレベルとしては、上記ＩＣプリント板対応に
て故障が検知されれば良い訳でこの場合のチェーン構成
は各プリント板対応に構成し、各入力機構にフィードバ
ックすれば良い。
て故障が検知されれば良い訳でこの場合のチェーン構成
は各プリント板対応に構成し、各入力機構にフィードバ
ックすれば良い。
例えば出力総点が２５６点でプリント板１枚に１６点実
装されるものとすれば、チェーン構成はプリント板対応
の１６点のメーク接点と１６点のブレーク接点の各チェ
ーン２ケが各１６ケ総数３２点のフィードバック入力と
して入力機構に入ることになる。
装されるものとすれば、チェーン構成はプリント板対応
の１６点のメーク接点と１６点のブレーク接点の各チェ
ーン２ケが各１６ケ総数３２点のフィードバック入力と
して入力機構に入ることになる。
以上により出力系統の故障診断をすることができる。
以上のようにこの発明によれば熟練保守要員によること
なく短時間に入力系統及び出力系統の故障診断をするこ
とができ保守が容易となり、部側対象装置の稼動率が向
上する等効果がある。
なく短時間に入力系統及び出力系統の故障診断をするこ
とができ保守が容易となり、部側対象装置の稼動率が向
上する等効果がある。
第１図は従来の制御用計算機の構成図、第２図はこの発
明の一実施例を示す構成図である。 図において、１８は入力バッファリレー、１１は混触防
止用ダイオード、１３，１４，１５はリレーの接点１９
はテストリレー、９は出力バッファリレー、２０はメー
ク接点チェーン、２１はブレーク接点チェーンである。 なお図中同一符号は同一または相当部分を示すものとす
る。
明の一実施例を示す構成図である。 図において、１８は入力バッファリレー、１１は混触防
止用ダイオード、１３，１４，１５はリレーの接点１９
はテストリレー、９は出力バッファリレー、２０はメー
ク接点チェーン、２１はブレーク接点チェーンである。 なお図中同一符号は同一または相当部分を示すものとす
る。
Claims (1)
- 【特許請求の範囲】 １ 複数個の制御対象の状態を知らせる入力接点の信号
を読み込む入力機構と、上記複数個の制御対象を制御す
る制御信号を出力する出力機構を備えた制御用入出力機
構の故障診断を行なう装置において、制御装置が対象装
置を制御している実系モード及び上記入力接点の信号及
び上記制御信号の出力を遮断して故障診断を行なうテス
トモードとを切換える切換スイッチと、上記入力接点を
自己の接点に置換えて上記入力機構へ入力する入力バッ
ファリレーと、上記出力機構に接続されたテスト出力リ
レーとを設け、上記切換スイッチがテストモードに切換
えられたとき上記テスト出力リレーの付勢により上記入
力バッファリレーを−せいにオン、オフさせる制御回路
を上記入力バッファリレーの付勢回路に付加し、上記切
換スイッチをテストモードに切換え上記テスト出力リレ
ーを付勢して、その時の入力状況を上記入力機構より読
取り、入力系統の診断を行なうことを特徴とする制御用
入出力機構の故障診断装置。 ２ 複数個の制御対象の状態を知らせる入力接点の信号
を読み込む入力機構と、上記複数個の制御対象を部側す
る制御信号を出力する出力機構を備えた制御用入出力機
構の故障診断を行なう装置において、制御装置が対象装
置を制御している実系モード及び上記入力接点の信号及
び上記制御信号の出力を遮断して故障診断を行なうテス
トモードとを切換える切換スイッチと、上記出力機構に
接続され、かつ各出力と一点対応でそれぞれ設けられた
出力バッファリレーとを設け、上記出力バッファリレー
のメーク接点をすべて又は複数組に分けて直列に接続し
て成るチェーン回路及びブレーク接点をすべて又は複数
組に分けて直列に接続して成るチェーン回路を上記入力
機構に入力し、上記切換スイッチをテストモードに切換
え上記出力バッファリレーを−せいにオン、オフさせて
、その時の入力状況を上記入力機構より読取り、出力系
統の診断を行なうことを特徴とする制御用入出力機構の
故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51085269A JPS5858685B2 (ja) | 1976-07-16 | 1976-07-16 | 制御用入出力機構の故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51085269A JPS5858685B2 (ja) | 1976-07-16 | 1976-07-16 | 制御用入出力機構の故障診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5310238A JPS5310238A (en) | 1978-01-30 |
| JPS5858685B2 true JPS5858685B2 (ja) | 1983-12-27 |
Family
ID=13853840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51085269A Expired JPS5858685B2 (ja) | 1976-07-16 | 1976-07-16 | 制御用入出力機構の故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858685B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166401A (en) * | 1979-06-11 | 1980-12-25 | Hitachi Ltd | Fault detection device for vehicle control unit |
| JPS5686001A (en) * | 1979-12-14 | 1981-07-13 | Hitachi Ltd | Rolling stock control device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131384B2 (ja) * | 1972-07-19 | 1976-09-06 |
-
1976
- 1976-07-16 JP JP51085269A patent/JPS5858685B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5310238A (en) | 1978-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752886A (en) | Method for on-line testing of load control circuitry and the associated load | |
| JPS62245161A (ja) | スイッチ動作監視用の自己検査回路及びその自己検査方法 | |
| US5586057A (en) | Industrial equipment operating status scanner | |
| US3992696A (en) | Self-checking read and write circuit | |
| JPS5858685B2 (ja) | 制御用入出力機構の故障診断装置 | |
| US5977662A (en) | Electronic switching device and circuits with a plurality of such switching devices | |
| JPH0798601A (ja) | 故障許容プログラマブルコントローラ | |
| KR100292150B1 (ko) | 다기능 하드웨어의 고장진단 방법 및 그 회로 | |
| JP2557990B2 (ja) | 二重系切換装置 | |
| JPS637716B2 (ja) | ||
| SU526834A1 (ru) | Устройство дл поиска неисправностей бесповоротных комбинационных схем | |
| JPS62260235A (ja) | 電圧マージン試験装置 | |
| JP2657698B2 (ja) | 監視制御装置 | |
| JPS6073705A (ja) | 動作シ−ケンスの制御方式 | |
| SU1520520A1 (ru) | Устройство дл диагностировани группы логических узлов | |
| JPS6095610A (ja) | 自己診断機能を備えた電磁駆動制御用電子システム | |
| SU1691819A1 (ru) | Устройство дл диагностировани радиоэлектронных объектов | |
| JPS63300973A (ja) | 検出スイッチ構造 | |
| JPH0611533A (ja) | 複数の電子回路接続のフェールセーフ回路 | |
| JPS584373B2 (ja) | 電子交換システム | |
| JPS5918484Y2 (ja) | 障害検出回路 | |
| JPH08298481A (ja) | 制御通信システム | |
| JPS60142407A (ja) | 制御装置 | |
| JPS5877669A (ja) | フオトカプラ−の点検回路 | |
| JPH08105924A (ja) | センサの動作確認方法 |