JPS5918484Y2 - 障害検出回路 - Google Patents

Description

【考案の詳細な説明】 考案の技術分野 本考案は、動作、非動作の何れかに制御される負荷及び
その駆動回路の断線、短絡等の障害をダイナミックに検
出する負荷駆動系の障害検出回路に関するものである。

従来技術と問題点 負荷及びその駆動回路の断線、短絡等の障害は、指令信
号によってその負荷が動作したか否かにより検出するの
が一般的である。

従って指令信号により動作する負荷が、指令信号を加え
る前の非動作状態にあるときは、その負荷の断線、短絡
等の障害を検出することができないものであった。

しかし、待機状態にある負荷が次の指令信号により確実
に動作することを保証し得る手段が望まれる場合が多い
。

例えば自動的に走行が制御される車輌に於いては、制御
装置によって制御される電磁弁等の負荷が次の指令信号
に従って確実に動作するものでなければ安全な走行を維
持できないものとなる。

考案の目的 本考案は、パルス電流によっては状態が変化しないよう
な電磁弁、電磁石等の負荷及びその駆動回路の断線、短
絡等の障害を、負荷の動作、非動作の状態に関係なく、
且つその状態を変化させることなく検出し得るようにす
ることを目的とするものである。

以下実施例について詳細に説明する。考案の実施例 第１図は本考案の実施例のブロック線図であり、１は逆
位相パルス発生回路、２はタイミングパルス発生回路、
３は異常検出回路、４は異常検出信号を送出するまで保
持しておく異常検出レジスタ、５は出力回路、６は入力
回路、７は出力トランジスタ、８は負荷、９は負荷の電
源である。

なお、出力回路５と出力トランジスタ７は負荷８に対す
る駆動回路を形成するものである。

指令信号が加えられると、逆位相パルス発生回路１を通
して出力回路５に加えられ、その出力回路５の出力が１
゛となってトランジスタ７がオンとなり、負荷８に電源
９から電流が供給されて動作するものである。

第２図は動作説明波形図であり、タイミングパルス発生
回路２から同図ａに示す同位相チェックパルス、同図す
に示す逆位相チェックパルス及び同図Ｃに示すレジスタ
読込みパルスが発生され、同位相及び逆位相チェックパ
ルスは異常検出回路３に加えられ、又逆位相チェックパ
ルスは逆位相パルス発生回路１に加えられ、レジスタ読
込みパルスは異常検出レジスタ４に加えられる。

逆位相パルス発生回路１は、逆位相チェックパルスのパ
ルス幅に等しいパルスを指令信号とは逆相になして発生
する回路であり、又逆位相チェックパルスのパルス幅は
、負荷８がこのようなパルス幅のパルス電流では動作し
ない程度で、且つ出力回路５、出力トランジスタ７及び
゛入力回路６の動作遅れ時間を考慮して選定されるもの
である。

異常検出回路３は、出力回路５へ加える信号と入力回路
６からの信号と・を、タイミングパルス発生回路２から
の同位相及び逆位相チェックパルスのタイミングに於い
て照合し、異常を検出したとき保持しておくＲ−Ｓフリ
ップフロップを含むものである。

指令信号が第２図ｄに示すように加えられたとすると、
逆位相パルス発生回路１の出力は第２図ｅに示すものと
なる。

従って入力回路６の入力側のレベルは第２図ｆに示すよ
うに変化する。

異常検出回路３に於いては、同位相チェックパルスと逆
位相チェックパルスとのタイミングに於いて、第２図ｅ
、 ｆの状態の照合を行なうもので、正常時に於いては
何れのタイミングに於いても反対のレベルとなっている
。

第３図は異常検出回路３の一実施例を示すもので、■Ｎ
Ｖ１〜ＩＮｖ３はインバータ、Ｎ１〜Ｎ１１はナンド回
路、ＮＯＲはノア回路で゛あり、ナンド回路Ｎ８．Ｎ９
により逆位相チェックパルスｂのタイミングに於ける異
常検出結果を保持するフリップフロップ、又ナンド回路
ＮＩＯ，Ｎｌｌにより同位相チェックパルスａのタイミ
ングに於ける異常検出結果を保持するフリップフロップ
を形威し、リセットパルスｒｓｔによりリセットされる
。

又Ａ、 Ｂは出力回路５への入力信号と入力回路６がら
の出力信号とを示すもので、第２図のｅ、 ｆに示す
信号に相当する。

正常時には同位相チェックパルスａ及び逆位相チェック
パルスｂのタイミングに於いても、フリップフロップ 力信号ｔｒｓは°０”である。

出力トランジスタ７が短絡状態の障害が発生しよたとき
は、指令信号が“１”で同位相チェックパルスａのタイ
ミングに於いて、フリップフロップの出力Ｆａは変化し
ないが、逆印位相チェックパルスｂのタイミングに於い
ては、信号Ａ， Ｂが共に°゛０“となるので゛、フリ
ップフロップ０の出力Ｆｂは“０”となり、異常検出出
力信号ｔｒｓは“１ ｓｔとなる。

又指令信号が“０”のときは、同位相チェックパルスａ
のタイミングに於いて、フリップフロップの出力Ｆａが
“０”となるので゛、異常検出出力信号ｔｒｓは°“１
゛となる。

又出力回路５及び出力トランジスタ７の障害により、指
令信号が“１”となっても、負荷８に電流を供給できな
いときは、指令信号が“ｌ”で同位相チェックパルスａ
のタイミングに於いて、信号Ａ， Ｂが共に“１”と
なるので、フリップフロップの出力Ｆａが“０”となり
、異常検出信号ｔｒｓが“１”となる。

又逆位相チェックパルスｂのタイミングに於いてはフリ
ップフロップの出力Ｆｂは変化しない。

又指令信号が“０”のときは、同位相チェックパルスａ
のタイミングに於いてフリップフロップの出力Ｆａは変
化しないが、逆位相チェックパルスｂのタイミングに於
いてフリップフロップの出力Ｆｂが“Ｏ”となり異常検
出信号ｔｒｓが“１”となる。

前述の異常検出信号ｔｒｓは第２図Ｃに示すレジスタ読
込みパルスにより異常検出レジスタ４にセットされ、制
御装置等に負荷駆動系に障害が発生したことを示す検出
信号が送出された後、又は障害が復旧された後リセット
される。

前述の同位相及び逆位相チェックパルスａ， ｌ）は
数１００ ｍＳの周期とすることができ、その周期によ
って負荷駆動系が正常であるが否がを、負荷の動作時及
び非動作時の何れの状態に於いてもチェックし、障害発
生を早期に検出することができるものとなる。

前述の実施例は、正常時に於いて指令信号が“１゛とな
ると負荷８が動作状態となる場合について示すものであ
るが、反対に指令信号が“０゛となると負荷が動作状態
になる負荷駆動系に対しても適用し得ることは勿論であ
り、又タイミングパルス発生回路２、異常検出回路３、
異常検出レジスタ４を共用化して、タイミングパルス発
生回路２からの同位相及び逆位相チェックパルスを複数
の負荷駆動系のチェックの為に時分割的に順次加えるこ
とも可能である。

例えば液体或は空気を制御する電磁弁を負荷とした場合
、同位相チェックパルスのパルス幅を約２ｍＳ、逆位相
チェックパルスのパルス幅を約３ｍＳ、繰返し周期を３
３．９ｍＳとした場合、８個の負荷を時分割にチェック
し、１個の負荷に対しては２７１．２ｍＳの周期でチェ
ックを行なったところ、充分な速度で各負荷の障害発生
を検出することができた。

考案の効果 以上説明したように、本考案は、負荷の現在の状態が変
化しないパルス幅のパルス駆動を周期的に行ない、負荷
の現在の状態とその逆の状態に相当する駆動回路の状態
とに於いてそれぞれにチェックパルスのタイミングで負
荷及びその駆動回路をチェックするものであり、例えば
負荷が非動作状態にあるとき、パルス駆動により負荷が
動作しないが非動作状態の逆の動作状態に相当する駆動
回路の状態と、その非動作状態とに於いてチェックする
ものであるから、そのチェックにより異常が検出されな
ければ、次に指令信号が加えられて負荷が動作状態とな
り得ることを保証することになる。

又このようなチェックは、負荷の動作状態、非動作状態
に拘らず周期的に行なわれるので、障害発生を早期に検
出することができ、事故発生を防止することができる。

【図面の簡単な説明】

第１図は本考案の実施例のブロック線図、第２図は動作
説明波形図、第３図は異常検出回路の実施例を示すもの
である。 １は逆位相パルス発生回路、２はタイミングパルス発生
回路、３は異常検出回路、４は異常検出レジスタ、５は
出力回路、６は入力回路、７は出力トランジスタ、８は
負荷、９は電源である。

Claims (1)

【実用新案登録請求の範囲】
1. 指令信号の印加状態に応じて動作及び非動作の状態の何
   れかに制御される負荷及び該負荷の駆動回路に対する障
   害検出回路であって、前記負荷の現在の状態を変化させ
   ないパルス幅で、前記指令信号の位相に対して、同位相
   のチェックパルスと前記指令信号の位相に対して逆位相
   のチェックパルスとを所定の周期で発生させるタイミン
   グパルス発生回路、前記指令信号と前記逆位相のチェッ
   クパルスとにより前記指令信号とは逆位相のパルスを形
   成する逆位相パルス発生回路、該逆位相パルス発生回路
   の出力のパルスと、該パルスが加えられる前記駆動回路
   の前記負荷への入力信号とのレベルを照合する異常検出
   回路とを備え、該異常検出回路により前記チェックパル
   スのタイミングに於いて前記レベルの照合を行なって、
   前記負荷及び前記駆動回路の断線、短絡等の障害を検出
   する構成としたことを特徴とする障害検出回路。