JPS5857821A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPS5857821A JPS5857821A JP56157242A JP15724281A JPS5857821A JP S5857821 A JPS5857821 A JP S5857821A JP 56157242 A JP56157242 A JP 56157242A JP 15724281 A JP15724281 A JP 15724281A JP S5857821 A JPS5857821 A JP S5857821A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- state
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチ回路の中でも特に８値の切換入力信号
によシ２ビットの２値信号出力〔例えばＬ−Ｌ、Ｈ−Ｌ
、Ｈ−Ｈ”）を得るためのスイッチ回路に関し、その目
的とするところは回路構成が比軟的簡単で帝シ、安定に
切換えることができるものを提供することにある。
によシ２ビットの２値信号出力〔例えばＬ−Ｌ、Ｈ−Ｌ
、Ｈ−Ｈ”）を得るためのスイッチ回路に関し、その目
的とするところは回路構成が比軟的簡単で帝シ、安定に
切換えることができるものを提供することにある。
第１図は従来の上記スイッチ回路を示し、先ずｌの電圧
源が構成され、抵抗Ｒ４とＲ，と−により電圧Ｖ、Ｖを
得る第２の電圧源を構成している。トＣ フンダスタへ、〜、へ、（は第１の差動増幅回路部＋１
）を構成し、この第１の差動増幅回路部＋ｒ＋の出力を
トランジスタへと抵抗Ｒ２で構成された第１の検出回路
部げ）に接続し、第１の検出回路部（杓の出力から人出
力（２）を得るよう構成されている。トランジスタ籟と
抵抗島で構成された第２の検出回路部１１１’）Ｋ接続
し、第２の検出回路出力の出力からＢ出力（３）を得る
よう構成されている。また第１、第２の差動増幅回路部
１１ＨＩ）に接続される定電流源はトランジスター、
ｌ；Ｌｕ 、Ｑ、、、および抵抗”ｌ ｅ Ｒ１０ｍ
Ｒ１１ｅＲＭで構成されている。ｍ記第１、第２の電圧
源で得られる電圧ｖａ ＊ ％ ｅ ｖｔは直流電源電
圧をＶｔ、とじたとき、それぞれ下記第１式〜第８式で
求まるが、定常時にＶ、 （Ｖ、 （Ｖ、となるよう設
定されている。
源が構成され、抵抗Ｒ４とＲ，と−により電圧Ｖ、Ｖを
得る第２の電圧源を構成している。トＣ フンダスタへ、〜、へ、（は第１の差動増幅回路部＋１
）を構成し、この第１の差動増幅回路部＋ｒ＋の出力を
トランジスタへと抵抗Ｒ２で構成された第１の検出回路
部げ）に接続し、第１の検出回路部（杓の出力から人出
力（２）を得るよう構成されている。トランジスタ籟と
抵抗島で構成された第２の検出回路部１１１’）Ｋ接続
し、第２の検出回路出力の出力からＢ出力（３）を得る
よう構成されている。また第１、第２の差動増幅回路部
１１ＨＩ）に接続される定電流源はトランジスター、
ｌ；Ｌｕ 、Ｑ、、、および抵抗”ｌ ｅ Ｒ１０ｍ
Ｒ１１ｅＲＭで構成されている。ｍ記第１、第２の電圧
源で得られる電圧ｖａ ＊ ％ ｅ ｖｔは直流電源電
圧をＶｔ、とじたとき、それぞれ下記第１式〜第８式で
求まるが、定常時にＶ、 （Ｖ、 （Ｖ、となるよう設
定されている。
従来のスイッチ回路はこのようＫｌｌ成されているため
、８［切換入力端子（４）に接続されたスイッチＳ％を
オープンのポジションムに設定した場合に暫 は、電圧Ｖ、 、 Ｖ、 、 Ｖ、の関係は変わら虚の
で、第１の差動増幅回路部（りにおいてはトランジスタ
へＬシへのペニス電圧が高く、トランジスタｑ、がＯＮ
状態、トランジスタ（がＯＦＦ状態となる。よって第１
の検出回路部（０のトランジスターがＯＦＦ状態で人出
力はｒＬＪ’（−グランドレベ／Ｌ／）電圧となる。
、８［切換入力端子（４）に接続されたスイッチＳ％を
オープンのポジションムに設定した場合に暫 は、電圧Ｖ、 、 Ｖ、 、 Ｖ、の関係は変わら虚の
で、第１の差動増幅回路部（りにおいてはトランジスタ
へＬシへのペニス電圧が高く、トランジスタｑ、がＯＮ
状態、トランジスタ（がＯＦＦ状態となる。よって第１
の検出回路部（０のトランジスターがＯＦＦ状態で人出
力はｒＬＪ’（−グランドレベ／Ｌ／）電圧となる。
この場合、第２の差動増幅回路部ＩＩＩ）においては、
トランジスタ〜よシ（のベース電圧が高いのでトランジ
スタへがＯＦＦ状態、トランジスタ（がＯＮ状態となる
。よって第２の検出回路部（メのトフンｓ’ ｐ−Ｉ
ＱａｅカＯＮ 状ｆｌＪｉ テＢ 出力Ｉｄ、 ｒＨＪ
（ｅ ｖ、、 ）電圧となる６次にスイッチＳＶ、を
グランドレベルのポジションＢＫ設定すると、電圧Ｖ、
が下がり、電圧ｔ 、 Ｖｈ、 ｖｔの関係が”ａ ＜
ｂ ”ｂ ＜ηとなる。そのため第１の差動増幅回路部
（！）においては、トランジスタＱ、 ！ 、９〜のベ
ース電圧が高くなるのでトランジスタ（がＯＦＦ状態、
トランジスタ（が０Ｍ状態となる。よってトランジスタ
ーがＯＮ状態で人出力は作」電圧となる。この場合、第
２の差動増幅回路部（１１においてはトランジスタＱ、
よシ（のベース電圧が高いので、トランジスターがＯＦ
Ｆ状ａ、）フンジスタ〜がＯＮ状態となる。よってトラ
ンジスタＱｍがＯＮ状態で１出力は人出力と同様間電圧
となる０次にスイッチ８Ｗ、を関入力のボジシミンＣに
設定すると、電圧Ｖ、が直流電源電圧−まで上がシ・電
圧ス・入、ｖρ量関係Ｖ、（Ｖ、（Ｖ、となる、そのた
め第１の差動増幅回路部＋１７においてはトランジスタ
（よシ〜のベース電圧が高くなるのでトランジスタへが
ＯＮ状態、トランジスタ〜がＯＦＦ状態となる。よって
トランジスタ〜がＯＦν状頗で人出力は同電圧となる。
トランジスタ〜よシ（のベース電圧が高いのでトランジ
スタへがＯＦＦ状態、トランジスタ（がＯＮ状態となる
。よって第２の検出回路部（メのトフンｓ’ ｐ−Ｉ
ＱａｅカＯＮ 状ｆｌＪｉ テＢ 出力Ｉｄ、 ｒＨＪ
（ｅ ｖ、、 ）電圧となる６次にスイッチＳＶ、を
グランドレベルのポジションＢＫ設定すると、電圧Ｖ、
が下がり、電圧ｔ 、 Ｖｈ、 ｖｔの関係が”ａ ＜
ｂ ”ｂ ＜ηとなる。そのため第１の差動増幅回路部
（！）においては、トランジスタＱ、 ！ 、９〜のベ
ース電圧が高くなるのでトランジスタ（がＯＦＦ状態、
トランジスタ（が０Ｍ状態となる。よってトランジスタ
ーがＯＮ状態で人出力は作」電圧となる。この場合、第
２の差動増幅回路部（１１においてはトランジスタＱ、
よシ（のベース電圧が高いので、トランジスターがＯＦ
Ｆ状ａ、）フンジスタ〜がＯＮ状態となる。よってトラ
ンジスタＱｍがＯＮ状態で１出力は人出力と同様間電圧
となる０次にスイッチ８Ｗ、を関入力のボジシミンＣに
設定すると、電圧Ｖ、が直流電源電圧−まで上がシ・電
圧ス・入、ｖρ量関係Ｖ、（Ｖ、（Ｖ、となる、そのた
め第１の差動増幅回路部＋１７においてはトランジスタ
（よシ〜のベース電圧が高くなるのでトランジスタへが
ＯＮ状態、トランジスタ〜がＯＦＦ状態となる。よって
トランジスタ〜がＯＦν状頗で人出力は同電圧となる。
この場合、第２の差動増幅回路部１ｍ）においてはトラ
ンジスタ〜より−のベース電圧が高くなるのでトランジ
スタ〜がＯＮ状態、トランジスタ〜がＯＦ？状態となる
。
ンジスタ〜より−のベース電圧が高くなるのでトランジ
スタ〜がＯＮ状態、トランジスタ〜がＯＦ？状態となる
。
よってトランジスタＱ１ｓがＯＦＦ状態でＢ出力は人出
力と同様国電圧とガる。
力と同様国電圧とガる。
以上説明のスイッチＳＷ、の切換えによる２ビツトの２
値信号出力の状態を第１表に示すと、第 １ 表 となシ、各々２値の異なる出力が得られる。□しかし第
１図構成のスイッチ回路は次のような問題点がある。
値信号出力の状態を第１表に示すと、第 １ 表 となシ、各々２値の異なる出力が得られる。□しかし第
１図構成のスイッチ回路は次のような問題点がある。
■ 回路構成が比較的複雑である。
■ 定常時、電圧Ｖ、 、 Ｖｈ、 ｖｃの関係をｖｂ
＜−（ｖｃに設定しておく必要があるため、抵抗Ｒ，
、Ｒ，およびＲ４＊ Ｒ４＃穐を、この関係を満たすよ
うに設定しなければならない。
＜−（ｖｃに設定しておく必要があるため、抵抗Ｒ，
、Ｒ，およびＲ４＊ Ｒ４＃穐を、この関係を満たすよ
うに設定しなければならない。
そこで本発明は、１つの差動増幅回路を８つの検出回路
によってスイッチ回路を構成して、上記従来の問題点を
回避したものであって、以下本発明の一実施例を第２図
に基づいて説明する。
によってスイッチ回路を構成して、上記従来の問題点を
回避したものであって、以下本発明の一実施例を第２図
に基づいて説明する。
（Ｓ）社トランジスタＱ里、へと抵抗Ｒｍ ｅ Ｒ４＃
Ｒｓにより構成される差動増幅回路部で、トランジス
タＱ１゜〜のベースはそれぞれ抵抗Ｒ１，鳥を介して定
電圧源罵に接続されている。（６）（７）は第１、第２
あ検出回路で、それぞ゛れトランジスタへと抵抗島、ト
ランジスタ（と抵抗〜で構成され、差動増幅回路部（６
）出力の１フンジスタＱｔ、Ｑａのコレクタ電位の差を
検出する。（８）は第３の検出回路で、エミッタが前記
定電圧源−に接続されベースが抵抗Ｒ，を介してトラン
ジスタＱｖのベースに接続されたトランジスタへと、エ
ミッタが接地されコレクタが抵抗Ｒ１・とＲｕを介して
直流電源電圧−に接続されペースが抵抗Ｒ，を介して前
記トランジスタＱｓのコレクタに接続されたトランジス
タＱ６と、エミッタが直流電源電圧−に接続されペース
が前記抵抗Ｒ，とＲ□１との接続点に接続しコレクタが
第１の検出回路（６）出力の前記トランジスタ〜のコレ
クタに接続されたトランジスタＱ１とから構成されてい
る。ここで人出力（２）とＢ出力（３）はそれぞれ第１
１第２の検出回路（６） （７）の出力としてのトラン
ジスタＱａ、Ｑａのコレクタに接続され、８値切換入力
端子（４）はトランジスタ（のペースに接続されている
。
Ｒｓにより構成される差動増幅回路部で、トランジス
タＱ１゜〜のベースはそれぞれ抵抗Ｒ１，鳥を介して定
電圧源罵に接続されている。（６）（７）は第１、第２
あ検出回路で、それぞ゛れトランジスタへと抵抗島、ト
ランジスタ（と抵抗〜で構成され、差動増幅回路部（６
）出力の１フンジスタＱｔ、Ｑａのコレクタ電位の差を
検出する。（８）は第３の検出回路で、エミッタが前記
定電圧源−に接続されベースが抵抗Ｒ，を介してトラン
ジスタＱｖのベースに接続されたトランジスタへと、エ
ミッタが接地されコレクタが抵抗Ｒ１・とＲｕを介して
直流電源電圧−に接続されペースが抵抗Ｒ，を介して前
記トランジスタＱｓのコレクタに接続されたトランジス
タＱ６と、エミッタが直流電源電圧−に接続されペース
が前記抵抗Ｒ，とＲ□１との接続点に接続しコレクタが
第１の検出回路（６）出力の前記トランジスタ〜のコレ
クタに接続されたトランジスタＱ１とから構成されてい
る。ここで人出力（２）とＢ出力（３）はそれぞれ第１
１第２の検出回路（６） （７）の出力としてのトラン
ジスタＱａ、Ｑａのコレクタに接続され、８値切換入力
端子（４）はトランジスタ（のペースに接続されている
。
このように構成したた−め、スイッチ８Ｗ１ をポジシ
ョンムに設定して８値切換入力端子（４）をオーブンに
すると、トランジスタＱａ、Ｑａのペース電位はほぼ定
電圧源−と同電位となる。そのためトランジスタＱ１．
喝のコレクタ電位はほとんど等しくなるため、トランジ
スタ〜、Ｑ４は共Ｋ ＯＦＦ状態となり、人出力および
Ｂ出力線共に［月電位となる。
ョンムに設定して８値切換入力端子（４）をオーブンに
すると、トランジスタＱａ、Ｑａのペース電位はほぼ定
電圧源−と同電位となる。そのためトランジスタＱ１．
喝のコレクタ電位はほとんど等しくなるため、トランジ
スタ〜、Ｑ４は共Ｋ ＯＦＦ状態となり、人出力および
Ｂ出力線共に［月電位となる。
なお、ここでトランジスタへのエミッタ電位とベース電
位はｔｌぼ等しいのでＯＦＦ状態となシ、トランジスタ
ー、Ｑ１も０ＩＦＦ状態になるため前記人出力に影蕃し
ない。
位はｔｌぼ等しいのでＯＦＦ状態となシ、トランジスタ
ー、Ｑ１も０ＩＦＦ状態になるため前記人出力に影蕃し
ない。
次にスイッチ８ＷｌをポジションＢに設定して８値切換
入力端子（４）を匍にすると、トランジスタｑ１より喝
のベース電位の方が充分低くなるのでトランジスタ（が
ＯＮ状態、トランジスタ喝がｏＰＦ状態となる。そのた
めトランジスタＱ、のコレクタ電位はほぼトランジスタ
（、Ｑ２のエミッタ電位となり、トランジスタＱ１のコ
レクタ電位はτ」となる、トランジスタＱ１．−のエミ
ッタ電位を直流電源電圧ｖ、ｔに対して、トランジスタ
の“飽和電圧ｖＩｌｌ（中０．７ボルト）よシ充分大き
く差が出るよう前記定電圧源入の電圧値を設定しておけ
ば、第１の検出回路（６）のトランジスタへけｏｐｐ状
態、第２の検出回路（ｎのトランジスタ喝はＯ鎖状態と
なる。また、ことで定電圧源ｖ、ｅｅｔ圧値をトランジ
スタの飽和電圧１□ よシも高く設定しておけば、Ｆラ
ンジス。
入力端子（４）を匍にすると、トランジスタｑ１より喝
のベース電位の方が充分低くなるのでトランジスタ（が
ＯＮ状態、トランジスタ喝がｏＰＦ状態となる。そのた
めトランジスタＱ、のコレクタ電位はほぼトランジスタ
（、Ｑ２のエミッタ電位となり、トランジスタＱ１のコ
レクタ電位はτ」となる、トランジスタＱ１．−のエミ
ッタ電位を直流電源電圧ｖ、ｔに対して、トランジスタ
の“飽和電圧ｖＩｌｌ（中０．７ボルト）よシ充分大き
く差が出るよう前記定電圧源入の電圧値を設定しておけ
ば、第１の検出回路（６）のトランジスタへけｏｐｐ状
態、第２の検出回路（ｎのトランジスタ喝はＯ鎖状態と
なる。また、ことで定電圧源ｖ、ｅｅｔ圧値をトランジ
スタの飽和電圧１□ よシも高く設定しておけば、Ｆラ
ンジス。
り〜がＯＮ状態となるので、トランジスタ〜がＯＮＮ状
態、なる、トランジスタＱ６がＯＮ状態の時に抵抗Ｒ１
・、只□の接続点電位が直流電源電圧ｖｃ６に対してト
ランジスタの飽和電圧−３より充分大きく下がるよ・・
う抵抗Ｒ１゜とＲ□１を設定しておけばトランジスタＱ
ｙがＯＮＮ状上なる。よって人出力とＢ出力は共にｌ」
電位となる。
態、なる、トランジスタＱ６がＯＮ状態の時に抵抗Ｒ１
・、只□の接続点電位が直流電源電圧ｖｃ６に対してト
ランジスタの飽和電圧−３より充分大きく下がるよ・・
う抵抗Ｒ１゜とＲ□１を設定しておけばトランジスタＱ
ｙがＯＮＮ状上なる。よって人出力とＢ出力は共にｌ」
電位となる。
次にスイッチＳＷ□をポジＶヨンＣに設定して３値切換
入力端子（４）を「川にすると、トランジスタ電よりＱ
ｌのベース電位の方が充分高くなるのでトランジスタＱ
１がｏｙｙ状ｉ１、） ランシスタＱｔカＯＮ状態とな
る。そのため、トランジスタＱ１のコレクタ電位は国」
となり、トランジスタＱ、ｌのコレクタ電位は＃′！は
トランジスタＱ１． Ｑｌのエミッタ電位とすり、）ラ
ンジスタＱ３は０１状９１、ト”）７）７−ｆｉ−はＯ
ＦＦ状態となる。よって人出力は［川、Ｂ出力は両電位
となる。なお、この場合、ＦフンジスタＱ５のベース電
位はエミッタ電位より高くなって０ＩＦＦ状頓となり、
トランジス＃ＱａｅＱｚカ０’シ状態となるため、前記
人出力に影蕃しない。
入力端子（４）を「川にすると、トランジスタ電よりＱ
ｌのベース電位の方が充分高くなるのでトランジスタＱ
１がｏｙｙ状ｉ１、） ランシスタＱｔカＯＮ状態とな
る。そのため、トランジスタＱ１のコレクタ電位は国」
となり、トランジスタＱ、ｌのコレクタ電位は＃′！は
トランジスタＱ１． Ｑｌのエミッタ電位とすり、）ラ
ンジスタＱ３は０１状９１、ト”）７）７−ｆｉ−はＯ
ＦＦ状態となる。よって人出力は［川、Ｂ出力は両電位
となる。なお、この場合、ＦフンジスタＱ５のベース電
位はエミッタ電位より高くなって０ＩＦＦ状頓となり、
トランジス＃ＱａｅＱｚカ０’シ状態となるため、前記
人出力に影蕃しない。
以上が本発明の動作状態の説明であるが、スイッチＢＹ
１の切換えによる２ピツＦの２値信号出力の状態を表に
すると下記第２表のように、各々２値の異なる出力が得
られる。
１の切換えによる２ピツＦの２値信号出力の状態を表に
すると下記第２表のように、各々２値の異なる出力が得
られる。
第 ２ 表
なお、上記実施例において第８の検出回路（８）の出力
は、第１の検出回路（６）出力に接続したが、第２の検
出回路（７）出力に接続しても同様である。
は、第１の検出回路（６）出力に接続したが、第２の検
出回路（７）出力に接続しても同様である。
以上説明のように本発明のスイッチ回路によると、回路
構成が１つの差動増幅器と８つの検出回路と比較的簡単
であり、特に電圧源の設定も容易で、安定した切換出力
が得られる。また半導体集積化に好適なものである。
構成が１つの差動増幅器と８つの検出回路と比較的簡単
であり、特に電圧源の設定も容易で、安定した切換出力
が得られる。また半導体集積化に好適なものである。
第１図は従来のスイッチ回路の構成図、第２図は本発明
のスイッチ回路の一実施例の構成図である。 （２）・・・人出力、（３）・・・Ｂ出力、（４）・・
・８値切換入力端子、（５）・・・差動増幅回路部、（
６） （７） （８） ”−・第１１第２、第８の検出
回路、８Ｗ、・・・スイッチ、Ｖ、・一定電圧源。 代理人 森 本 義 弘 第１図 第２図
のスイッチ回路の一実施例の構成図である。 （２）・・・人出力、（３）・・・Ｂ出力、（４）・・
・８値切換入力端子、（５）・・・差動増幅回路部、（
６） （７） （８） ”−・第１１第２、第８の検出
回路、８Ｗ、・・・スイッチ、Ｖ、・一定電圧源。 代理人 森 本 義 弘 第１図 第２図
Claims (1)
- １、 差動増幅回路の第１．第２の入力端に各々抵抗を
介して定電圧源を接続し、前記第２の入力端を８値切換
入力端子として適宜所定レペμに接続し、前記差動増幅
回路の第１．第冨の出力にそれぞれ第１、第２の検出回
路を接続し、第８の検出回路の入力を前記定電圧源と前
記８値切換入力端子に接続すると共に出力を前記第１あ
るいは第２の検出回路の出力の一方に接続し、前記第１
の検出回路出力と第２の検出回路出力との２ビツトに前
記所定レベμに対応した２値信号を得ることを特徴とす
るスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157242A JPS5857821A (ja) | 1981-10-01 | 1981-10-01 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157242A JPS5857821A (ja) | 1981-10-01 | 1981-10-01 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857821A true JPS5857821A (ja) | 1983-04-06 |
Family
ID=15645348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157242A Pending JPS5857821A (ja) | 1981-10-01 | 1981-10-01 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857821A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478964A (en) * | 1977-12-07 | 1979-06-23 | Hitachi Ltd | Selection circuit |
-
1981
- 1981-10-01 JP JP56157242A patent/JPS5857821A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478964A (en) * | 1977-12-07 | 1979-06-23 | Hitachi Ltd | Selection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPS5857821A (ja) | スイッチ回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6891437B2 (en) | Current amplifier structure | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0543533Y2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JPH0735453Y2 (ja) | 同期信号の極性一定化回路 | |
| JPS59104823A (ja) | 波形整形器 | |
| JPS6019372Y2 (ja) | 温度補償回路 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPH0588566B2 (ja) | ||
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0453325B2 (ja) | ||
| JPS6142885B2 (ja) | ||
| JPS63296514A (ja) | ヒステリシスコンパレ−タ | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH058603B2 (ja) | ||
| JPH0564486B2 (ja) |