JPS5846455A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5846455A JPS5846455A JP14316981A JP14316981A JPS5846455A JP S5846455 A JPS5846455 A JP S5846455A JP 14316981 A JP14316981 A JP 14316981A JP 14316981 A JP14316981 A JP 14316981A JP S5846455 A JPS5846455 A JP S5846455A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- write
- signal
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記録媒体上のデータ保護機能を備えたデータ処
理装置に関する。
理装置に関する。
一般に、データ処理装置において、外部記憶装置への部
分書込動作は８部分書込コマンドを受は取り、その部分
書込コマンドがデコードされると。
分書込動作は８部分書込コマンドを受は取り、その部分
書込コマンドがデコードされると。
同時に外部記憶装置に対して書込み許可信号を送出し、
データイン、データアウト信号を送り受けすることによ
って、データバイト、 ＦＣＣパイ１４−書込む。続い
て数バイトのギャップノやターンを書込み、この書込み
の終了後に外部記憶装置に対する書込み許可信号の送出
を止め、さらにコマンドレジスタをリセットさせること
によって終了する。
データイン、データアウト信号を送り受けすることによ
って、データバイト、 ＦＣＣパイ１４−書込む。続い
て数バイトのギャップノやターンを書込み、この書込み
の終了後に外部記憶装置に対する書込み許可信号の送出
を止め、さらにコマンドレジスタをリセットさせること
によって終了する。
しかしながら、このように部分書込の方法によると、用
いられている書込み制御回路、 ＦＣＣ回路等になんら
かの故障が発生し、コマンド終了信号が発生しなかった
場合、外部記憶装置に対する書込み許可信号が送出され
つづけ、書込もうとするフィールドよりも後にあるフィ
ールドのデータが破壊されるという欠点があった。
いられている書込み制御回路、 ＦＣＣ回路等になんら
かの故障が発生し、コマンド終了信号が発生しなかった
場合、外部記憶装置に対する書込み許可信号が送出され
つづけ、書込もうとするフィールドよりも後にあるフィ
ールドのデータが破壊されるという欠点があった。
本発明の目的は、このような従来の欠点を除去し、書込
み制御回路、 ＦＣＣ回路等の故障によりコマンド終了
信号が発生しない場合にも、書込もうとするフィールド
よりも後にあるフィールドのデータ破壊を防止すること
のできるデータ処理装置を提供するにある。
み制御回路、 ＦＣＣ回路等の故障によりコマンド終了
信号が発生しない場合にも、書込もうとするフィールド
よりも後にあるフィールドのデータ破壊を防止すること
のできるデータ処理装置を提供するにある。
本発明によれば、記録媒体に書込むデータのデータ長を
カウントする計数回路と、該データに続いて書込まれる
エラーコレクションコ−１’ （ＦＣＣ）を発生するＦ
ＣＣ回路と、コマンド受取り後にデータバイトまで書込
まれるギャップ長をカウントし。
カウントする計数回路と、該データに続いて書込まれる
エラーコレクションコ−１’ （ＦＣＣ）を発生するＦ
ＣＣ回路と、コマンド受取り後にデータバイトまで書込
まれるギャップ長をカウントし。
ｙ、ちノ
貿の後に前記ＥＣＣバイトに続いて書込まれるギャップ
長をカウントする計数回路と、ギャッノノ４ターンを発
生するギャップＡ？ターン発生回路ト、前記データパイ
） 、 ＥＣＣバイトおよびギャップバイト等の記録媒
体上への書込みを制御する制御回路とを含んで構成され
たデータ処理装置において。
長をカウントする計数回路と、ギャッノノ４ターンを発
生するギャップＡ？ターン発生回路ト、前記データパイ
） 、 ＥＣＣバイトおよびギャップバイト等の記録媒
体上への書込みを制御する制御回路とを含んで構成され
たデータ処理装置において。
前記データ長全カウントする計数回路の計数終了後、一
定時間を計時する時間監視回路を設け、該時間監視回路
の計時動作終了を検出すると、該検出用力によって部分
書込み動作を強制的に中止させるようにしたことを特徴
とするデータ処理装置が得られる。
定時間を計時する時間監視回路を設け、該時間監視回路
の計時動作終了を検出すると、該検出用力によって部分
書込み動作を強制的に中止させるようにしたことを特徴
とするデータ処理装置が得られる。
次に２本発明によるデータ処理装置について実施例を挙
げ２図面を参照して説明する。
げ２図面を参照して説明する。
第１図は本発明による実施例の構成をブロック図により
示したものである。この例は９図に見られるように、上
位装置インタフェース回路１．データバッファ回路２．
主制御部３．ギヤツプカウンタ４．データカウンタ５．
コマンド終了信号６゜ＦＣＣ（エラーコレクションコー
ド）回Ｍ７．を込み制御回路８．ギャップノ４ターン発
生回路９．カウンタ１０．書込みバッファ１１．データ
アウト送出回路１２．データイン受信回路１３．書込み
許可信号送出回路１４．時間監視回路１５．そして外部
記憶装置インタフェース回路１６を含んで構成されてい
る。
示したものである。この例は９図に見られるように、上
位装置インタフェース回路１．データバッファ回路２．
主制御部３．ギヤツプカウンタ４．データカウンタ５．
コマンド終了信号６゜ＦＣＣ（エラーコレクションコー
ド）回Ｍ７．を込み制御回路８．ギャップノ４ターン発
生回路９．カウンタ１０．書込みバッファ１１．データ
アウト送出回路１２．データイン受信回路１３．書込み
許可信号送出回路１４．時間監視回路１５．そして外部
記憶装置インタフェース回路１６を含んで構成されてい
る。
このように構成された実施例の部分書込み動作について
、第２図のタイムチャートラ併わせ参照して説明する。
、第２図のタイムチャートラ併わせ参照して説明する。
ここに言う部分書込みとは、媒体上に以前に全体書込み
動作によって書込まれているいずれかのフィールドに対
してのみ再書込みを行なうことである。まず、上位装置
よシ信号線１０２を介して主制御回路３へ部分書込み要
求信号が送られてくると、主制御回路３の出力は信号線
１０３によりギヤッゾカウンタ回路４．データカウンタ
回路５．コマンドレジスタ回路６および書込み許可信号
送出回路１４に与えられ、それぞれの回路がセットされ
る。このうち、コマンドレジスタ回路６からは部分書込
みコマンドがデコードされて書込み制御回路８に与えら
れる。ここで。
動作によって書込まれているいずれかのフィールドに対
してのみ再書込みを行なうことである。まず、上位装置
よシ信号線１０２を介して主制御回路３へ部分書込み要
求信号が送られてくると、主制御回路３の出力は信号線
１０３によりギヤッゾカウンタ回路４．データカウンタ
回路５．コマンドレジスタ回路６および書込み許可信号
送出回路１４に与えられ、それぞれの回路がセットされ
る。このうち、コマンドレジスタ回路６からは部分書込
みコマンドがデコードされて書込み制御回路８に与えら
れる。ここで。
部分書込みコマンドが判別されると同時に、書込み許可
信号がアクティブと々って信号線１２２から送出される
。これによって、ギャップバイト。
信号がアクティブと々って信号線１２２から送出される
。これによって、ギャップバイト。
データバイトおよびＥＣＣバイトが書込み制御回路８の
制御（信号線１１１による）のもとにそれぞれ信号線１
１７，１０４および１０５を介して。
制御（信号線１１１による）のもとにそれぞれ信号線１
１７，１０４および１０５を介して。
′ 順次書込みバッファ回路１１を経由し、出力信号
線１１９を通じて外部記憶装置へ送出される。これ等の
信号を送出するために、書込み制御回路８（５） から信号線１１４を介して与えられる制御信号によって
データアウト回路１２を動作せしめ、その出力信号が信
号線１２０から外部記憶装置へ送出される。
線１１９を通じて外部記憶装置へ送出される。これ等の
信号を送出するために、書込み制御回路８（５） から信号線１１４を介して与えられる制御信号によって
データアウト回路１２を動作せしめ、その出力信号が信
号線１２０から外部記憶装置へ送出される。
その応答として、外部記憶装置インタフェース回路１６
をとおシ、信号線１２１を介して応答信号が返送され、
データイン受信回路１３にうけられる。
をとおシ、信号線１２１を介して応答信号が返送され、
データイン受信回路１３にうけられる。
受信された応答信号は信号線１１６によシ書込み制御回
路８に入力される。以下、順次同様な動作が１バイトの
データ送出に対してくシ返される。
路８に入力される。以下、順次同様な動作が１バイトの
データ送出に対してくシ返される。
最初に、ギャップバイトを書込むには、書込み制御回路
８から信号１１２を介して送出される起動指示信号によ
り、ギャップパターン発生回路９が有効に々す、以前に
セットされたギャップカウンタ肩４から終了信号が信号
線１０６を介して送出されるまで、ギャップパターン発
生回路９より信号線１１７、書込みバッファ回路１１を
介してギャップバイトが外部記憶装置に送られる。続い
て、上位インタフェース回路１からのデータバイトがデ
ータバッファ回路２を経由し、信号線１０４を介して送
出され、続いて外部記憶装置へ書込まれる。
８から信号１１２を介して送出される起動指示信号によ
り、ギャップパターン発生回路９が有効に々す、以前に
セットされたギャップカウンタ肩４から終了信号が信号
線１０６を介して送出されるまで、ギャップパターン発
生回路９より信号線１１７、書込みバッファ回路１１を
介してギャップバイトが外部記憶装置に送られる。続い
て、上位インタフェース回路１からのデータバイトがデ
ータバッファ回路２を経由し、信号線１０４を介して送
出され、続いて外部記憶装置へ書込まれる。
（６）
これは、データカウンタ回路５から終了信号が信号線１
０７を介して送出されるまで続けられる。
０７を介して送出されるまで続けられる。
そして、データカウンタ回路５の終了信号が発生すると
、書込み制御回路８で制御が行なわれ、 ＥＣＣ回路７
の出力信号が信号線１０５を介してデータバイトに続い
て外部記憶装置へ書込まれる。このＥＣＣバイトは、最
初のデータバイトから最後のデータバイトまでについて
、 ＥＣＣ回路７で計算されたものである。ＥＣＣバイ
トの送出が終了すると信号線１０９から終了信号が書込
み制御回路８に送られる。この終了信号をうけた書込み
制御回路８は、カウンタ回路１０およびギャップカウン
タ４をアクティブに動作させると同時に、ギャップパタ
ーン発生回路９を制御し、信号線１１７’ｉ通じて外部
記憶装置へ再度ギャップパイ）ｋ書込ませ ′る。こ
の時の書込み／？イト長は３バイトでよい。
、書込み制御回路８で制御が行なわれ、 ＥＣＣ回路７
の出力信号が信号線１０５を介してデータバイトに続い
て外部記憶装置へ書込まれる。このＥＣＣバイトは、最
初のデータバイトから最後のデータバイトまでについて
、 ＥＣＣ回路７で計算されたものである。ＥＣＣバイ
トの送出が終了すると信号線１０９から終了信号が書込
み制御回路８に送られる。この終了信号をうけた書込み
制御回路８は、カウンタ回路１０およびギャップカウン
タ４をアクティブに動作させると同時に、ギャップパタ
ーン発生回路９を制御し、信号線１１７’ｉ通じて外部
記憶装置へ再度ギャップパイ）ｋ書込ませ ′る。こ
の時の書込み／？イト長は３バイトでよい。
３バイトの書込みが終了すると、カウンタ回路１０」
のカウント終了信号が信号線１１３により書込み制御回
路８に送出される。これをうけると、書込み制御回路８
は、信号Ｉｗ！１０８および１１５を介してそれぞれコ
マンドレジスタ回路６および書込み許可信号送出回路１
４ヘリセット信号を送出する。両回路のリセットによっ
て部分書込コマンドの動作は終了する。
路８に送出される。これをうけると、書込み制御回路８
は、信号Ｉｗ！１０８および１１５を介してそれぞれコ
マンドレジスタ回路６および書込み許可信号送出回路１
４ヘリセット信号を送出する。両回路のリセットによっ
て部分書込コマンドの動作は終了する。
上記の動作は正常な状態における部分書込みコマンドの
実行動作について説明したものであるが。
実行動作について説明したものであるが。
ＥＣＣバイトの書込み時や°最後のギャップの書込み時
にＥＣＣ回路７．書込み制御回路８．あるいはカウンタ
回路１０等に故障が発生した場合、書込み制御回路８か
らコマンドレジスタ回路６および書込み許可信号送出回
路１４へ制御信号が送出されず、コマンドや外部記憶装
置に送出されている書込み許可信号がリセットされずに
送出されつづける。このために希望するフィールドの後
につづくフィールド全てにギャップノ？ターンが書込ま
れてフィールドのデータが破壊されてしまう。このよう
なデータ破壊を防止するために、データカウンタ回路５
からカウント終了信号が送出された時点で時間監視回路
１５を駆動させ、この回路のカウント動作により ＦＣ
Ｃバイト長と３バイトのギャップ長を加えた時間よシ数
バイト分大きい時間長を監視させる。この監視回路１５
０力ウント終了時に信号線１１８を介して送られるリセ
ット信号によって１強制的に書込み許可信号送出回路１
４をリセットし１部分書込するフィールドに続く後のフ
ィールドのデータを保護することができる。
にＥＣＣ回路７．書込み制御回路８．あるいはカウンタ
回路１０等に故障が発生した場合、書込み制御回路８か
らコマンドレジスタ回路６および書込み許可信号送出回
路１４へ制御信号が送出されず、コマンドや外部記憶装
置に送出されている書込み許可信号がリセットされずに
送出されつづける。このために希望するフィールドの後
につづくフィールド全てにギャップノ？ターンが書込ま
れてフィールドのデータが破壊されてしまう。このよう
なデータ破壊を防止するために、データカウンタ回路５
からカウント終了信号が送出された時点で時間監視回路
１５を駆動させ、この回路のカウント動作により ＦＣ
Ｃバイト長と３バイトのギャップ長を加えた時間よシ数
バイト分大きい時間長を監視させる。この監視回路１５
０力ウント終了時に信号線１１８を介して送られるリセ
ット信号によって１強制的に書込み許可信号送出回路１
４をリセットし１部分書込するフィールドに続く後のフ
ィールドのデータを保護することができる。
以上の説明によシ明らかなように１本発明によれば２部
分書込みコマンド時において、書込むべきデータのデー
タ長をカウントするデータカウンタの終了信号をうけて
起動し、データに続＜ＥＣＣバイトと数バイトのギャッ
プ書込みに要する時間より長い時間長を監視する時間監
視回路を設けることによって、書込み制御回路、 ＥＣ
Ｃ回路等の故障に起因するフィールドデータの破壊を防
止することができ、装置の信頼性を向上すべく大きな効
果が得られる。
分書込みコマンド時において、書込むべきデータのデー
タ長をカウントするデータカウンタの終了信号をうけて
起動し、データに続＜ＥＣＣバイトと数バイトのギャッ
プ書込みに要する時間より長い時間長を監視する時間監
視回路を設けることによって、書込み制御回路、 ＥＣ
Ｃ回路等の故障に起因するフィールドデータの破壊を防
止することができ、装置の信頼性を向上すべく大きな効
果が得られる。
第１図は本発明による実施例の構成をりすブロック図、
第２図は、第１図における実施例の動作を説明するだめ
のタイムチャートである。 （９） 図において、１は上位装置インタフェース回路。 ２はデータバッファ回路、３は主制御回路、４はギャッ
プカウンタ回路、５はデータカウンタ回路。 ６はコマンドレジスタ回路、７はＥＣＣ回路、８は書込
制御回路、９はギャップパターン発生回路。 １０はカウンタ回路、１１は書込みバッファ回路。 １２はデータアウト送出回路、１３はデータイン受信回
路、１４は書込み許可信号送出回路、１５は時間監視回
路、１６は外部記憶装置インタフェース回路である。 （１０）
第２図は、第１図における実施例の動作を説明するだめ
のタイムチャートである。 （９） 図において、１は上位装置インタフェース回路。 ２はデータバッファ回路、３は主制御回路、４はギャッ
プカウンタ回路、５はデータカウンタ回路。 ６はコマンドレジスタ回路、７はＥＣＣ回路、８は書込
制御回路、９はギャップパターン発生回路。 １０はカウンタ回路、１１は書込みバッファ回路。 １２はデータアウト送出回路、１３はデータイン受信回
路、１４は書込み許可信号送出回路、１５は時間監視回
路、１６は外部記憶装置インタフェース回路である。 （１０）
Claims (1)
- １、 記録媒体に書込むデータのデータ長をカウントす
る計数回路と、該データに続いて書込１れるエラーコレ
クションコード（ＦＣＣ）を発生する前記ＦＣＣバイト
に続いて書込まれるギャップ長をカウントする計数回路
と、ギャップパターンを発生するギャップパターン発生
回路と、前記データパイ） 、 ＥＣＣＡイトおよびギ
ャップバイト等の記録媒体上への書込みを制御する制御
回路とを含んで構成されたデータ処理装置において、前
記データ長をカウントする計数回路の計数終了後、一定
時間を計時する時間監視回路を設け、該時間監視回路の
削時動作終了を検出すると、該検出出力によって部分書
込み動作を強制的に中止させるようにしたことを特徴と
するデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14316981A JPS5846455A (ja) | 1981-09-12 | 1981-09-12 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14316981A JPS5846455A (ja) | 1981-09-12 | 1981-09-12 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846455A true JPS5846455A (ja) | 1983-03-17 |
Family
ID=15332516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14316981A Pending JPS5846455A (ja) | 1981-09-12 | 1981-09-12 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846455A (ja) |
-
1981
- 1981-09-12 JP JP14316981A patent/JPS5846455A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001202295A (ja) | サブシステム | |
| JPS5846455A (ja) | デ−タ処理装置 | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| JP2836081B2 (ja) | ディスク制御回路 | |
| WO1992006057A1 (fr) | Systeme servant a commander l'emission d'instructions d'entree/sortie dans un systeme de traitement de donnees | |
| JPH03244045A (ja) | マイクロコンピュータ回路 | |
| JP2858493B2 (ja) | 障害情報保存方式 | |
| JPS6218060B2 (ja) | ||
| JPS6133552A (ja) | 情報処理装置 | |
| JP2771897B2 (ja) | データ処理システムにおける入出力命令の発行制御システム | |
| JPS58223860A (ja) | 磁気デイスク制御装置 | |
| JPH01280817A (ja) | 外部電源状態検出ｉ／ｏ機器制御装置 | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPS5911927B2 (ja) | アドレス障害処理方式 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH02263205A (ja) | プログラマブル・コントローラのリモートｉ／ｏ装置 | |
| JPH04289558A (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPS58141500A (ja) | メモリ管理保護方式 | |
| JPH0659941A (ja) | 情報処理装置 | |
| JPH037962B2 (ja) | ||
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
| JPS6017541A (ja) | エラ−チエツク機能のテスト制御方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS59117643A (ja) | マシン・チエツク割込み処理方式 |