JPS59117643A - マシン・チエツク割込み処理方式 - Google Patents
マシン・チエツク割込み処理方式Info
- Publication number
- JPS59117643A JPS59117643A JP57231863A JP23186382A JPS59117643A JP S59117643 A JPS59117643 A JP S59117643A JP 57231863 A JP57231863 A JP 57231863A JP 23186382 A JP23186382 A JP 23186382A JP S59117643 A JPS59117643 A JP S59117643A
- Authority
- JP
- Japan
- Prior art keywords
- machine check
- error
- check interrupt
- counter
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、マシン・チェック割込み処理方式、特に最初
にマシン・チェック割込みが生じた後に同じエラーが生
じても所定期間マシン・チェック割込みを生じないよう
にする簡単なノ・−ドウエアを附加することによって、
例えば記憶装置におけるソフト・エラーと固定障害とを
区別して認識できるようにしたマシン・チェック割込み
処理方式に関するものであるが、記憶装置のエラーに限
定したものではない。
にマシン・チェック割込みが生じた後に同じエラーが生
じても所定期間マシン・チェック割込みを生じないよう
にする簡単なノ・−ドウエアを附加することによって、
例えば記憶装置におけるソフト・エラーと固定障害とを
区別して認識できるようにしたマシン・チェック割込み
処理方式に関するものであるが、記憶装置のエラーに限
定したものではない。
（Ｂ） 技術の背景と問題点
記憶装置におけるエラーには、−見固定的なエラーと見
えるものに、（ｔｅａ線などによって生じる非所望なビ
ット反転に対応して現われるソフト・エラート、（Ｕ）
セルアドレスデコーダ、センスアンプその他の固定的な
障害に対応して現われる固重障害とが存在する。前者は
必らずしも故障ではなく、正しい値を再書込みすれば解
消するものであるが、再書き込みしない限ぎシ読出しを
行うたびにエラーとな９、後者の固定障害と区別するこ
とは不可能である。
えるものに、（ｔｅａ線などによって生じる非所望なビ
ット反転に対応して現われるソフト・エラート、（Ｕ）
セルアドレスデコーダ、センスアンプその他の固定的な
障害に対応して現われる固重障害とが存在する。前者は
必らずしも故障ではなく、正しい値を再書込みすれば解
消するものであるが、再書き込みしない限ぎシ読出しを
行うたびにエラーとな９、後者の固定障害と区別するこ
とは不可能である。
このような区別を行う方法として、従来、次の如き対処
方法が知られている。ｍち、 （１） パトロール機能による再書込み。
方法が知られている。ｍち、 （１） パトロール機能による再書込み。
ファームウェアまだはソフトウェアにより、記憶素子を
所定周期でアクセスし、エラーを検出したら訂正した上
で再書込みを行うようにする。
所定周期でアクセスし、エラーを検出したら訂正した上
で再書込みを行うようにする。
このようにすることによって、ソフト・エラーの場合に
はエラーが解消されることから上記区別を行うことが可
能となる。しかし、この方法の場合、アクセスの負荷が
増大することから、周期を可成り長く設定しておくこと
が必要であシ、また多少なりとも性能上に影響が出る。
はエラーが解消されることから上記区別を行うことが可
能となる。しかし、この方法の場合、アクセスの負荷が
増大することから、周期を可成り長く設定しておくこと
が必要であシ、また多少なりとも性能上に影響が出る。
そして、上記パトロール周期が長いため疼、当該ソフト
・エラーが生じているピッＮＣ対してパトロール動作が
行われる前に、当該ビットが複数回アクセスされてその
結果固定障害とみなされてしまっていることがある。
・エラーが生じているピッＮＣ対してパトロール動作が
行われる前に、当該ビットが複数回アクセスされてその
結果固定障害とみなされてしまっていることがある。
（２）通常アクセス時における再書込み。
通常の処理の間に生じるアクセス時に、例えば１ビツト
・エラーを検出したとき、当該１ビツト・エラーを訂正
して再書込みを行うようにする。
・エラーを検出したとき、当該１ビツト・エラーを訂正
して再書込みを行うようにする。
このようにすることによって、ソフト・エラーの場合に
はエラーが解消されることから上記区別を行うことが可
能となる。しかし、この方法の場合、再書込み制御のだ
めのハードウェアを必要とし、メモリ系の回路構成によ
っては可成シのハードウェア量となシ、制御回路も複雑
なものとなる。
はエラーが解消されることから上記区別を行うことが可
能となる。しかし、この方法の場合、再書込み制御のだ
めのハードウェアを必要とし、メモリ系の回路構成によ
っては可成シのハードウェア量となシ、制御回路も複雑
なものとなる。
（３） ソフトウェアまたはサービス・プロセッサに
よるマスク制御。
よるマスク制御。
通常の処理の間のアクセス時に１ビツト・エラーを検出
したとき、ソフトウェアまたはサービス・プロセッサに
対して割込み、この割込み処理の中で、ソフトウェアま
たはサービス、プロセッサによって割込みマスク・ビッ
トをオンし、以後同じ割込みを禁止するようにする。こ
のようにした場合には、上記ソフト・エラーと固定障害
との区別をつけることがむづかしいが、所定の時期に上
記マスク・ビットをオフしておくようにすれば、固定障
害が存在してい？）場合には再びエラーとなることが生
じるので、上記区別を行うことができる。しかし、上記
の如くマスク・ビットをオフにする時期をＳＶＰのソフ
トが判断しなければならず、この為のハード／ソフトイ
ンターフェイス及びソフトウェア量の増加等の問題が発
生する。従がって一般には電源投入時などとなシ、長期
間にわたって２４Ｈ運用を行なっている様なシステムで
は必らずしも有効ではない。
したとき、ソフトウェアまたはサービス・プロセッサに
対して割込み、この割込み処理の中で、ソフトウェアま
たはサービス、プロセッサによって割込みマスク・ビッ
トをオンし、以後同じ割込みを禁止するようにする。こ
のようにした場合には、上記ソフト・エラーと固定障害
との区別をつけることがむづかしいが、所定の時期に上
記マスク・ビットをオフしておくようにすれば、固定障
害が存在してい？）場合には再びエラーとなることが生
じるので、上記区別を行うことができる。しかし、上記
の如くマスク・ビットをオフにする時期をＳＶＰのソフ
トが判断しなければならず、この為のハード／ソフトイ
ンターフェイス及びソフトウェア量の増加等の問題が発
生する。従がって一般には電源投入時などとなシ、長期
間にわたって２４Ｈ運用を行なっている様なシステムで
は必らずしも有効ではない。
（Ｃ） 発明の目的と構成
本発明は上記の点を解決することを目的としており、本
発明のマシン・チェック割込み処理方式は、記憶装置と
該記憶装置をアクセスするアクセス要求元装置とをそな
え、該アクセス要求元装置からの上記記憶装置に対する
アクセス時にエラーが存在しているとき、マシン・チェ
ックによる割込みによってエラー処理を行うデータ処理
システムにおいて、上記エラーが最初に発生したことに
もとづいて初期状態を変更されかつ以後時間経過を監視
する計時回路、該計時回路が初期状態を変更された後に
当該計時回路からの出力によって指示され当該計時回路
を初期状態にリセットする計時制御部、上記計時回路が
初期状態にある状態の下で上記エラーが発生したことに
もとづいて上記アクセス要求元装置に対してマシン、チ
ェックによる割込みを発生せしめるマシン・チェックの
割込み発生部をもうけたことを特徴としている。
発明のマシン・チェック割込み処理方式は、記憶装置と
該記憶装置をアクセスするアクセス要求元装置とをそな
え、該アクセス要求元装置からの上記記憶装置に対する
アクセス時にエラーが存在しているとき、マシン・チェ
ックによる割込みによってエラー処理を行うデータ処理
システムにおいて、上記エラーが最初に発生したことに
もとづいて初期状態を変更されかつ以後時間経過を監視
する計時回路、該計時回路が初期状態を変更された後に
当該計時回路からの出力によって指示され当該計時回路
を初期状態にリセットする計時制御部、上記計時回路が
初期状態にある状態の下で上記エラーが発生したことに
もとづいて上記アクセス要求元装置に対してマシン、チ
ェックによる割込みを発生せしめるマシン・チェックの
割込み発生部をもうけたことを特徴としている。
ナ〉、マシンチェック割込とは独立に、エラー領域は、
メモリパトロール機能又は通常アクセスにより読出し／
［書込が行なわれておシ、少なくともメモリパトロール
周期以上の時間を上記計時回路によシ保証することによ
シ、エラー領域は訂正されることになる。以下図面を参
照しつつ説明する。
メモリパトロール機能又は通常アクセスにより読出し／
［書込が行なわれておシ、少なくともメモリパトロール
周期以上の時間を上記計時回路によシ保証することによ
シ、エラー領域は訂正されることになる。以下図面を参
照しつつ説明する。
（Ｄ） 発明の実施例
第１図は本発明の一実施例構成を示し、第２図はその動
作を説明するタイム・チャートを示す。
作を説明するタイム・チャートを示す。
第１図において、１は中央処理装置であってアクセス要
求元装置に相当するもの、２はバッファ・メモリであっ
て複数のアクセス要求元装置によって共通に利用される
もの、３は主配憶装置、４はデータ・プール、５はマー
ジング回路部、６はエラー訂正コード処理回路、７はエ
ラー訂正回へ８はカウンタ制御回路であって本発明にい
う計時制御部に対応するもの、９はカウンタであって本
発明にいう計時回路に対応するもの、１０はマシン・チ
ェック割込み発生部、１１ハメモリ・アクセス制御部、
１２はエラー制御部を表わしている。また図示ＣＡＲＯ
、ＣＡＲＩは夫々カウンタ９の最上位ビットと次位ビッ
トとを表わしている。またＭＣＫはマシン・チェック割
込み信号、［ＣＴ＝“Ｏ”Ｊはカウンタ９の内容が零で
ある状態において論理「１」となる信号を表わしている
。
求元装置に相当するもの、２はバッファ・メモリであっ
て複数のアクセス要求元装置によって共通に利用される
もの、３は主配憶装置、４はデータ・プール、５はマー
ジング回路部、６はエラー訂正コード処理回路、７はエ
ラー訂正回へ８はカウンタ制御回路であって本発明にい
う計時制御部に対応するもの、９はカウンタであって本
発明にいう計時回路に対応するもの、１０はマシン・チ
ェック割込み発生部、１１ハメモリ・アクセス制御部、
１２はエラー制御部を表わしている。また図示ＣＡＲＯ
、ＣＡＲＩは夫々カウンタ９の最上位ビットと次位ビッ
トとを表わしている。またＭＣＫはマシン・チェック割
込み信号、［ＣＴ＝“Ｏ”Ｊはカウンタ９の内容が零で
ある状態において論理「１」となる信号を表わしている
。
複数のアクセス要求元装置によって共通に利用されるバ
ッファ・メモリ２の場合、一般にエラー訂正コード【Ｅ
ＣＣ）が附与されてオシ、リード・アクセス時にエラー
訂正コード処理回路６によってエラー検出が行われ、１
ビツト・エラーが生じている場合には、リード・データ
はエラー訂正回路７においてエラー訂正が行われた上で
アクセス要求元装置側に転送される。このとき、図示カ
ウンタ９が後述する如＜、ｒｃＴ＝’０’Ｊとなってい
る場合には、マシン・チェック割込み発生部１０からア
クセス要求元装置に対してマシン、チェック割込みが行
われる。そして、バッファ・メモリ２においてはリード
アクセスで、バッファメモリにヒツトした場合は、エラ
ー訂正したデータの再書込みは行なわない。バッファに
ヒツトしていなくて、主メモリからのムーブイン・デー
タにエラーがあった場合、又はライトアクセスの場合に
は、エラー訂正後のデータをバッファメモリへ書き込む
。従って、上記バッファメモリ領域をアクセスする毎に
１ビツトエラーが発生してしまう。
ッファ・メモリ２の場合、一般にエラー訂正コード【Ｅ
ＣＣ）が附与されてオシ、リード・アクセス時にエラー
訂正コード処理回路６によってエラー検出が行われ、１
ビツト・エラーが生じている場合には、リード・データ
はエラー訂正回路７においてエラー訂正が行われた上で
アクセス要求元装置側に転送される。このとき、図示カ
ウンタ９が後述する如＜、ｒｃＴ＝’０’Ｊとなってい
る場合には、マシン・チェック割込み発生部１０からア
クセス要求元装置に対してマシン、チェック割込みが行
われる。そして、バッファ・メモリ２においてはリード
アクセスで、バッファメモリにヒツトした場合は、エラ
ー訂正したデータの再書込みは行なわない。バッファに
ヒツトしていなくて、主メモリからのムーブイン・デー
タにエラーがあった場合、又はライトアクセスの場合に
は、エラー訂正後のデータをバッファメモリへ書き込む
。従って、上記バッファメモリ領域をアクセスする毎に
１ビツトエラーが発生してしまう。
図示実施例の場合、１ビツト・エラーが生じるたびにマ
シン・チェック割込みＫなるのを防ぐために、カウンタ
９が用意されている。そして該カウンタ９による動作は
、本願明ａ書冒頭に述べた「ソフトウェアまたはサービ
ス・プロセッサにょるマスク制御」におけるマスク・ビ
ットをオンにする処理に対応したものとなっている。
シン・チェック割込みＫなるのを防ぐために、カウンタ
９が用意されている。そして該カウンタ９による動作は
、本願明ａ書冒頭に述べた「ソフトウェアまたはサービ
ス・プロセッサにょるマスク制御」におけるマスク・ビ
ットをオンにする処理に対応したものとなっている。
即ちカウンタ制御回路８によって、カウンタ９は最初リ
セットされ、その内容は零となっている。
セットされ、その内容は零となっている。
この状態で１ビツト・エラーが発生すると、マシン・チ
ェック割込み発生部１０はマシン・チェック割込み信号
ＭＣＫを発し、一方カウンタ制御回路８はカウンタ９の
内容を例えば値「１」に進め、以後、カウンタ制御回路
８は所定時間を経過する毎にカウンタ９の内容をカウン
ト・アップしてゆく。
ェック割込み発生部１０はマシン・チェック割込み信号
ＭＣＫを発し、一方カウンタ制御回路８はカウンタ９の
内容を例えば値「１」に進め、以後、カウンタ制御回路
８は所定時間を経過する毎にカウンタ９の内容をカウン
ト・アップしてゆく。
この状態は、第２図図示タイム・チャートに説明的に示
されている。カウンタ９の内容が非零の状態にある間に
、１ビツト・エラーが生じても、マシン・チェック割込
み発生部１０はマシン・チェック割込み信号ＭＣＫを発
しない。
されている。カウンタ９の内容が非零の状態にある間に
、１ビツト・エラーが生じても、マシン・チェック割込
み発生部１０はマシン・チェック割込み信号ＭＣＫを発
しない。
カウンタ９の内容がカウント・アップさ力てゆき、上記
ピッ） ＣＡＲＯまたはＣＡＲＩのいずれか予め定めら
れたビットが論理「１」となったとき、カウンタ制御回
路８はカウンタ９の内容を零にリセットする。そして、
この状謔において、１ビツト・エラーが生じた場合には
、マシン・チェック割込み信号”ＭＣＫが発せられる。
ピッ） ＣＡＲＯまたはＣＡＲＩのいずれか予め定めら
れたビットが論理「１」となったとき、カウンタ制御回
路８はカウンタ９の内容を零にリセットする。そして、
この状謔において、１ビツト・エラーが生じた場合には
、マシン・チェック割込み信号”ＭＣＫが発せられる。
カウンタ制御回路８が、上記ピッ） ＣＡＲＯをみてリ
セットを発するかピッ） ＣＡＲＩをみてリセットを発
するかは、例えばサービス・プロセッサＳＶＰからいず
れかを指示するモード設定によって決定さレル。バッフ
ァ自メモリ２Ｋｉ−いては、当該ノ（ソファ・メモリ２
上に所定のデータブロックが存在していなかった場合に
、新らたなデータ・ブロックをバッファ、メモリ上に主
記憶装置３からムーブ・インされ、当該バッファ２にお
いては書込みに当ってスワップ方式が採用されているこ
とから旧イデータ・ブロックを主記憶装置３ヘムープ・
アウトすることが行われる。上記ビットＣＡＲ１が論理
「１」となるまでの時間と、ビットＣＡＲＯが論理「１
」となる時間とは、後者が前者の約２倍となることから
、システムに合わせて、いずれのモードにするかが指示
される。この指示は、オペレーションに関してステータ
スなどがセットされる０ＦＳＲ（オペレーション・ステ
ータスｅレジスタ）などにいずれのモードかをセットし
ておくことによって行われる。
セットを発するかピッ） ＣＡＲＩをみてリセットを発
するかは、例えばサービス・プロセッサＳＶＰからいず
れかを指示するモード設定によって決定さレル。バッフ
ァ自メモリ２Ｋｉ−いては、当該ノ（ソファ・メモリ２
上に所定のデータブロックが存在していなかった場合に
、新らたなデータ・ブロックをバッファ、メモリ上に主
記憶装置３からムーブ・インされ、当該バッファ２にお
いては書込みに当ってスワップ方式が採用されているこ
とから旧イデータ・ブロックを主記憶装置３ヘムープ・
アウトすることが行われる。上記ビットＣＡＲ１が論理
「１」となるまでの時間と、ビットＣＡＲＯが論理「１
」となる時間とは、後者が前者の約２倍となることから
、システムに合わせて、いずれのモードにするかが指示
される。この指示は、オペレーションに関してステータ
スなどがセットされる０ＦＳＲ（オペレーション・ステ
ータスｅレジスタ）などにいずれのモードかをセットし
ておくことによって行われる。
上述の如く、所定時間経過した状態で再びマシン・チェ
ック割込みをハード的に許すようにすることによって、
固定障害の場合には再び１ビツト、エラーによるマシン
・チェック割込みが生じることから、ソフト・エラーと
区別することが可能となる。
ック割込みをハード的に許すようにすることによって、
固定障害の場合には再び１ビツト、エラーによるマシン
・チェック割込みが生じることから、ソフト・エラーと
区別することが可能となる。
（Ｅ） 発明の詳細
な説明した如く、本発明によれば、繰返しマシン・チェ
ック割込みが生じる態様を防いで、ソフト・エラーが固
定障害とみなされる危険性をなくシ、一方で所定時間経
過後にはマシン・チェック割込みが発生し得るようにし
て固定障害を検出し得るようにしている。このため、ソ
フト・エラーと固定障害とを区別して認識することが可
能となる。
ック割込みが生じる態様を防いで、ソフト・エラーが固
定障害とみなされる危険性をなくシ、一方で所定時間経
過後にはマシン・チェック割込みが発生し得るようにし
て固定障害を検出し得るようにしている。このため、ソ
フト・エラーと固定障害とを区別して認識することが可
能となる。
なお、上記説明において、複数のアクセス要求元装置に
よって共通に利用されるバッファ・メモリを例に挙げて
説明したが、本発明はこれに限られるものではない。ま
た第１図図示カウンタは専用に新らたに追加されるべき
ものと考える必要はなく、リトライ成功などを報告する
システム・リカバリ・クラスの割込み制御に使用しても
よい。
よって共通に利用されるバッファ・メモリを例に挙げて
説明したが、本発明はこれに限られるものではない。ま
た第１図図示カウンタは専用に新らたに追加されるべき
ものと考える必要はなく、リトライ成功などを報告する
システム・リカバリ・クラスの割込み制御に使用しても
よい。
【図面の簡単な説明】
第１図は本発明の一実施例構成を示し、第２図はその動
作を説明するタイム・チャートを示す。 図中、１は中央処理装置、２はバッファ・メモリ、３は
主記憶装置、６はエラー訂正コード処理回路、７はエラ
ー訂正回路、８はカウンタ制御回路（計時制御部）、９
はカウンタ（計時回路）、１０はマシン・チェック割込
み発生部を表わす。 特許出願人 Ｋ士通株式会社 代理人弁理士 森 １） 寛 （外１名）手続補正書
（方式） １．事件の表示 昭和５７年特許願第２３１８６３
号２、発明の名称 マシン・チェック割込み処理方
式３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地
氏名 （５２２）富士通株式会社 代表者 山 本 卓 眞 ４、代理人 住 所 東京都荒川区西日暮里４丁目１７番１号佐原
マンション３ＦＣ ６、補正によシ増加する発明の数 なし補 正
の 内 容 図面第１図および第２図を別紙のように補正する。 以上
作を説明するタイム・チャートを示す。 図中、１は中央処理装置、２はバッファ・メモリ、３は
主記憶装置、６はエラー訂正コード処理回路、７はエラ
ー訂正回路、８はカウンタ制御回路（計時制御部）、９
はカウンタ（計時回路）、１０はマシン・チェック割込
み発生部を表わす。 特許出願人 Ｋ士通株式会社 代理人弁理士 森 １） 寛 （外１名）手続補正書
（方式） １．事件の表示 昭和５７年特許願第２３１８６３
号２、発明の名称 マシン・チェック割込み処理方
式３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地
氏名 （５２２）富士通株式会社 代表者 山 本 卓 眞 ４、代理人 住 所 東京都荒川区西日暮里４丁目１７番１号佐原
マンション３ＦＣ ６、補正によシ増加する発明の数 なし補 正
の 内 容 図面第１図および第２図を別紙のように補正する。 以上
Claims (1)
- 記憶装置と該記憶装置をアクセスするアクセス要求元装
置とをそなえ、該アクセス要求元装置からの上記記憶装
置に対するアクセス時にエラーが存在シているとき、マ
シン・チェックによる割込みによってエラー処理を行う
データ処理システムにおいて、上記エラーが最初に発生
したことにもとづいて初期状態を変更されかつ以後時、
間経過を監視する計時回路、該計時回路が初期状態を変
更された後に尚該計時回路からの出力によって指示され
当該計時回路を初期状態にリセットする計時制御部、上
記計時回路が初期状態にある状態の下で上記エラーが発
生したことにもとづいて上記アクセス要求元装置に対し
てマシン・チェックによる割込みを発生せしめるマシン
・チ・ニック割込み発生部をもうけたことを特徴とする
マシン・チェック割込み一処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231863A JPS59117643A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク割込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231863A JPS59117643A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク割込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117643A true JPS59117643A (ja) | 1984-07-07 |
Family
ID=16930194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231863A Pending JPS59117643A (ja) | 1982-12-25 | 1982-12-25 | マシン・チエツク割込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198702A2 (en) * | 1985-04-13 | 1986-10-22 | Sony Corporation | Methods of correcting errors in digital data |
-
1982
- 1982-12-25 JP JP57231863A patent/JPS59117643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198702A2 (en) * | 1985-04-13 | 1986-10-22 | Sony Corporation | Methods of correcting errors in digital data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274646A (en) | Excessive error correction control | |
| US5495491A (en) | System using a memory controller controlling an error correction means to detect and correct memory errors when and over a time interval indicated by registers in the memory controller | |
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| JPS6051749B2 (ja) | エラ−訂正方式 | |
| US4598402A (en) | System for treatment of single bit error in buffer storage unit | |
| EP0353435A2 (en) | Error correction device for parity protected memory systems | |
| US7139942B2 (en) | Method and apparatus for memory redundancy and recovery from uncorrectable errors | |
| US7346812B1 (en) | Apparatus and method for implementing programmable levels of error severity | |
| WO2023193396A1 (zh) | 一种内存故障处理方法、装置及计算机可读存储介质 | |
| JPS59117643A (ja) | マシン・チエツク割込み処理方式 | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JPS5841497A (ja) | メモリ制御方式 | |
| JPH03108044A (ja) | 記憶装置 | |
| JPS61125651A (ja) | エラ−報告処理方式 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPH05265876A (ja) | エラー報告処理方式 | |
| JPH05298193A (ja) | メモリアクセス障害検出回路 | |
| JPH0423294B2 (ja) | ||
| JPH0529934B2 (ja) | ||
| JPS6322342B2 (ja) | ||
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPH02242342A (ja) | データのエラー回避方法 | |
| JPH0337751A (ja) | データメモリのエラー訂正方式 |