JPS5844550A - メモリ間転送方式 - Google Patents
メモリ間転送方式Info
- Publication number
- JPS5844550A JPS5844550A JP56141011A JP14101181A JPS5844550A JP S5844550 A JPS5844550 A JP S5844550A JP 56141011 A JP56141011 A JP 56141011A JP 14101181 A JP14101181 A JP 14101181A JP S5844550 A JPS5844550 A JP S5844550A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- transfer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、処理装置がメモリを使用する情報処理システ
ムにおけるデータのメモリ間転送方式に関する。
ムにおけるデータのメモリ間転送方式に関する。
例えば、前記情報処理システムでは、メモリの記憶デー
タの一部をメモリの他の記憶領域へ４転送する場合があ
る。この場合、従来の装置で紘、前記メ七り間転送動作
を転送すべきデータの先頭アドレスおよびデータ量さら
に転送先記憶領域の先頭アドレスを指定する特定の命令
（ＮＯＶ命令と呼ぶ）を実行するととｋより実現してい
る。
タの一部をメモリの他の記憶領域へ４転送する場合があ
る。この場合、従来の装置で紘、前記メ七り間転送動作
を転送すべきデータの先頭アドレスおよびデータ量さら
に転送先記憶領域の先頭アドレスを指定する特定の命令
（ＮＯＶ命令と呼ぶ）を実行するととｋより実現してい
る。
ところが前記従来のＮＯＶ命令によるメモリ間転送で紘
、転送データの単位がワード単位、ノ（イト単位のいず
れか一方に固定されてい良。したがって１例えばワード
単位の転送において特定バイトのみを選択して転送する
場合、あるいはバイト単位の転送において特定ビットの
みを選択して転送する場合には、前記選択制御およびデ
ータ編集のために遂−ソフトウェアが介入する必要があ
り１ｍ記のごときメ峰り関転送におけるソフトウェアの
負担が大となる欠点があり良０ 本発明の目的とするところ拡、ワード単位。
、転送データの単位がワード単位、ノ（イト単位のいず
れか一方に固定されてい良。したがって１例えばワード
単位の転送において特定バイトのみを選択して転送する
場合、あるいはバイト単位の転送において特定ビットの
みを選択して転送する場合には、前記選択制御およびデ
ータ編集のために遂−ソフトウェアが介入する必要があ
り１ｍ記のごときメ峰り関転送におけるソフトウェアの
負担が大となる欠点があり良０ 本発明の目的とするところ拡、ワード単位。
バイト単位およびビＶ）単位のいずれのメモリ間転送す
る場合にも、ソフトウェアの介入を少なくシ、ノアトウ
エアの負担を軽減するようなメモリ間転送方式を提供す
るにある。
る場合にも、ソフトウェアの介入を少なくシ、ノアトウ
エアの負担を軽減するようなメモリ間転送方式を提供す
るにある。
本発明は、転送するデータの単位がワード単位を九はバ
イト単位もしくはビット単位のいず・ れであるかを解
読し、データ転送を、指定し九データの単位に従って実
行する手段を設けて、ソフトウェアの一命令で任意の単
位を指定可能とし、任意のデ二りのメモリ間転送動作の
実行を可能としたものである。
イト単位もしくはビット単位のいず・ れであるかを解
読し、データ転送を、指定し九データの単位に従って実
行する手段を設けて、ソフトウェアの一命令で任意の単
位を指定可能とし、任意のデ二りのメモリ間転送動作の
実行を可能としたものである。
図は本発明の一実施例を示すブロック図である０本與施
例では５２ビツトで１ワードを構成しているものとする
。
例では５２ビツトで１ワードを構成しているものとする
。
図において、１は処理装置でメモリ２に対して、ビット
単位のデータ線１５を５介してデ、−夕の読比しあるい
は書込み動作を行うようになっている。処理装置１がメ
モリ２の絖出し動作を行うと、耽出しデータ社データ線
５を介して、胱出しゲート群（ＲＧ：４）に導かれる。
単位のデータ線１５を５介してデ、−夕の読比しあるい
は書込み動作を行うようになっている。処理装置１がメ
モリ２の絖出し動作を行うと、耽出しデータ社データ線
５を介して、胱出しゲート群（ＲＧ：４）に導かれる。
ここで。
耽出しゲート群（ＲＧ：４）は絖出しデータをビット単
位で選択して、５のシフト回＠ｓｐｒ・へ導く。シフト
回路５は、ＲＧ４からのデータをビット単位で配列変更
を行い、データバッファ（ＤＥ：６）へ導く。さらに、
書込みグー）＊（ＷＧニア）は、ＤＥ６のデータをメモ
リ２へ書込む動作時に、−ビット単位でデータ線Ｓへ導
く回路である。
位で選択して、５のシフト回＠ｓｐｒ・へ導く。シフト
回路５は、ＲＧ４からのデータをビット単位で配列変更
を行い、データバッファ（ＤＥ：６）へ導く。さらに、
書込みグー）＊（ＷＧニア）は、ＤＥ６のデータをメモ
リ２へ書込む動作時に、−ビット単位でデータ線Ｓへ導
く回路である。
ところでＲＧ４ ｆｌＰよ°びＷＯ２の開閉制御は９０
制御回路ＣＴＬの制御のもとに選択回路（５ＥＺ：８）
により行われる。
制御回路ＣＴＬの制御のもとに選択回路（５ＥＺ：８）
により行われる。
一方、前記メモリ２の読出し動作時のアドレスはソフト
ウェアの命令の推定情報を元にしてＣＴＬ ？により計
算され、さらに読出しアドレスレジスタ（ＲＭＡＲ：１
０ ） Ｋ＊ｗ ）され、メモリ２へ送られる。また、
書怜み動作時のアドレスは、ｎ出し動作時と同様に、ｔ
’ＴＬ９により書込みアドレスレジスタ（ＦＭＡＲ：
１１ ）にセットされ、メモリ２へ送られる。なお、１
６はメ七り２に対する動作指定信号、１７はタイミング
信号である。
ウェアの命令の推定情報を元にしてＣＴＬ ？により計
算され、さらに読出しアドレスレジスタ（ＲＭＡＲ：１
０ ） Ｋ＊ｗ ）され、メモリ２へ送られる。また、
書怜み動作時のアドレスは、ｎ出し動作時と同様に、ｔ
’ＴＬ９により書込みアドレスレジスタ（ＦＭＡＲ：
１１ ）にセットされ、メモリ２へ送られる。なお、１
６はメ七り２に対する動作指定信号、１７はタイミング
信号である。
次に本発明の１−を示すビット単位のデータのメそり間
転送動んについて説明する。今、処理装置１がソフトウ
ェアの特定の命令（ＢＭＯＶ命令と呼ぶ）Ｋより、アド
レス１２−０のデータ１５、−０および１５−１の２．
ビットのデータをそれぞれアドレス１２−１のデータ、
１４．−０および１４−１の位置へ転送する指定を受け
たものとする。
転送動んについて説明する。今、処理装置１がソフトウ
ェアの特定の命令（ＢＭＯＶ命令と呼ぶ）Ｋより、アド
レス１２−０のデータ１５、−０および１５−１の２．
ビットのデータをそれぞれアドレス１２−１のデータ、
１４．−０および１４−１の位置へ転送する指定を受け
たものとする。
ここで本転送動作に必要な情報、すなわち転送単位がビ
ットであること、およびビット番号並びにアドレスは命
令レジスタ（７Ｒ：１５）にセν゛ トされているもの
とする。
ットであること、およびビット番号並びにアドレスは命
令レジスタ（７Ｒ：１５）にセν゛ トされているもの
とする。
さて、処理装置１が前記ＢＭＯＶ命令の実行を一始する
と、はじめ１１Ｃｔ’ＴＬ９はｌＲ１５の情報を元にし
て、は−しめに、転送先のアドレス１２−１をＲＭＡＲ
１０ヘセットする。次にｔ、’ＴＬ９はＳＥＬ Ｉおよ
び５ＦＴ５に指示を出して、アドレス１２−１の１ワー
ドのデータをそのままつビット配列の状態でデータバッ
ファ６に格納する。さらに。
と、はじめ１１Ｃｔ’ＴＬ９はｌＲ１５の情報を元にし
て、は−しめに、転送先のアドレス１２−１をＲＭＡＲ
１０ヘセットする。次にｔ、’ＴＬ９はＳＥＬ Ｉおよ
び５ＦＴ５に指示を出して、アドレス１２−１の１ワー
ドのデータをそのままつビット配列の状態でデータバッ
ファ６に格納する。さらに。
ｔ’ＴＬ９は転送元のアドレス１２−Ｏｔ１２−０ｔｔ
Ｒにセットし、５ＥＬ８に対して耽出しグー、、、）４
−０および４−１のみを開放するように指示する。
Ｒにセットし、５ＥＬ８に対して耽出しグー、、、）４
−０および４−１のみを開放するように指示する。
一方、ｔ’ＴＬ９はシフト回路５に対して、絖出しデー
タ１５−０および１３−１がデータ１４−０および１４
−１の位置に対応し九配列変更を行うように指示すると
同時に、メ（す２へ胱出し動作を行う、し九がって、メ
モリ２−の、アドレス１２−〇から読出され九１ワード
のデータ、の中の１５−〇および１ｓ−１のデータのみ
がそれぞれデータ１４−０．および１４−１に対応し良
状態で、データノ（，７ア６に導かれる。 １、 以上の一連の動作によりデータバッファ６に格納されて
いる１ワードのデータ鉱、アドレス１２−１の１ワード
のデータのうち、１４−０．１４−ｊのデータのみがそ
れぞれ１３−０．１５−１のデータにより置換された形
となっている。
タ１５−０および１３−１がデータ１４−０および１４
−１の位置に対応し九配列変更を行うように指示すると
同時に、メ（す２へ胱出し動作を行う、し九がって、メ
モリ２−の、アドレス１２−〇から読出され九１ワード
のデータ、の中の１５−〇および１ｓ−１のデータのみ
がそれぞれデータ１４−０．および１４−１に対応し良
状態で、データノ（，７ア６に導かれる。 １、 以上の一連の動作によりデータバッファ６に格納されて
いる１ワードのデータ鉱、アドレス１２−１の１ワード
のデータのうち、１４−０．１４−ｊのデータのみがそ
れぞれ１３−０．１５−１のデータにより置換された形
となっている。
次Ｋ （−’ＴＬ９ ハフ ）’ Ｌ／、Ｘ １２−１
１ｋｌｒＭＡＲ１１に＊ットして、メモリ２に対して、
書込み動作を行うと同時に、５ＥＬ８１１Ｃ対してＷＯ
２の全てのゲートを開放するように指示する。
１ｋｌｒＭＡＲ１１に＊ットして、メモリ２に対して、
書込み動作を行うと同時に、５ＥＬ８１１Ｃ対してＷＯ
２の全てのゲートを開放するように指示する。
以上一連の動作によりアドレス１２−００ビット単位の
データ１５−０および１・３−１のデータがそれぞれア
ドレス１２−１のデータ１４−０および１４−１の位置
へ転送された。ところで以上の例では２ビツトのデータ
転送の場合を示したが。
データ１５−０および１・３−１のデータがそれぞれア
ドレス１２−１のデータ１４−０および１４−１の位置
へ転送された。ところで以上の例では２ビツトのデータ
転送の場合を示したが。
２ビツト以上でしかも連続した複数アドレスに及ぶデー
タの転送動作も、にＴＬ９がＢＭＯＶ命令からのアドレ
ス情報をもとにＲＭＡＲｌｏおよびＷＭＡＲｌｌにセッ
トすべきアドレスの更新管１ｍ。
タの転送動作も、にＴＬ９がＢＭＯＶ命令からのアドレ
ス情報をもとにＲＭＡＲｌｏおよびＷＭＡＲｌｌにセッ
トすべきアドレスの更新管１ｍ。
さらに転送データのバイト数の計数管理を適切に行うこ
とにより実現可能である。
とにより実現可能である。
また、ワード単位のデータ転送を行なう場合は、 ＢＭ
ＯＶ命令によりワード単位の転送であることの指定を受
け、１ワ一ド構成分の全ビットを同時に転送制御するこ
とにより実行可能である。
ＯＶ命令によりワード単位の転送であることの指定を受
け、１ワ一ド構成分の全ビットを同時に転送制御するこ
とにより実行可能である。
さらに、＃記各部をバイト単位の制御が可能な構成にす
れば、前記と同様なシーケンスでバイト単位の任意のデ
ータ転送が実現で鯉ること紘容易に類推できる。ただし
この場合はＢＭＯＶ命令からバイト単位の転送である指
定情報およびバイト位置情報が与えられる。
れば、前記と同様なシーケンスでバイト単位の任意のデ
ータ転送が実現で鯉ること紘容易に類推できる。ただし
この場合はＢＭＯＶ命令からバイト単位の転送である指
定情報およびバイト位置情報が与えられる。
以上のように本発明によれば、ソフトウェアの一命令の
実行だけで、ワード単位、バイト単位およびビット単位
のうち任意の単位のデータをメモリ間転送することが可
能である。
実行だけで、ワード単位、バイト単位およびビット単位
のうち任意の単位のデータをメモリ間転送することが可
能である。
し九がって、データの前記転送単位を選択指定するメ毫
す間転送動作におけるソフトウェアの介入回数が少なく
、ソフトウェアの負担な寮 〜質的に軽減できる。
す間転送動作におけるソフトウェアの介入回数が少なく
、ソフトウェアの負担な寮 〜質的に軽減できる。
図は本発明の一実施例を示すブロック図である。
１；処理装置
２：メモリ
６：データ縁
４［読出しゲート群（ＲＧ ）
４−０．４−１ ：耽出しゲート
５：シフト回路（ｓｐｒ ）
６：データバｗ７ア（ＤＢ ）
７：書込みゲート群（ｒａ）
８：適訳回路（ＳＥＬ ）
？：ｌｌｌ１１回路（ｔ’ＴＬ ）
１０：読出しアドレスレジスタ（ＲＭＡＲ）１１：書込
みアドレスレジスタ（ＷＭＡＲ）１２−０．１２−１
ニアドレス １３−０．１ｉＳｌ ：データ １４−０．１４−１ ：データ １５：命令レジスタＣＩＲ） １６：動作指定信号 １７：タイミング信号 第１頁の続き 号 ■出 願 人 日本電気株式会社 川崎市中原区上小田中１０１５番地
みアドレスレジスタ（ＷＭＡＲ）１２−０．１２−１
ニアドレス １３−０．１ｉＳｌ ：データ １４−０．１４−１ ：データ １５：命令レジスタＣＩＲ） １６：動作指定信号 １７：タイミング信号 第１頁の続き 号 ■出 願 人 日本電気株式会社 川崎市中原区上小田中１０１５番地
Claims (1)
- 処理装置とメモリを有する情報部塩システムにおいて、
メモリの任意の量の記憶データを前記記憶データの記憶
領域とは異なる任意の記憶領域へ転送する処理を行う際
、転送するデータの単位がワード単位１＋はバイト単位
もしくはビット単位のいずれであるかを解読し、前記デ
ータ転送を前記指定したデータの単位に従って実行する
手段を有し、ソフトウェアの一命令で任意の単位を指定
可能とし九ことを特徴とするメモリ間転送方式。
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141011A JPS5844550A (ja) | 1981-09-09 | 1981-09-09 | メモリ間転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141011A JPS5844550A (ja) | 1981-09-09 | 1981-09-09 | メモリ間転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844550A true JPS5844550A (ja) | 1983-03-15 |
Family
ID=15282111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141011A Pending JPS5844550A (ja) | 1981-09-09 | 1981-09-09 | メモリ間転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844550A (ja) |
-
1981
- 1981-09-09 JP JP56141011A patent/JPS5844550A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2430512A (en) | Controller for NAND flash memory | |
| JPH06504174A (ja) | チャンネルコントローラで可変長さのデータ送信フレームを取り扱いそしてそれらを反復性バッファメモリに書き込む方法 | |
| KR20030065355A (ko) | 기억장치, 데이터 처리 방법 및 데이터 처리 프로그램 | |
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| US6070223A (en) | Associative memory device and network frame switch | |
| JPS6330655B2 (ja) | ||
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPS5844550A (ja) | メモリ間転送方式 | |
| JP2003186739A (ja) | 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 | |
| JP2000285017A (ja) | 記憶装置 | |
| US20020021591A1 (en) | Plural line buffer type memory LSI | |
| JP2003296199A (ja) | 記憶装置、データ処理方法及びデータ処理プログラム | |
| KR100298904B1 (ko) | 플래쉬메모리의 인터페이스 방법 | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JPS6049946B2 (ja) | バッファメモリ制御方式 | |
| JPH0215150Y2 (ja) | ||
| JP2003187583A (ja) | 半導体記憶装置及び制御装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| JPS6327795B2 (ja) | ||
| JPS6081660A (ja) | デ−タ転送方式 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JP2003178280A (ja) | メモリーカード |