JPS5843568A - 相補型絶縁ゲ−ト電界効果半導体メモリ装置 - Google Patents

相補型絶縁ゲ−ト電界効果半導体メモリ装置

Info

Publication number
JPS5843568A
JPS5843568A JP56141892A JP14189281A JPS5843568A JP S5843568 A JPS5843568 A JP S5843568A JP 56141892 A JP56141892 A JP 56141892A JP 14189281 A JP14189281 A JP 14189281A JP S5843568 A JPS5843568 A JP S5843568A
Authority
JP
Japan
Prior art keywords
wire
wiring
wirings
memory device
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56141892A
Other languages
English (en)
Inventor
Isao Sasaki
佐々木　勇男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56141892A priority Critical patent/JPS5843568A/ja
Publication of JPS5843568A publication Critical patent/JPS5843568A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は相補型絶縁ダート電界効果半導体（以下、０Ｍ
Ｏ８と称する）メモリに係〉、４＄−にそのセルのレイ
アクトに関する。
一般に、１コの０ＭＯ８−にルに於ては、２本のビｙ）
線、２本の電源線（Ｗｅｅ線とＧＮＤ−４９）、　　１
本のワード線、および２本の内部配線が必要とされる。
従来のレイアウト例を５１１図に示す＝従来杜、第１図
に示すごとく、Ｖｃｃ＠ｊを拡散層配＊。
ワード線４をポリシリコノ配曽、２本のビット纏ｌおよ
びｓ’、ＧＮＤ線３ならびに２本の内部配線をアル電ニ
ウム配線で形成していた。このような。
セル’ｅｔｉ、　一方向ＫＳ本のアルイエラム配線が走
〉、セルサイズを縮小す為上で、ネックとなりていた。
更にポリシクロ／ワード線の抵抗が大きい九す、信号一
連が連〈、アクセス時間を高速化する上で障害となって
いえ。
本郷明の目的は、ヒのような従来の欠点のな％Ａ。
縮少化され、かつ高速アクセス可能なＣＭＯ８メ七り装
置の搗供にある。
本発明は、　０ＭＯ８メモリ装置において、ワード線と
電源線の少くとも１本を同一の配線層で形成することを
特徴としている。
以下１本発明の一実施例について１図面を用いて説明す
る。本発明を実施した０ＭＯ８メそりのセルの例を第２
１１に示す。第２図に於て、Ｗｅｅ＠２は拡散層配線、
ビット繍１および１′はアル電配線によ〉形成されてい
る。ＧＮＤ＠６およびワード線６は、４リプデン配線（
クロスハツチングをほどこした配線）によシ、ビット線
と直交する方向に形成、されている。本実施例によれば
、ワード線をモ・？プデン配線によシ形成することによ
、、１％、ワー。
の配線層即ちそり、プデ／装置ａｌｌｃＸＩＪ形成する
仁とによシ、ア′−電＝ウム配鐘の数を４本（ビ・ト線
、２本と内部配線２本）に減らしてか〉、セル面積の縮
小化が可能にな゛うている◎ 以上め如く１本発明はＱ−ド曽の低抵抗化とセルの縮小
化を同時に達成しておｌ）、ＣＭＯＳメモリー配線とし
ては、４種の金属および各種のシリサイドが可能である
。
”、。
・・・１′・：・：
【図面の簡単な説明】
第１図は従来のＣＭｏ　８メモリ装置のセル部分の平面
図、第２図は本発明実施例のＣＭＯＳメモリ装置の七ル
ー分の平面図である。 ニクム）、２・・・・・・Ｍａｃ線（拡散層）、３・・
・・・・ＧＮＤ４゛線（′アルミニウム）、４・・・・
・・ワード線（アルミニウム）、５・・・・・・ＧＮＤ
線（モリプデ２）、６・・・・・・ワニ、ド線（モ替プ
デ／）　　である′。

Claims (1)

    【特許請求の範囲】
  1. 相補型絶縁ゲート電界効果半導体メモリ装置に於て、電
    源配線の少くとも１つとワード°配線とが同一め配線層
    によシ形成されていることを特徴とする相補型絶縁ゲー
    ト電界効果半導体メモリ装置。
JP56141892A 1981-09-09 1981-09-09 相補型絶縁ゲ−ト電界効果半導体メモリ装置 Pending JPS5843568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56141892A JPS5843568A (ja) 1981-09-09 1981-09-09 相補型絶縁ゲ−ト電界効果半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56141892A JPS5843568A (ja) 1981-09-09 1981-09-09 相補型絶縁ゲ−ト電界効果半導体メモリ装置

Publications (1)

Publication Number Publication Date
JPS5843568A true JPS5843568A (ja) 1983-03-14

Family

ID=15302587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56141892A Pending JPS5843568A (ja) 1981-09-09 1981-09-09 相補型絶縁ゲ−ト電界効果半導体メモリ装置

Country Status (1)

Country Link
JP (1) JPS5843568A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217356A (ja) * 1983-05-25 1984-12-07 Nec Corp 半導体記憶装置
JPS601864A (ja) * 1983-06-20 1985-01-08 Toshiba Corp 半導体メモリ
JPS604253A (ja) * 1983-06-23 1985-01-10 Nec Corp 半導体集積回路メモリ
JPS60127757A (ja) * 1983-12-15 1985-07-08 Fujitsu Ltd 半導体記憶装置
JPS60234360A (ja) * 1984-05-07 1985-11-21 Nec Corp 半導体記憶装置
JPS6159867A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPS62204650A (ja) * 1986-03-05 1987-09-09 Hitachi Ltd Ｐｂ信号試験方式
US4716450A (en) * 1984-06-26 1987-12-29 Nec Corporation Semiconductor integrated circuit having complementary field effect transistors
JPH0214567A (ja) * 1989-05-24 1990-01-18 Hitachi Ltd 半導体集積回路装置の製法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217356A (ja) * 1983-05-25 1984-12-07 Nec Corp 半導体記憶装置
JPH0345551B2 (ja) * 1983-05-25 1991-07-11 Nippon Electric Co
JPS601864A (ja) * 1983-06-20 1985-01-08 Toshiba Corp 半導体メモリ
JPS604253A (ja) * 1983-06-23 1985-01-10 Nec Corp 半導体集積回路メモリ
JPS60127757A (ja) * 1983-12-15 1985-07-08 Fujitsu Ltd 半導体記憶装置
JPS60234360A (ja) * 1984-05-07 1985-11-21 Nec Corp 半導体記憶装置
US4716450A (en) * 1984-06-26 1987-12-29 Nec Corporation Semiconductor integrated circuit having complementary field effect transistors
JPS6159867A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPS62204650A (ja) * 1986-03-05 1987-09-09 Hitachi Ltd Ｐｂ信号試験方式
JPH0214567A (ja) * 1989-05-24 1990-01-18 Hitachi Ltd 半導体集積回路装置の製法

Similar Documents

Publication Publication Date Title
JPS5843568A (ja) 相補型絶縁ゲ−ト電界効果半導体メモリ装置
KR970063679A (ko) 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로
JPS591199U (ja) 半導体メモリ素子
JPS59167049A (ja) 半導体装置
JPS58199557A (ja) ダイナミツクメモリ装置
JPS5854654A (ja) 半導体集積回路装置
US7566589B2 (en) Apparatus and method for signal bus line layout in semiconductor device
JPH07118507B2 (ja) バンプ実装を用いる半導体集積回路
JPH05243482A (ja) 半導体集積回路
JPS6197849A (ja) ゲ−トアレイｌｓｉ装置
JPS6265449A (ja) 半導体集積回路装置
JPH0247851A (ja) 出力バッファ回路を備えた半導体集積回路装置
JPS58222573A (ja) 半導体集積回路装置
US20040256741A1 (en) Apparatus and method for signal bus line layout in semiconductor device
JP2515029B2 (ja) 半導体記憶装置
JP2946746B2 (ja) 半導体集積装置
JP2634800B2 (ja) 半導体集積回路スタンダードセル
JP2621442B2 (ja) 半導体記憶装置
JPS60134462A (ja) 集積化半導体論理回路装置
JPH0722516A (ja) 半導体集積回路装置
JPH0210870A (ja) 半導体集積回路装置
JP3052374B2 (ja) Ｃｍｏｓ集積回路のレイアウト方法
JPH0621329A (ja) 樹脂封止型半導体装置
JPS5820146B2 (ja) ハンドウタイキオクカイロ
JPS6022327A (ja) 半導体装置