JPS5842231A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPS5842231A
JPS5842231A JP14024681A JP14024681A JPS5842231A JP S5842231 A JPS5842231 A JP S5842231A JP 14024681 A JP14024681 A JP 14024681A JP 14024681 A JP14024681 A JP 14024681A JP S5842231 A JPS5842231 A JP S5842231A
Authority
JP
Japan
Prior art keywords
resist
layer
etched
pattern
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14024681A
Other languages
English (en)
Other versions
JPH03770B2 (ja
Inventor
Toshihiko Yoshida
俊彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14024681A priority Critical patent/JPS5842231A/ja
Publication of JPS5842231A publication Critical patent/JPS5842231A/ja
Publication of JPH03770B2 publication Critical patent/JPH03770B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板の上に設けた上下2層の被エツチング層の
エツチングを行なうために、2層のレジストΔターンを
精度よく形成する。微細ノリーン形成方法に関する。
一般K、レジスト/lターンの形成方法は、レジストを
スピンコードシ、これを!リペークしてレジストから溶
剤を蒸発させて固形化し、紫外線などで露光して潜像を
形成し、現像液でノリーンを形成し、さらKlfストベ
ーキングによって強化し、かつ、基板との密着性を高め
る。
さて上下2層の被エツチング層のエツチングを行なうに
は2層のレジストを必要とすゐ場合があム上層のエツチ
ングを行なう第1のレジスト/lターンに特別の処理を
施さないで、この上に第2のレジストをス/y=r−)
すると、第1のレジストがこれに溶解し、次に第2の露
光に感光し、さらKll像液および洗浄液に溶解する。
このように第1のレジストノターンが変化すると、第2
層のΔターン形成が乱れる。これを防止するKa、露光
および溶剤に対する第1のレジストツクターンの抵抗を
強化すればよい、たとえばダストペーキンダの温度を高
めることが1つの方法であるが、レジストが丸く変形し
て、第2のエツチングの精度を低下させるので、通常は
4ストベーキングの温度を変形温度以下としている。従
って、下層のノ4ターンを形成する場合に上記欠点を免
れない。
本発明の目的は上記欠点を解消することである。
本発明の上記目的は、上下2層の被エツチング層の上に
、常法によって?ジレジストをメビンコートシ、ノリベ
ーキング、露光、現像、洗浄および4ストベーキングを
行なって第1のレジスト−ターンを形成し、このパター
ンによつて上層のエツチングを行なう先後に、このIジ
レジストが、次に使用する第2のレジストならびにその
現像液および洗浄液に対して不溶性とな夛、かつ、その
露光に対する感光性を失う温度であって、しか龜形成さ
れ要路1のノやターンが流れない温度において第3ベー
キングを行ない、次に第2のレジストを使用して、常法
によって第2のレジスト/クターンを形成し、このパタ
ーンによって下層のエツチングを行なうことを特徴とす
る微aI4ターン形成方法によつて達成することができ
る。
本発明で使用する第2のレジストは/ジでもネガでもよ
い、 本発明O特徴は、従来の4ストベーキングによって鋭い
新聞を有する第1のレジストノ母ターンを形成し、これ
Kよって精度の高い第1のエツチングを行ない、次に通
常の4ストベ一キング温度よシ高いが、すでに形成され
要路1のレジストノ母ターンが流れない程度の温度で、
第3ベーキングを行うことくよって、第10レジストパ
ターンを熱重合によって強化し、この上に第2のレゾス
トを常法によってスピンコードし、グリベーキング、露
光、現像、洗浄を行なっても第2のツヤターンが乱れな
い。従って微細な2層ノリーンを形成することができる
次に実施例によって本発明の詳細な説明する。
シリコン基板の上に厚み0.1!!J1mのポリシリコ
ン層を■法によって沈着させ、その表面を酸化して厚与
0.1 smの酸化膜を形成し、さらに厚み0.5−の
ぼりシリコン層を沈着させえ、/ジレジストは東京応化
工業課0FPR$800を5000r−でスピンコード
して厚み約10amとし、温度85℃で20分グリベー
クし、波長436mmの紫外光で露光して潜像を形成し
、や東京応化工業襞間−#で現偉し、水洗の後に温度1
30℃で20分メスストークした。以上は通常の処理で
ある。こうして形成し九デジツヤターンによって、O倉
S%を含むCFaでグラje−vエツチングして、上層
の4リシリコン層のIリーンを形成した。
次に本発明に従って、温度170℃で30分第3ベーキ
ングを行なって、すでに形成した/ジノ臂ターンを熱重
合により強化し丸後に、通常の方法でネf/中ターンを
形成した。すなわち、東京応化工業[OMR−831?
repを500Orpmでスピンコードして厚み800
0Aとし、温−80℃でオリベークし、波長36511
11の紫外光で露光して潜像を形成し、東京応化工業課
OMB M漬液で、*儂し、東京応化工業製酢酸ブチル
系OMRりンス液で洗浄し、温度140℃で20分Iス
トベークしてネfレジストノターンを形成した。?:、
の)臂ターンによって、まず7ツ酸系エツチング液で酸
化膜をエツチングし、次KOs596を含むCF4プラ
ズマエツチングによって下層のぼりシリコン層をエツチ
ングした。
これKよって上下2層とも精度の高いツクターンを形成
する仁とができた。
この例では第2のレジストとしてネガレジストを使用し
たが、前述のように/ジレジストを使用することもでき
る。
特許出願人 富士通株式会社 特許出願代理人 弁理士 宵 木   朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 手続補正書 昭和57年 7月27日 特許庁長官若杉和夫殿 1、事件の表示 昭和56年 特許願  第140,246号2、発明の
名称 微細パターン形成方法 3、補正をする者 事件との関係  特許出願人 名称 (522)冨士通株式会社 4、代理人 5、補正の対象 (1)  明細書の「発明の詳細な説明」の欄6、補正
の内容 (1)  明細書第5頁第14行、「85cpJ をr
(35cp)Jと訂正する。

Claims (1)

    【特許請求の範囲】
  1. 1、上下2層の被エツチング層の上K、常法によって/
    ゾレジストをスピンコードし、グリベーキング、露光、
    現像、洗浄および4ストベ一キングヲ行なって第1のレ
    ジストIリーンを形成し、この/ぐターンによって上層
    のエツチングを行なう先後に、このIジレジストが、次
    に使用する第2のレゾストならびにその現像11!訃よ
    び洗浄液に対して不溶性となり、かつその露光に対する
    感光性を失う温度であって、しかも形成された第1oパ
    ターンが流れない温度において第3ペーキンダを行ない
    1次に第2のレジストを使用して、常法によって第2の
    レジストノぐターンを形成し、とOΔターンによって下
    層のエツチングを行なうことを特徴とする微細ノリーン
    形成方法。
JP14024681A 1981-09-08 1981-09-08 パターン形成方法 Granted JPS5842231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14024681A JPS5842231A (ja) 1981-09-08 1981-09-08 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14024681A JPS5842231A (ja) 1981-09-08 1981-09-08 パターン形成方法

Publications (2)

Publication Number Publication Date
JPS5842231A true JPS5842231A (ja) 1983-03-11
JPH03770B2 JPH03770B2 (ja) 1991-01-08

Family

ID=15264308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14024681A Granted JPS5842231A (ja) 1981-09-08 1981-09-08 パターン形成方法

Country Status (1)

Country Link
JP (1) JPS5842231A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4790209A (en) * 1985-08-29 1988-12-13 Toyoda Gosei Co., Ltd. Impact energy absorbing steering wheel
US4829848A (en) * 1985-01-22 1989-05-16 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Energy absorbing apparatus for steering wheel
US4920821A (en) * 1985-01-22 1990-05-01 Kabushiki Kaishma Tokai-Rika-Denki-Seisakusho Steering wheel for vehicle
JPH0430799U (ja) * 1990-07-05 1992-03-12

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911577A (ja) * 1972-06-01 1974-02-01
JPS50154066A (ja) * 1974-05-31 1975-12-11
JPS54146966A (en) * 1978-05-10 1979-11-16 Nec Corp Pattern forming method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911577A (ja) * 1972-06-01 1974-02-01
JPS50154066A (ja) * 1974-05-31 1975-12-11
JPS54146966A (en) * 1978-05-10 1979-11-16 Nec Corp Pattern forming method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829848A (en) * 1985-01-22 1989-05-16 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Energy absorbing apparatus for steering wheel
US4920821A (en) * 1985-01-22 1990-05-01 Kabushiki Kaishma Tokai-Rika-Denki-Seisakusho Steering wheel for vehicle
US4790209A (en) * 1985-08-29 1988-12-13 Toyoda Gosei Co., Ltd. Impact energy absorbing steering wheel
JPH0430799U (ja) * 1990-07-05 1992-03-12

Also Published As

Publication number Publication date
JPH03770B2 (ja) 1991-01-08

Similar Documents

Publication Publication Date Title
JPH08190203A (ja) レジスト パターン形成方法
JP2829555B2 (ja) 微細レジストパターンの形成方法
JPS60214532A (ja) パタ−ン形成方法
JP3471335B2 (ja) 半導体素子の微細パターンの形成方法
JPS5842231A (ja) パターン形成方法
JPH0143450B2 (ja)
JPH07135140A (ja) レジストパターン形成方法
JP2002151381A (ja) パターン形成方法
TWI240302B (en) Method for increasing adhesion of rework photoresist on oxynitride film
JPH0463349A (ja) フォトマスクブランクおよびフォトマスク
JPS5829619B2 (ja) シヤシンシヨツコクヨウホトマスク
JPS60235426A (ja) 半導体集積回路装置の製造方法
JPH022519A (ja) 液晶表示素子の製造方法
JPS60182134A (ja) パタ−ン形成方法
JP2738430B2 (ja) カラー液晶表示装置の製造法
JPH0319540B2 (ja)
JPH06151351A (ja) 電極形成方法
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JPS6086543A (ja) 微細パタ−ン形成方法
JPH06112119A (ja) レジストパターン形成方法
JPS60237439A (ja) レジスト材料及びそのレジストによる微細パタ−ン形成方法
JPH0836254A (ja) マスクの製造方法
JPS5836494B2 (ja) シヤシンシヨツコクヨウホト マスクノセイゾウホウホウ
JPH06140296A (ja) パターン形成方法
JPS62150350A (ja) パタ−ン形成方法