JPH08190203A - レジスト パターン形成方法 - Google Patents

レジスト パターン形成方法

Info

Publication number
JPH08190203A
JPH08190203A JP7178613A JP17861395A JPH08190203A JP H08190203 A JPH08190203 A JP H08190203A JP 7178613 A JP7178613 A JP 7178613A JP 17861395 A JP17861395 A JP 17861395A JP H08190203 A JPH08190203 A JP H08190203A
Authority
JP
Japan
Prior art keywords
forming
resist pattern
photoresist
pattern
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7178613A
Other languages
English (en)
Other versions
JP2731516B2 (ja
Inventor
相満 ▲ベ▼
Sang Man Bae
Ki Ho Baik
基鎬 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940016979A external-priority patent/KR0130168B1/ko
Priority claimed from KR1019940016978A external-priority patent/KR0144420B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH08190203A publication Critical patent/JPH08190203A/ja
Application granted granted Critical
Publication of JP2731516B2 publication Critical patent/JP2731516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、半導体素子製造工程に用い
られるレジストパターン形成の際、光のコントラストを
向上させて垂直なプロファイルを有するレジストパター
ンを得ることにある。 【構成】 1次レジストパターンを形成し、その上部に
2次レジストパターンを形成する方法で垂直なプロファ
イルを有するレジストパターンを形成する。また、1次
レジストを形成し、露光工程で1次レジストに露光領域
を形成した後、その上部に2次レジストを形成し露光工
程で2次レジストに露光領域を形成した後、現像工程で
前記1次レジスト及び2次レジストのパターンを同時に
形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子製造の際
のレジスト パターン形成方法に関し、特に垂直なプロ
ファイルを有するレジスト パターン形成方法に関す
る。
【0002】
【従来の技術】従来のSLR(Single Laye
r Resist)及びTLR(Tri−level
Resist)工程によりレジスト パターンを形成す
る際、レジスト下部にある基板(Substrate)
又は下部層(Under Layer)から反射される
光により、レジスト パターンの側壁にノッチング(n
otching)が発生して垂直なプロファイルを得ら
れない問題が発生する。
【0003】図1は、従来技術の第1実施例によりレジ
ストを露光する工程を示した図面で、基板(35)又は
下部層上にフォト レジスト(34)を塗布し、マスク
(32)を介して光(31)を前記レジスト(34)に
露光するとレジスト(34)を透過した光が基板(3
5)の表面で反射し、さらに、レジスト(34)の上部
表面で再反射する。その結果、乱反射された光(36)
により非露光領域のレジストが露光され感光膜パターン
の側壁が一部除去されるノッチング(Notchin
g)が発生する。
【0004】また、基板上にさらに他のパターンが形成
された状態でその上部に感光膜を塗布し、露光及び現像
工程でレジスト パターンを形成する際、下部パターン
により発生するトポロジー(Topology)に感光
膜パターンの側壁が激しく除去されるノッチングが発生
する。
【0005】一方、一般的に微細パターンを得るため用
いるフォト レジストは、粘性度が低い高感応(Hig
h sensitivity)レジストで、肉厚のレジ
ストが得られない欠点がある。このような肉厚の薄いレ
ジストでは金属層(Metal Layer)をパター
ニングするマスクに用いるのには難しさが伴う。従っ
て、レジストの厚さを増加させるためにレジストをダブ
ル コーティング(Doulbe coating)す
る方法が現れた。
【0006】図6は、従来技術の第2実施例によりレジ
ストをシリコン基板上にダブルコーティング(Doub
le coating)することを示した断面図で、ス
ピナーの軸(45)に装着したシリコン基板(44)を
回転させながらノズル(41)を介して液状フォト レ
ジスト(46)を滴下し、前記シリコン基板(44)の
上部に1次フォト レジスト(43)を塗布した後、そ
の上部に2次フォトレジスト(42)を塗布したもので
ある。
【0007】前記2次フォト レジスト(42)を塗布
する際、2次フォト レジスト(42)の中にあるソル
ベントが1次フォト レジスト(43)上部面を溶解
し、1次フォト レジスト(43)と2次フォト レジ
スト(42)の界面の状態が不良になってフォト レジ
ストの厚さユニフォマティが下がるようになり、フォト
レジストの厚さが厚いほどレジストパターンの解像度が
低下するようになる。これは焦点深度 (Depth of Focu
s) が制限され縮小露光装置の工程マージンが低下され
るためである。
【0008】
【発明が解決しようとする課題】本発明の目的は、前記
した従来技術の第1実施例から発生する問題点を解決す
るため下部基板の表面で反射される光を吸収するように
した肉薄の1次フォトレジストパターンを形成すること
により、垂直プロファイルを有するレジストパターン形
成方法を提供することにある。
【0009】本発明のさらに他の目的は、従来技術の第
2実施例から発生する問題点を解決するため1次フォト
レジストを塗布した後、露光し、その上部に反射防止膜
を塗布した後、2次フォトレジストを塗布し、その後露
光して、現像工程で1次及び2次レジストパターンを形
成するレジストパターン形成方法を提供することにあ
る。
【0010】
【課題を解決するための手段】前記した第1番目の目的
を達成するための本発明は、レジストパターン形成方法
において、基板または下部層上部に1次フォトレジスト
を肉薄に塗布する段階と、マスクを用いた露光工程と現
像工程を実施して1次フォトレジストパターンを形成す
る段階と、全面に亘って中間層を形成する段階と、2次
フォトレジストを塗布した後、前記1次フォトレジスト
を露光する際に用いたマスクと同様のマスクを用いた露
光工程と現像工程で2次フォトレジストパターンを形成
する段階と、露出した中間層をエッチングし、前記1次
フォトレジストパターンと重なる2次フォトレジストパ
ターンで垂直なプロファイルを有するレジストを形成す
る段階を含むことを特徴とする。
【0011】前記した第2番目の目的を達成するための
本発明は、レジストパターン形成方法において、基板ま
たは下部層上部に1次フォトレジストを塗布し、マスク
を用いた露光工程を実施して露光領域を形成する段階
と、全面に亘って非反射層を肉薄に形成する段階と、前
記非反射層上部に2次フォトレジストを塗布し、前記の
マスクと同様なマスクを用いた露光工程を実施して2次
フォトレジストに露光領域を形成する段階と、現像工程
で前記露光領域等と露光領域等の間にある非反射層を除
去し、垂直なプロファイルを有するレジストパターンを
形成する段階を含むことを特徴とする。
【0012】
【発明の実施の形態】以下、添付した図を参照して本発
明の実施の形態を詳細に説明する。
【0013】図2乃至図5は、本発明の第1実施例によ
りレジストパターンを形成する段階を示す断面図であ
る。
【0014】図2は、基板(5)上部に1次フォトレジ
スト(7)を肉薄に塗布し、マスク(2)を介して光
(1)を前記1次フォトレジスト(7)に露光して露光
領域(8)を形成した断面図である。
【0015】前記1次フォトレジスト(7)は、DOF (d
epth of focus)を向上させるため1000オングストロ
ーム以下の肉薄に塗布したもので、露光の際に少ない露
光エナージー源でレジストパターンの解像度を増大させ
ることができる。しかし、前記1次フォトレジスト
(7)の厚さだけでは下部層のエッチング工程で十分に
有効なエッチングマスクとして用いることができない。
【0016】そこで次に、1次フォトレジスト(7)の
露光領域(8)を現像工程で除去して1次フォトレジス
トパターン(7´)を形成した後、ハードベーク (Hard
Bake)を150−300℃の温度範囲で実施して1次フ
ォトレジストパターン(7´)を硬化させる。また、2
次フォトレジストをコーティングする際、1次フォトレ
ジストパターン(7´)の損傷を防ぐため、肉薄の物質
であるエスオージー (SOG : Spin on glass)又はプラズ
マ・エンハンスメントオキサイド (Plasma enhancement
oxide) でなる中間層(10)を500オングストロー
ム−2000オングストローム厚さに形成し、その上部
に2次フォトレジスト(9)を塗布した後、図2で用い
られたマスクと同様のマスク(2)を介し、光(1)を
2次フォトレジスト(9)で露光させる。図3はこのと
きの状態を示す断面図である。前記中間層(10)は、
望ましくは透明度が高い物質で金属物質ではないARC (a
nti reflective coationg)物質、例えばポリビニルアル
コール (poly vinile alcoal) が含まれた物質を用いる
ことが良い。
【0017】この際、露光される光は反射光(11)の
影響が最少化されコントラストが向上する。即ち、2次
フォトレジスト(9)を透過した光は基板(5)の表面
で反射され、反射された光が2次フォトレジスト(9)
の表面で再反射されて1次フォトレジストパターン(7
´)で吸収されることにより、非露光領域の2次フォト
レジスト(9)が露光される問題点は最少化される。
【0018】前記2次フォトレジスト(9)の厚さは、
2次フォトレジスト(9)の下部に形成されるパターニ
ングしようとする下部層の厚さにより決定される。
【0019】図4は、前記の露光工程で2次フォトレジ
スト(9)に露光領域(3)が形成されたことを示す断
面図である。
【0020】図5は、現像工程で前記2次フォトレジス
ト(9)の露光領域(3)を除去して2次フォトレジス
トパターン(9´)を形成し、露出した中間層(10)
をエッチングして垂直なプロファイルを有するレジスト
パターンを形成した断面図である。
【0021】図7乃至図10は、本発明の第2実施例に
よりレジストパターンを形成する段階を示した断面図で
ある。
【0022】図7は、シリコン基板(14)上部に1次
フォトレジスト(13)を1000オングストローム以
下の厚さに塗布し、マスク(12)を介し光(11)を
前記1次フォトレジスト(13)に露光して露光領域
(20)を形成した状態を示す断面図である。
【0023】図8は、前記1次フォトレジスト(13)
と前記露光領域(20)を保護するため、非反射層 (an
ti reflective layer)(15)を数百乃至数千オングス
トロームの厚さに形成した断面図である。前記非反射層
(15)はレジストに含まれたソルベントに溶解せず、
光の吸収が強いポリイミド (polyimide)又はARC (Anti
Reflective Coating) 物質で形成する。前記ARC 物質は
現像液 (developer)のH2 Oにより溶解される性質を有
している。
【0024】図9は、前記非反射層(15)上部に肉薄
の2次フォトレジスト(16)を塗布し、図7で用いた
マスクと同様のマスク(18)を介して光(17)を前
記2次フォトレジスト(16)へ露光して露光領域(2
1)を形成した状態の断面図である。
【0025】図10は、前記2次フォトレジスト(1
6)の露光領域(21)とその下部の非反射層(15)
及び1次フォトレジスト(13)の露光領域(20)を
現像工程で除去し、2次フォトレジストパターン(16
´)、非反射層パターン(15´)と1次フォトレジス
トパターン(13´)を形成した断面図である。
【0026】前記非反射層(15)は前記現像工程の現
像液で除去される。
【0027】前記した本発明の第2実施例によると肉薄
レジストで露光の際、十分なDOF 工程マージンを有する
点を利用して1次フォトレジストを塗布し、露光工程を
実施し、その上部に2次レジストを塗布して露光工程を
実施する工程方法を利用し、肉厚のレジストパターンを
形成しながらもプロファイルが良好になることが分か
る。
【0028】図11は、本発明の第3実施例により多層
レジストを形成したものを示す断面図で、基板(54)
上部に1次フォトレジスト(55)、1次非反射膜(5
6)、2次フォトレジスト(57)、2次非反射膜(5
8)、3次フォトレジスト(59)を順次積層したもの
である。そのため、多層レジストの厚さを7〜8μm程
度に形成することができる。参考までに、本発明の第2
実施例の如くそれぞれのフォトレジストを塗布した後、
同様なマスクを用いて露光工程を実施すると、垂直なプ
ロファイルを有するレジストパターンを形成することが
できる。
【0029】
【発明の効果】前記の如く、本発明によると1次フォト
レジストパターンが既に形成された状態で中間層を形成
し、その上部に2次フォトレジストを塗布した後、露光
工程を実施する。この2次フォトレジストの露光工程の
際に、下部の1次フォトレジストパターンから乱反射さ
れる光を吸収して2次フォトレジストパターンでノッチ
ングの発生を最少化できる。それのため、垂直なプロフ
ァイルを有するレジストパターンを形成することができ
る。
【0030】また、本発明によると1次フォトレジスト
と2次フォトレジストをダブルコーティングし、ダブル
露光して肉厚のレジストで垂直なプロファイルを有する
レジストパターンを形成することができる。
【図面の簡単な説明】
【図1】従来技術の第1実施例によりレジストパターン
を形成する際、光が基板の表面から乱反射が生じること
を示した断面図。
【図2】本発明の第1実施例によりレジストパターンを
形成する段階を示した断面図。
【図3】本発明の第1実施例によりレジストパターンを
形成する段階を示した断面図。
【図4】本発明の第1実施例によりレジストパターンを
形成する段階を示した断面図。
【図5】本発明の第1実施例によりレジストパターンを
形成する段階を示した断面図。
【図6】従来技術の第2実施例によりレジストをタブル
コーティング (Double coating) することを示した断面
図。
【図7】本発明の第2実施例によるレジストパターンを
形成する段階を示した断面図。
【図8】本発明の第2実施例によるレジストパターンを
形成する段階を示した断面図。
【図9】本発明の第2実施例によるレジストパターンを
形成する段階を示した断面図。
【図10】本発明の第2実施例によるレジストパターン
を形成する段階を示した断面図。
【図11】本発明の第3実施例により基板上部に多層レ
ジストを塗布した断面図。
【符号の説明】
1,17,31…光、2,12,18,32…マスク、
3,8,20,21…露光領域、5,14,44…基
板、7,13,43,55…1次フォトレジスト、9,
16,42,57…2次フォトレジスト、10…中間
層、15…非反射膜、41…ノズル、45…スピナー
軸、59…3次フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G03F 7/40 521 H01L 21/027

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 レジスト パターン形成方法において、 基板または下部層上部に1次フォト レジストを肉薄で
    塗布する段階と、 マスクを用いた露光工程と現像工程を実施して1次フォ
    ト レジスト パターンを形成する段階と、 全面に中間層を形成する段階と、 2次フォト レジストを塗布した後、前記1次フォト
    レジストを露光する際に用いたマスクと同様のマスクを
    用いた露光工程と現像工程で2次フォト レジスト パ
    ターンを形成する段階と、 露出した中間層をエッチングし、前記1次フォトジスト
    パターンと重なる2次フォト レジスト パターンで
    垂直なプロファイルを有するレジストを形成する段階を
    含むレジスト パターン形成方法。
  2. 【請求項2】前記中間層はエス オー ジー(SOG:
    Spin on glass)、またはプラズマエンハ
    ンスメント オキサイド(Plasma enhnac
    ement oxide)であることを特徴とする請求
    項1記載のレジスト パターン形成方法。
  3. 【請求項3】前記中間層は、透明度が高いポリ ビニル
    アルコールが含まれた物質であることを特徴とする請
    求項1記載のレジスト パターン形成方法。
  4. 【請求項4】前記1次フォト レジストの厚さは、10
    00オングストローム以内の厚さで塗布することを特徴
    とする請求項1記載のレジスト パターン形成方法。
  5. 【請求項5】前記2次フォト レジストの厚さは、パタ
    ーンしようとする層の厚さを考慮して十分に肉厚に形成
    することを特徴とする請求項1記載のレジスト パター
    ン形成方法。
  6. 【請求項6】前記中間層の厚さは、500オングストロ
    ーム−2000オングストロームにすることを特徴とす
    る請求項1記載のレジスト パターン形成方法。
  7. 【請求項7】前記1次フォト レジスト パターンを形
    成した後、150−300℃の温度範囲でハード ベー
    クを実施することを含むことを特徴とする請求項1記載
    のレジスト パターン形成方法。
  8. 【請求項8】レジスト パターン形成方法において、 基板または下部層上部に1次フォト レジストを塗布
    し、マスクを用いた露光工程を実施して露光領域を形成
    する段階と、 全面に非反射層を肉薄で形成する段階と、 前記非反射層上部に2次フォト レジストを塗布し、前
    記のマスクと同様のマスクを用いた露光工程を実施して
    2次フォト レジストに露光領域を形成する段階と、 現像工程で前記露光領域等と露光領域等の間にある非反
    射層を除去し、垂直なプロファイルを有するレジスト
    パターンを形成する段階を含むことを特徴とするレジス
    ト パターン形成方法。
  9. 【請求項9】前記非反射層は、100−1000オング
    ストロームの厚さにすることを特徴とする請求項8記載
    のレジスト パターン形成方法。
  10. 【請求項10】前記非反射層は光の吸収が良好であり、
    現像液(developer)のH2 Oにより溶解され
    る性質を有する物質であること特徴とするレジストパタ
    ーン形成方法。
JP7178613A 1994-07-14 1995-07-14 レジストパターン形成方法 Expired - Fee Related JP2731516B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019940016979A KR0130168B1 (ko) 1994-07-14 1994-07-14 미세 패턴 형성방법
KR94-16978 1994-07-14
KR1019940016978A KR0144420B1 (ko) 1994-07-14 1994-07-14 리소그라피 공정방법
KR94-16979 1994-07-14

Publications (2)

Publication Number Publication Date
JPH08190203A true JPH08190203A (ja) 1996-07-23
JP2731516B2 JP2731516B2 (ja) 1998-03-25

Family

ID=26630489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178613A Expired - Fee Related JP2731516B2 (ja) 1994-07-14 1995-07-14 レジストパターン形成方法

Country Status (5)

Country Link
US (2) US5830624A (ja)
JP (1) JP2731516B2 (ja)
CN (1) CN1042776C (ja)
DE (1) DE19525745B4 (ja)
GB (1) GB2291207B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060003A (ja) * 1999-06-29 2001-03-06 Hyundai Electronics Ind Co Ltd フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
JP2008083537A (ja) * 2006-09-28 2008-04-10 Tokyo Ohka Kogyo Co Ltd パターン形成方法及び被覆膜形成用材料
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns
US6228279B1 (en) * 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
JP3257593B2 (ja) * 1999-02-05 2002-02-18 日本電気株式会社 半導体装置の製造方法
US6410453B1 (en) 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
WO2001098833A1 (fr) * 2000-06-22 2001-12-27 Toray Industries, Inc. Composition radiosensible positive et procede de production de structures au moyen de celle-ci
AU8500701A (en) * 2000-08-17 2002-02-25 Shipley Co Llc Etch resistant antireflective coating compositions
US6962770B2 (en) * 2000-09-14 2005-11-08 Canon Kabushiki Kaisha Method of manufacturing an electroconductive film, and an apparatus including it
US6582890B2 (en) * 2001-03-05 2003-06-24 Sandia Corporation Multiple wavelength photolithography for preparing multilayer microstructures
US6656667B2 (en) * 2001-03-14 2003-12-02 United Microelectronics Corp. Multiple resist layer photolithographic process
US6686132B2 (en) * 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
DE10127888A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
JP3830777B2 (ja) * 2001-06-14 2006-10-11 富士通株式会社 半導体装置の製造方法
KR100445004B1 (ko) * 2002-08-26 2004-08-21 삼성전자주식회사 모노리틱 잉크 젯 프린트 헤드 및 이의 제조 방법
US20040077173A1 (en) * 2002-10-17 2004-04-22 Swaminathan Sivakumar Using water soluble bottom anti-reflective coating
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
DE10309266B3 (de) * 2003-03-04 2005-01-13 Infineon Technologies Ag Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
US7379487B2 (en) * 2005-02-14 2008-05-27 Neumann Information Systems, Inc. Two phase reactor
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
US20100003623A1 (en) * 2008-07-03 2010-01-07 United Microelectronics Corp. Method of patterning multiple photosensitive layers
US8466000B2 (en) 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
US20130010165A1 (en) 2011-07-05 2013-01-10 United Microelectronics Corp. Optical micro structure, method for fabricating the same and applications thereof
US9312292B2 (en) 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
CN102354087A (zh) * 2011-11-03 2012-02-15 中国科学院半导体研究所 一种提高光刻胶曝光精度的方法
US8318579B1 (en) 2011-12-01 2012-11-27 United Microelectronics Corp. Method for fabricating semiconductor device
US8815102B2 (en) 2012-03-23 2014-08-26 United Microelectronics Corporation Method for fabricating patterned dichroic film
US9401441B2 (en) 2012-06-14 2016-07-26 United Microelectronics Corporation Back-illuminated image sensor with dishing depression surface
US8779344B2 (en) 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
US8871596B2 (en) 2012-07-23 2014-10-28 International Business Machines Corporation Method of multiple patterning to form semiconductor devices
US8828779B2 (en) 2012-11-01 2014-09-09 United Microelectronics Corp. Backside illumination (BSI) CMOS image sensor process
US8779484B2 (en) 2012-11-29 2014-07-15 United Microelectronics Corp. Image sensor and process thereof
US9279923B2 (en) 2013-03-26 2016-03-08 United Microelectronics Corporation Color filter layer and method of fabricating the same
US9537040B2 (en) 2013-05-09 2017-01-03 United Microelectronics Corp. Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof
US9129876B2 (en) 2013-05-28 2015-09-08 United Microelectronics Corp. Image sensor and process thereof
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9841319B2 (en) 2013-11-19 2017-12-12 United Microelectronics Corp. Light detecting device
CN104332393B (zh) * 2014-10-17 2017-01-25 中国航天科技集团公司第九研究院第七七一研究所 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺
US11081424B2 (en) 2019-06-18 2021-08-03 International Business Machines Corporation Micro-fluidic channels having various critical dimensions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170917A (ja) * 1987-01-09 1988-07-14 Nec Corp 微細パタ−ンの形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482977A (en) * 1966-02-11 1969-12-09 Sylvania Electric Prod Method of forming adherent masks on oxide coated semiconductor bodies
US3518084A (en) * 1967-01-09 1970-06-30 Ibm Method for etching an opening in an insulating layer without forming pinholes therein
US3506441A (en) * 1967-06-02 1970-04-14 Rca Corp Double photoresist processing
JPS5421089B2 (ja) * 1973-05-29 1979-07-27
US3849136A (en) * 1973-07-31 1974-11-19 Ibm Masking of deposited thin films by use of a masking layer photoresist composite
US3982943A (en) * 1974-03-05 1976-09-28 Ibm Corporation Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask
US4022927A (en) * 1975-06-30 1977-05-10 International Business Machines Corporation Methods for forming thick self-supporting masks
US4123272A (en) * 1977-05-17 1978-10-31 E. I. Du Pont De Nemours And Company Double-negative positive-working photohardenable elements
US4567132A (en) * 1984-03-16 1986-01-28 International Business Machines Corporation Multi-level resist image reversal lithography process
US4859573A (en) * 1984-08-13 1989-08-22 Ncr Corporation Multiple photoresist layer process using selective hardening
US4612275A (en) * 1985-04-26 1986-09-16 International Business Machines Corporation Multilayer resists with improved sensitivity and reduced proximity effect
JPH01129417A (ja) * 1987-11-16 1989-05-22 Oki Electric Ind Co Ltd 半導体素子における微細パターンの形成方法
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US5143820A (en) * 1989-10-31 1992-09-01 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal linens to contact windows
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US5275913A (en) * 1990-05-08 1994-01-04 Industrial Technology Research Institute Method for preparing resist patterns utilizing solvent development with subsequent resist pattern transfer, via a photo-hardening liquid adhesive, to a receiver substrate and oxygen reactive ion etching
US5304453A (en) * 1991-07-11 1994-04-19 Industrial Technology Research Institute Method for preparing resist patterns through image layer transfer to a receiver substrate, via a photo-hardening organic liquid adhesive, with subsequent oxygen reactive ion etching
DE4231312C2 (de) * 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
GB2284300B (en) * 1993-11-10 1997-11-19 Hyundai Electronics Ind Process for forming fine pattern of semiconductor device
KR0119377B1 (ko) * 1993-12-10 1997-09-30 김주용 반도체장치 제조방법
DE4400315C1 (de) * 1994-01-07 1995-01-12 Kernforschungsz Karlsruhe Verfahren zum stufenweisen Aufbau von Mikrostrukturkörpern und damit hergestellter Mikrostrukturkörper
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170917A (ja) * 1987-01-09 1988-07-14 Nec Corp 微細パタ−ンの形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060003A (ja) * 1999-06-29 2001-03-06 Hyundai Electronics Ind Co Ltd フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
JP2008083537A (ja) * 2006-09-28 2008-04-10 Tokyo Ohka Kogyo Co Ltd パターン形成方法及び被覆膜形成用材料
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法
JP4560066B2 (ja) * 2007-06-11 2010-10-13 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
US5989788A (en) 1999-11-23
DE19525745A1 (de) 1996-01-18
GB9514185D0 (en) 1995-09-13
GB2291207A (en) 1996-01-17
GB2291207B (en) 1998-03-25
CN1119340A (zh) 1996-03-27
CN1042776C (zh) 1999-03-31
JP2731516B2 (ja) 1998-03-25
US5830624A (en) 1998-11-03
DE19525745B4 (de) 2006-04-13

Similar Documents

Publication Publication Date Title
JP2731516B2 (ja) レジストパターン形成方法
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
JP2829555B2 (ja) 微細レジストパターンの形成方法
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
JPH08293462A (ja) 半導体装置の製造方法
JP3337020B2 (ja) 半導体装置の製造方法
JPH07287387A (ja) ハーフトーン型位相シフトマスク及びその製造方法
JP2560773B2 (ja) パターン形成方法
JP3091886B2 (ja) レジストパターンの形成方法
JP2692241B2 (ja) レジストパターンの形成方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JPS62245251A (ja) レジストパタ−ン形成方法
JP2676833B2 (ja) フォトレジストパターンの形成方法
JP2861530B2 (ja) パターン形成方法
JPH0574701A (ja) レジストパターン形成方法
JP2003163150A (ja) 半導体装置の製造方法
JP2586383B2 (ja) 反射および干渉防止樹脂膜の形成方法
JP3243904B2 (ja) レジストパターンの形成方法
JPH06112119A (ja) レジストパターン形成方法
JP3167398B2 (ja) 半導体装置の製造方法
JPS63138736A (ja) レジストのパタ−ニング方法
JPH0462166B2 (ja)
JPS6054439A (ja) 表面平坦化法
JPH04306828A (ja) パターニング方法
JPS61131446A (ja) レジストパタ−ン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees