JP3830777B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3830777B2
JP3830777B2 JP2001180584A JP2001180584A JP3830777B2 JP 3830777 B2 JP3830777 B2 JP 3830777B2 JP 2001180584 A JP2001180584 A JP 2001180584A JP 2001180584 A JP2001180584 A JP 2001180584A JP 3830777 B2 JP3830777 B2 JP 3830777B2
Authority
JP
Japan
Prior art keywords
layer
resist layer
silicon
intermediate layer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001180584A
Other languages
English (en)
Other versions
JP2002372787A (ja
Inventor
昭彦 乙黒
敏 武智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001180584A priority Critical patent/JP3830777B2/ja
Priority to US10/092,310 priority patent/US6887649B2/en
Publication of JP2002372787A publication Critical patent/JP2002372787A/ja
Application granted granted Critical
Publication of JP3830777B2 publication Critical patent/JP3830777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G03F7/0758—Macromolecular compounds containing Si-O, Si-C or Si-N bonds with silicon- containing groups in the side chains
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146—Laser beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、多層レジスト構造及び半導体装置の製造方法に関し、より詳しくは、膜のパターニングに使用される多層レジスト構造と、そのような多層レジスト構造を使用するパターニング工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、シリコン基板をパターニングして凹部を形成する工程や、シリコン膜をパターニングして電極を形成する工程、等が含まれている。そのようなパターニングは、レジストパターンをマスクに用いてシリコン基板、シリコン膜等を部分的にエッチングすることによりなされる。
【０００３】
レジストパターンは、半導体装置の高集積化、微細化に伴って幅が狭く形成されるので、幅に対する高さを表すアスペクト比が高くなって倒れてパターン不良が生じ易くなる。そこで、アスペクト比を小さくするために、レジストパターンを薄く形成することが行われているが、ドライエッチング耐性を考慮すると薄膜化には限界がある。
【０００４】
そこで、レジストパターンの傾倒を防止するためには、レジストパターンを三層構造にすることが有効である。三層構造のレジストパターンは、下部レジスト層、中間層及び上部レジスト層から構成され、中間層は下部及び上部レジスト層とは異なる材料から形成される。
例えば、特開平３−１２６０３６号公報には波長４３６ｎｍのｇ線露光用レジストの間に蛇紋岩などのシリル化生成物を挟んだ三層構造を使用することが記載されている。また、中間層としてアルコキキシラン・アクリル樹脂共重合体又はＳＯＧを使用し、上部レジスト層としてＤＵＶ露光材料を使用する三層構造が特開平５−９４０２２号に記載されている。さらに、中間層としてアモルファスシリコンを使用し、上部レジスト層としてＸ線露光用材料を使用する三層構造が特開平５−１２１３１２号公報に記載されている。
【０００５】
それらの三層構造のレジストは、上部レジスト層を露光、現像してパターニングした後に、上部レジスト層のパターンをマスクにして中間層と下部レジスト層をドライエッチングする工程を経てパターニングされる。そのドライエッチングにより上部レジスト層が除去されることもある。
また、下部レジスト層としてノボラック系フォトレジストを用い、中間層としてポリアリルシルセスキオキサンのようなシリコン含有ネガ形レジストを用い、上部レジスト層としてネガ形レジストを使用する三層構造が特開平５−３６５９９号公報に記載されている。この場合、上部レジスト層をＤＵＶ光で露光し、さらに現像してパターニングした後に、上部レジスト層をマスクに使用して中間層をArF エキシマレーザで露光し、さらに現像して中間層のパターンを形成するとともに上部レジスト層を除去し、その後に、中間層をマスクに使用して下部レジスト層をドライエッチングし、これによりシリコンパターン形成用のマスクが形成される。なお、ＤＵＶ光は、２３０〜３００ｎｍの波長の光である。
【０００６】
【発明が解決しようとする課題】
ところで、半導体装置を構成するシリコンパターンをさらに微細化するために波長１９３ｎｍのArF エキシマレーザに露光される脂環族樹脂を三層構造の上部レジスト層として使用し、三層構造の中間層としてＳＯＧ(spin on glass) を使用したところ、上部レジスト層のパターンに変形が生じやすいことが、本願発明者の実験によって明らかになった。
【０００７】
そのような上部レジスト層の変形は、中間層エッチング時の上部レジスト層材料自体のエッチング耐性が良くないことに加えて、中間層に対して密着性が良くないことが原因と考えられる。
本発明の目的は、脂環族化合物からなる上部レジスト層のパターンの変形を抑制することができる多層レジスト構造と、その多層レジスト構造を用いる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記した課題は、パターニング対象層の上に下部レジスト層を形成する工程と、構造にSi-O結合を含まないシリコン含有有機材料よりなる有機中間層を前記下部レジスト層上に形成する工程と、脂環式樹脂よりなる上部レジスト層を前記有機中間層上に形成する工程と、前記上部レジスト層を露光、現像してパターンを形成する工程と、前記上部レジスト層をマスクに用いて前記有機中間層を塩素又は臭化水素ガスでエッチングすることにより、前記上部レジスト層の前記パターンを前記有機中間層に転写する工程と、前記有機中間層をマスクに用いて前記下部レジスト層をエッチングすることにより、前記有機中間層の前記パターンを前記下部レジスト層に転写する工程と、前記下部レジスト層及び前記有機中間層をマスクに用いて前記パターニング対象層をエッチングすることにより、前記パターニング対象層をパターニングする工程とを有することを特徴とする半導体装置の製造方法により解決される。
【０００９】
本発明によれば、多層構造レジストにおいて、脂環式樹脂よりなる上部レジスト層の下の中間層の材料としてSi-O結合を持たないシリコン含有樹脂を用いている。この場合、シリコン含有樹脂に含まれるシリコン原子は炭素、シリコン、水素のいずれかに結合している。
そのような中間層は脂環式樹脂との密着性が良く、上部レジスト層を露光、現像によりパターニングした後でも上部レジスト層が中間層から剥離したり移動したりし難くなって上部レジスト層のパターン精度の劣化が回避される。
【００１０】
また、上部レジスト層のパターンをマスクにして中間層をエッチングする際のエッチング条件下で、上部レジスト層のエッチング耐性は良好である。
従って、上部レジスト層のパターンを中間層に転写し、中間層のパターンを下部レジスト層に転写して得られるレジストパターンの形状は良好になり、そのような多層構造レジストを用いた膜のパターニング精度は高くなる。
【００１１】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
図１、図２は、本発明の実施形態に係る膜のパターニング工程を示す断面図である。
まず、図１(a) に示すように、シリコン基板１の上に酸化シリコン、窒化シリコン等の絶縁膜２を介して多結晶又は非晶質のシリコン膜（パターニング対象層）３を０．２μｍの厚さに形成する。その後、シリコン膜３の上に下部レジスト層４を０．３〜１．０μｍ、例えば０．５μｍの厚さにスピンコーティングする。続いて、窒素雰囲気中又は空気中において下部レジスト層４を１５０℃で６０秒間の条件でプリベークを行い、さらに３００℃、６０秒間の条件でポストベークを行う。
【００１２】
下部レジスト層４として、KrF エキシマレーザにより露光されるKrF 用レジスト材料、例えばポリビニルフェノール樹脂を用いる。ポリビニルフェノール樹脂よりなるKrF 用レジスト材料として、ＴＯＫ社製の商品名ＴＤＵＲ−０１５がある。
次に、図１(b) に示すように、下部レジスト層４の上に有機シリコンよりなる中間膜５を０．１５μｍの厚さにスピンコーティングする。続いて、１５０℃、６０秒の条件で中間層５をベークする。
【００１３】
有機シリコンは、シリコン（Si）原子と酸素（Ｏ）原子の結合を持たず、シリコン原子は炭素（Ｃ）、シリコン（Si）、水素（Ｈ）の少なくともいずれかの原子に結合する構成を有している。そのような有機シリコン材料としては、例えばシトラコン酸ビス（トリメチルシリルメチル）−メタクリル酸ジメチルベンジル共重合体がある。シトラコン酸ビス（トリメチルシリルメチル）−メタクリル酸ジメチルベンジル共重合体は、シトラコン酸ビス（トリメチルシリルメチル）とメタクリル酸ジメチルベンジルの共重合比を１対１とした構成を有し、１１％のシリコン含有率を有している。
【００１４】
シトラコン酸ビス（トリメチルシリルメチル）−メタクリル酸ジメチルベンジル共重合体は、次の化学式で表される。なお、ｘとｙはそれぞれ共重合比であって本実施形態ではそれぞれ１としている。
【００１５】
【化１】
Figure 0003830777
【００１６】
その後に、図１(c) に示すように、ArF エキシマレーザにより露光される脂環族樹脂よりなる上部レジスト層６を中間層５の上に０．３μｍ又はそれ以下の厚さにスピンコーティングする。ArF 露光用レジストとして、例えば住友化学工業株式会社製のＰＡＲ１０１（商品名）がある。
続いて、上部レジスト層６を１２０℃、６０秒の条件でベークする。
【００１７】
以上の工程により、シリコン膜３の上には三層構造レジスト膜７が形成された状態になる。
次に、図１(d) に示すように、縮小投影露光法、反射投影露光法等によって上部レジスト層６を露光して例えばライン＆スペースの潜像を形成する。その後に、上部レジスト層６を２．３８％のＴＭＡＨ（トリメチルアンモニウムハイドロオキサイド）を用いて現像する。これにより、上部レジスト層６は、例えば０．１３μｍピッチのライン＆スペースのパターン形状になる。
【００１８】
続いて、図２(a) に示すように、上部レジスト層６をマスクに使用し、塩素（Cl2)又は臭化水素（HBr ）をエッチングガスに使用して中間層５をドライエッチングすることにより、上部レジスト層５のパターンを中間層５に転写してライン＆スペースの形状にする。そのようなエッチングガスに対する脂環族樹脂のエッチング耐性は良好である。
【００１９】
ついで、図２(b) に示すように、中間層５をマスクに使用し、酸素（O2）・酸化硫黄（SO2)混合ガス又は酸素ガスをエッチングガスに使用して下部レジスト層４をドライエッチングすることにより、中間層５のライン＆スペースのパターンを下部レジスト層４に転写する。なお、中間層５の上に上部レジスト層６が残存している場合には、そのエッチングによって上部レジスト層６が除去される。このとき、そのエッチングにより中間層５が薄層化されることもある。
【００２０】
従って、下部レジスト層５のパターニングを終えた時点で、シリコン層３の上には下部レジスト層４と中間層５よりなる二層構造のレジストパターン７ａが形成された状態となっている。
次に、図２(c) に示すように、塩素又は臭化水素をエッチングガスに使用し、レジストパターン７ａをマスクに使用してシリコン層３をエッチングすると、シリコン層３はレジストパターン７ａの形状が転写されてライン＆スペース形状になる。
【００２１】
この後に、図２(d) に示すように、酸素・酸化硫黄混合ガス又は酸素ガスをエッチングガスに用いて下部レジスト層４をアッシングしてシリコン層３上から除去する。
以上によりシリコン層３のパターニング工程が終了する。なお、シリコン層３のパターニングはゲート電極、配線、薄膜トランジスタ用活性層、ホール等の形成に用いられる。また、シリコン基板をエッチングして凹部を形成する場合に、上記した三層構造レジスト膜７を用いてもよい。
【００２２】
上記した実施形態において、三層構造レジスト膜７の中間層５として、分子構造中にシリコン・酸素結合（Si-O）分子を持たず、且つ上部レジスト層４の現像剤によって溶解しにくい材料が採用されている。
従来技術のようにSi-O結合を持つ材料からなる中間層の上に上部レジスト層として脂環族レジストを塗布すると、脂環族レジストは芳香族レジストに比べて中間層との密着性が著しく低下して剥がれたり、現像によって変形し易くなる。Si-O結合を持つ材料としては、ＳＯＧ、酸化シリコン膜、窒化酸化シリコンという無機材料だけでなく、アルコキシシラン−アクリル共重合体や、粘土鉱物シリル化物、ポリアリルシルセスキオキサンなどの有機材料がある。
【００２３】
ポリビニルフェノールノボラック樹脂からなるレジストであっても、Si-O結合を持つ中間層のエッチング時のエッチング耐性は良くないし、また、Si-O結合を持つ中間層との密着性は良くはないが、脂環族樹脂ほど悪くはない。
Si-O結合を持たない有機シリコン樹脂を中間層として適用する場合に、脂環族以外の樹脂材料からなる上部レジストであってもそのような中間層のエッチング時のエッチング耐性は向上するし、そのような中間層との密着性は向上する。
【００２４】
本実施形態のように、Si-O結合を持たない有機シリコンから中間層５を構成したところ、ArF 用フォトレジストからなる上部レジスト層６のパターンをマスクに使用して中間層５をエッチングしたところ、中間層５の変形が殆ど生じなかった。例えば、上部レジスト層６のライン＆スペースのパターンを中間層４、下部レジスト層４及びシリコン膜３に転写した後には、図３の平面図に示すように、シリコン膜３の良好なパターンが得られた。これに対して、脂環式樹脂よりなる上部レジスト層の下の中間層としてＳＯＧを採用すると、図４に示すように、パターニングされたシリコン膜３の形状は劣化した。
【００２５】
また、上記した実施形態では、下部レジスト層４、中間層５及び上部レジスト層６のうち上部レジスト層６のみをウェット処理し、中間層５と下部レジスト層４をドライ処理しているので、ウェット処理によるレジストパターンの傾倒のおそれはほぼ解消される。さらに、シリコン層３をエッチングする際に、同時にシリコン含有の中間層５もエッチングされるので、下部レジスト層４のアッシングのみでレジスト除去も容易である。
【００２６】
上記した実施形態では、下部レジスト層４としてKrF エキシマレーザにより露光される材料を選択したが、ｉ線又はｇ線の光により露光されるレジスト材料を選択してもよい。ｉ線露光用レジスト材料として、例えば住友化学工業株式会社製の商品ＰＦＩ−３８のようなノボラック樹脂がある。そのような材料からなる下部レジスト層４も、中間層５をマスクに使用してO2・SO2 混合ガス又は酸素ガスをエッチングガスに用いてエッチングされる。
【００２７】
ところで、下部レジスト層４としてｉ線露光用レジストを用い、その膜厚をシリコン層と同じ０．２μｍとし、中間層５及び下部レジスト層６をマスクに使用してシリコン層３をエッチングをしたところ、シリコン層３のエッチングを終了しない前に下部レジスト層４が無くなってシリコン層３のパターニングができなくなってしまった。この場合、下部レジスト層４下にシリコン層３が５０ｎｍ程度残った状態である。
【００２８】
このことから、下部レジスト層４の膜厚をシリコン層３のエッチング目標深さよりも厚くするのが好ましい。
ところで、上部レジスト層６を構成する脂環族樹脂としては、2-メチルアダマンチルメタクリレート、2-メチルアダマンチルアクリレート、2-エチルアダマンチルメタクリレート、2-エチルアダマンチルアクリレート、2-ガンマブチルラクトンメタクリレート、ガンマブチルラクトンアクリレート、メバロニックラクトンメタクリレート、メバロニックラクトンアクリレート、アダマンタノールメタクリレート、アダマンタノールアクリレート、ＨＧＢメタクリレート、ＨＢＧアクリレートのいずれかをモノマーとする共重合樹脂があるが、これに限定されるものではない。
【００２９】
また、有機中間層５を構成するSi-O結合を含まないシリコン含有有機材料として、以下に上げる材料の重合体、又は共重合体或いはそれらの混合などがあるが、それらに限定されるものではない。
その材料は、シトラコン酸ビス（トリメチルシリルメチル）、（3-アクロキシプロピル）メチルジクロロシラン、アクリロキシトリメチルシラン、メタクリロアミドトリメチルシラン、（メタクロキシメチル）フェニルジメチルシラン、メタクリロメチルシラン、メチル（1-トリメチルシリルアクリレート）、トリメチルシリルメチルアクリレート及びα置換アクリレート、トリメチルシリルメチルイタコネート、トリ（トリメチルシリル）シリルエチルアクリレート及びα置換アクリレート、2-トリメチルシリルプロピルアクリレート及びα置換アクリレート、アリルフェニルジクロロシラン、p-トリメチルシリルスチレン、アリルトリメチルシラン、5-（ビシクロヘプテニル）トリクロロシラン、ブロモビニルトリメチルシラン、3-シクロヘキセニルトリクロロシラン、シクロペンタジエニルトリメチルシラン、（2-メチルプロペニル）トリメチルシラン、（2,4-ペンタジエニル）トリメチルシラン、2-プロペニルトリメチルシラン、3-（トリメチルシリル）シクロペンテン、トリビニルメチルシラン、2-トリメチルシリルプロピルオキシカルボキシルノルボルネン、エチニルトリメチルシラン、メチルトリメチルシリルエチニルケトン、フェニルエチニルトリメチルシラン、1-トリメチルシリル-1- ヘキシン、1,1,3,3,5,5-ヘキサメチルシクロトリシラザン、1,3,5-トリビニル-1,3,5- トリメチルシクロトリシラザン、トリメチルシリルマレイミド、ブチルジメチルシリルマレイミド、ブチルジメチルシリルマレイミド等がある。
【００３０】
なお、中間層５は、下部レジスト層４との選択比を最適にするために５ｗｔ％〜１５ｗｔ％のシリコン含有率にすることが好ましい。
また、パターニング対象層３の表面にSi-O結合が存在する場合には、パターニング対象層との密着性を考慮すると、下部レジスト層４として脂環族レジスト材料を用いることは好ましくなく、例えば芳香族樹脂、ポリビニルフェノール樹脂、ノボラック樹脂等を用いるのが好ましい。そのようなSi-O結合が表面に現れるパターニング対象膜として、ＳＯＧ、酸化シリコン、窒化酸化シリコン、自然酸化物、或いはこれらに不純物をドープした膜等がある。
【００３１】
さらに、上記した実施形態では、上層レジスト層５の露光光としてArF エキシマレーザを使用しているが、ArF エキシマレーザに代えてF2レーザ等のより短波長の光、例えば真空深紫外線を露光光に用いる脂環式樹脂材料から上部レジスト層を形成しても上記したと同様な作用効果が得られる。
（付記１）パターニング対象層上に形成される下部レジスト層と、
前記下部レジスト層上に形成され且つ構成にSi-O結合を含まない有機材料よりなる有機中間層と、
前記有機中間層上に形成された脂環式樹脂よりなる上部レジスト層と
を有することを特徴とする多層レジスト構造。
（付記２）前記有機中間層に含まれるシリコンは、水素、炭素、シリコンとのみ結合することを特徴とする付記１に記載の多層レジスト構造。
（付記３）パターニング対象層の上に下部レジスト層を形成する工程と、
構成にSi-O結合を含まない有機材料よりなる有機中間層を前記下部レジスト層上に形成する工程と、
脂環式樹脂よりなる上部レジスト層を前記有機中間層上に形成する工程と、
前記上部レジスト層を露光、現像してパターンを形成する工程と、
前記上部レジスト層をマスクに用いて前記有機中間層をエッチングすることにより、前記上部レジスト層の前記パターンを前記有機中間層に転写する工程と、
前記有機中間層をマスクに用いて前記下部レジスト層をエッチングすることにより、前記有機中間層の前記パターンを前記下部レジスト層に転写する工程と、
前記下部レジスト層及び前記有機中間層をマスクに用いて前記パターニング対象層をエッチングすることにより、前記パターニング対象層をパターニングする工程と
を有することを特徴とする半導体装置の製造方法。
（付記４）前記有機中間層に含まれるシリコンは、水素、炭素又はシリコンとのみ結合していることを特徴とする付記３に記載の半導体装置の製造方法。
（付記５）前記上部レジスト層は、ArF エキシマレーザによって露光されることを特徴とする付記３又は付記４に記載の半導体装置の製造方法。
（付記６）前記中間層は前記下部レジスト層に対して選択的にエッチングされることを特徴とする付記３乃至付記５のいずれかに記載の半導体装置の製造方法。
（付記７）前記パターニング対象層をエッチングする際に同時に前記有機中間層もエッチングすることを特徴とする付記３乃至付記５のいずれかに記載の半導体装置の製造方法。
（付記８）前記下部レジスト層をエッチングする際には前記上部レジスト層も同時にエッチングされて除去されることを特徴とする付記３乃至付記５のいずれかに記載の半導体装置の製造方法。
（付記９）前記下部レジスト層は、前記エッチング対象層の厚さよりも厚く形成されることを特徴とする付記３に記載の半導体装置の製造方法。
（付記１０）前記パターニング対象層は、シリコン層、シリコン基板、酸化シリコン層、酸窒化シリコン層であることを特徴とする付記３乃至付記９のいずれかに記載の半導体装置の製造方法。
（付記１１）前記パターニング対象層は、その表面にSi-O結合が存在する層であり、前記下部レジストは芳香族樹脂、ポリビニルフェノール樹脂、ノボラック樹脂のいずれかから構成されていることを特徴とする付記３乃至付記９のいずれかに記載の半導体装置の製造方法。
【００３２】
【発明の効果】
以上述べたように本発明によれば、多層構造レジストにおいて、脂環式樹脂よりなる上部レジスト層の下の中間層の材料としてSi-O結合を持たないシリコン含有樹脂を用いたので、そのような中間層は脂環式樹脂との密着性が良く、上部レジスト層を露光、現像によりパターニングした後でも上部レジスト層が中間層から剥離したり移動したりし難くなって上部レジスト層のパターン精度の劣化を回避することができ、そのような多層レジストを用いた膜のパターニング精度を高くすることができる。
【図面の簡単な説明】
【図１】図１(a) 〜(d) は、本発明の実施形態に係る膜のパターニング工程を示す断面図（その１）である。
【図２】図２(a) 〜(d) は、本発明の実施形態に係る膜のパターニング工程を示す断面図（その２）である。
【図３】図３は、本発明の実施形態に係る膜のパターニング方法により形成されたシリコン膜のパターンを示す平面図である。
【図４】図４は、従来技術に係る膜のパターニング方法により形成されたシリコン膜のパターンを示す平面図である。
【符号の説明】
１…シリコン（半導体）基板、２…絶縁膜、３…シリコン膜（パターニング対象層）、４…下部レジスト層、５…中間層、６…上部レジスト層。

Claims (5)

  1. パターニング対象層の上に下部レジスト層を形成する工程と、
    構造にSi-O結合を含まないシリコン含有有機材料よりなる有機中間層を前記下部レジスト層上に形成する工程と、
    脂環式樹脂よりなる上部レジスト層を前記有機中間層上に形成する工程と、
    前記上部レジスト層を露光、現像してパターンを形成する工程と、
    前記上部レジスト層をマスクに用いて前記有機中間層を塩素又は臭化水素ガスでエッチングすることにより、前記上部レジスト層の前記パターンを前記有機中間層に転写する工程と、
    前記有機中間層をマスクに用いて前記下部レジスト層をエッチングすることにより、前記有機中間層の前記パターンを前記下部レジスト層に転写する工程と、
    前記下部レジスト層及び前記有機中間層をマスクに用いて前記パターニング対象層をエッチングすることにより、前記パターニング対象層をパターニングする工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記下部レジスト層は、前記パターニング対象層の厚さよりも厚い膜厚を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン含有有機材料は、シリコン含有率が５ｗｔ％〜１５ｗｔ％であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記有機中間層に含まれるシリコンは、水素、炭素又はシリコンとのみ結合していることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記上部レジスト層は、ArFエキシマレーザによって露光されることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
JP2001180584A 2001-06-14 2001-06-14 半導体装置の製造方法 Expired - Fee Related JP3830777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001180584A JP3830777B2 (ja) 2001-06-14 2001-06-14 半導体装置の製造方法
US10/092,310 US6887649B2 (en) 2001-06-14 2002-03-07 Multi-layered resist structure and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001180584A JP3830777B2 (ja) 2001-06-14 2001-06-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002372787A JP2002372787A (ja) 2002-12-26
JP3830777B2 true JP3830777B2 (ja) 2006-10-11

Family

ID=19020985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001180584A Expired - Fee Related JP3830777B2 (ja) 2001-06-14 2001-06-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6887649B2 (ja)
JP (1) JP3830777B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
US6893958B2 (en) 2002-04-26 2005-05-17 Micron Technology, Inc. Methods for preventing cross-linking between multiple resists and patterning multiple resists
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
WO2006058150A2 (en) * 2004-11-23 2006-06-01 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US8101092B2 (en) * 2007-10-24 2012-01-24 United Microelectronics Corp. Method for controlling ADI-AEI CD difference ratio of openings having different sizes
US8293639B2 (en) * 2007-10-24 2012-10-23 United Microelectronics Corp. Method for controlling ADI-AEI CD difference ratio of openings having different sizes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820788A (en) * 1986-10-31 1989-04-11 John M. Zeigler Poly(silyl silane)homo and copolymers
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
JP2573371B2 (ja) 1989-10-11 1997-01-22 沖電気工業株式会社 ３層レジスト法用の中間層形成材
JPH03177021A (ja) * 1989-12-05 1991-08-01 Fujitsu Ltd 半導体装置の製造方法
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0536599A (ja) 1991-07-30 1993-02-12 Oki Electric Ind Co Ltd パターン形成方法
JPH0594022A (ja) 1991-10-01 1993-04-16 Oki Electric Ind Co Ltd 多層レジスト構造及びその製造方法
JPH05121312A (ja) 1991-10-25 1993-05-18 Nippon Telegr & Teleph Corp <Ntt> パタン形成法
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns
JPH10268526A (ja) 1997-03-24 1998-10-09 Toshiba Corp 半導体装置の製造方法およびパターン形成方法
JP3373147B2 (ja) * 1998-02-23 2003-02-04 シャープ株式会社 フォトレジスト膜及びそのパターン形成方法
JP2000068250A (ja) 1998-08-18 2000-03-03 Sony Corp 半導体装置の製造方法
US6255022B1 (en) * 1999-06-17 2001-07-03 Taiwan Semiconductor Manufacturing Company Dry development process for a bi-layer resist system utilized to reduce microloading
KR100682169B1 (ko) * 1999-07-30 2007-02-12 주식회사 하이닉스반도체 신규의 포토레지스트용 공중합체 및 이를 이용한 포토레지스트조성물
KR100520188B1 (ko) * 2000-02-18 2005-10-10 주식회사 하이닉스반도체 부분적으로 가교화된 2층 포토레지스트용 중합체

Also Published As

Publication number Publication date
US20020192595A1 (en) 2002-12-19
US6887649B2 (en) 2005-05-03
JP2002372787A (ja) 2002-12-26

Similar Documents

Publication Publication Date Title
US7361609B2 (en) Mask patterns for semiconductor device fabrication and related methods
US8450052B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8258056B2 (en) Method and material for forming a double exposure lithography pattern
US7109119B2 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US8470711B2 (en) Tone inversion with partial underlayer etch for semiconductor device formation
US20040265745A1 (en) Pattern forming method
US7816068B2 (en) Underlayer compositions containing heterocyclic aromatic structures
WO2009096371A1 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP4481902B2 (ja) 多層レジスト法によるパターン形成方法
JP3830777B2 (ja) 半導体装置の製造方法
US8334090B2 (en) Mixed lithography with dual resist and a single pattern transfer
US7026497B2 (en) Adhesive compound and method for forming photoresist pattern using the same
US7387969B2 (en) Top patterned hardmask and method for patterning
JP7269720B2 (ja) リソグラフィー用基板処理組成物及びこれを利用する半導体素子の製造方法
KR100192933B1 (ko) 미세 감광막 패턴 형성방법
US20060014381A1 (en) Method for forming interconnection line in semiconductor device using a phase-shift photo mask
US7387869B2 (en) Method of forming pattern for semiconductor device
JPH1184683A (ja) パターン形成方法及び半導体装置の製造方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
JP2932462B1 (ja) 半導体製造の表面パターニング方法
JP2714967B2 (ja) レジストパターンの形成方法
KR100447974B1 (ko) 감광막 패턴 형성방법
TW202018049A (zh) 半導體裝置的製造方法
KR100672725B1 (ko) 반도체 소자의 제조방법
KR20040060163A (ko) 반도체소자의 2층 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees