JPS5842111A - スイツチ回路 - Google Patents

スイツチ回路

Info

Publication number
JPS5842111A
JPS5842111A JP56139944A JP13994481A JPS5842111A JP S5842111 A JPS5842111 A JP S5842111A JP 56139944 A JP56139944 A JP 56139944A JP 13994481 A JP13994481 A JP 13994481A JP S5842111 A JPS5842111 A JP S5842111A
Authority
JP
Japan
Prior art keywords
relay
circuit
signal
switch
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56139944A
Other languages
English (en)
Inventor
正人 小林
西村 広海
福園 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP56139944A priority Critical patent/JPS5842111A/ja
Priority to CA000410179A priority patent/CA1184287A/en
Priority to US06/412,244 priority patent/US4462057A/en
Priority to GB08224604A priority patent/GB2106340B/en
Priority to IT49065/82A priority patent/IT1154344B/it
Priority to DE3232864A priority patent/DE3232864C2/de
Priority to FR8215083A priority patent/FR2519800B1/fr
Publication of JPS5842111A publication Critical patent/JPS5842111A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/54Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
    • H01H9/541Contacts shunted by semiconductor devices

Landscapes

  • Relay Circuits (AREA)
  • Electronic Switches (AREA)
  • Keying Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在されるスイッチ回路に関する
1半導体スイッチング素子たとえばサイリスタ等は順方
向の抵抗が比較的大きい。したがってそのような半導体
スイッチング素子を介して、負荷を電力付勢する場合に
は、大きな発熱を伴なう。
本発明の目的は、開閉動作する接点を用いて、負荷に交
流電力を供給し、しかも開閉時のアークの発生を防ぐよ
うにしたスイッチ回路を提供することである。停電復帰
後ただちに接点を開くことを本発明の他の主な目的とす
る。
第1図は、本発明の一実施例の電気回路図である。交流
電源1と負荷2とは、本件スイッチ回路に端子3.4に
よって直列に介在される。端子3゜4に接続されるライ
ン13./3間には、ダイオード5と、そのダイオード
5に直列に接続される第1リレースイツチ6とから成る
直列回路7が接続される。この直列回路7には、第2リ
レースイツチ8が並列に接続される。直列回路7と第2
リレースイツチ8とは、並列回路9を構成する。。
第1リレースイツチ6は、第1ラツチングリレー10に
関連するものである。この第1ラツチングリレー10は
、いわゆる−巻線形ラツチングリレーであり、リレーコ
イル52を有する。このリレーコイル52が一時的に矢
符57の向きに励磁されると、第1リレースイツチ6は
導通して、その導通状態を自己保持する。またリレーコ
イル52が一時的に矢符58の向きに励磁されると、第
1リレースイツチ6は遮断状態となってその遮断状態を
自己保持する。
第1ラツチングリレー10のリレーコイル52を励磁す
るために第1リレー駆動回路61が設けられる。この第
1リレー駆動回路61において、直流電源162から直
流電圧Vacが印加される端子51および接地間には、
トランジスタTRIおよびトランジスタTR2が直列接
続され、それらの接続点53は第1ラツチングリレーl
Oのり・7 レーコイル52の一方端子に接続される。
また端子51および接地間には、トランジスタTR3と
トランジスタTR4とが直列接続され、それらの接続点
54はリレーコイル52の他方端子に接続される。接続
点53.54間にはツェナダイオード59.60が相互
に逆方向に直列に接続される。
端子51および接地間にはまた、抵抗62およびトラン
ジスタTR5から成る直列回路ならびに抵抗63および
トランジスタTR6から成る直列回路が4続される。
トランジスタTRIのベースとトランジスタTR5のコ
レクタとは、抵抗64を介して接続される。トランジス
タTR3のベースとトランジスタTR6のコレクタとは
、抵抗65を介して接続される。トランジスタTR4の
ベースには、端子51から抵抗66.67を介する電圧
が与えられる。
トランジスタTR5のベースには、端子51から抵抗6
6.68を介する電圧が与えられる。トランジスタTR
2のベースには、端子51から抵抗69.70を介する
電圧が与えられる。トランジスタTR6のベースには、
端子51から抵抗69゜71を介する電圧が与えられる
。抵抗66.67゜68の共通の接続点には、ライン7
2が接続される。抵抗69,70.71の共通の接続点
にはライン73が接続される。
ライン72からの信号がハイレベルになると、トランジ
スタTR4,TR5が導通し、トランジスタTRIは導
通する。ライン72およびライン73からの信号が同時
にハイレベルになることはなく1応じてライン′73か
′らの信号はローレベルであり1したがってトランジス
タTR2,TR6が遮断している。そのためトランジス
タTR3が遮断している。こうしてトランジスタ711
%接続点53、リレーコイル52、接続点54、および
トランジスタTR4を通る電流経路が形成され、リレー
コイル52には矢符57の方向に電流が流れる。そのた
めリレースイッチ6が導通して自己保持される。
ライン73からの信号がハイレベルとなったときには、
トランジスタTR2,TR6が導通し、トランジスタT
R3が導通する。ライン72からの信号は、ローレベル
でありトランジスタTR4゜TR5が遮断し、トランジ
スタTRIが1llWRしている0°こうしてトランジ
スタTR3、接続点54、リレーコイル52、接続点5
3および、トランジスタTR2を通る電流経路が形成さ
れ、リレーコイル52には矢符58方向の励磁電流が流
れる。
これによってリレースイッチ6が遮断して自己保持され
る。
第2リレースイツチ8に関連する第2ラーツチングリレ
−13も第1ラツチングリレーIQと同様に1巻線形ラ
ッチングリレーであり、そのリレーフィル82を駆動す
るための第2リレー駆動回路83が設けられる。この第
2リレー駆動回路83は第1リレー駆動回路61と同様
に構成され、トランジスタ’l”17〜T112%ツェ
ナダイオード88.89および抵抗90〜99から成る
端子100には直流電源162から直流電圧Vcoが与
えられており、ライン80からの信号がハイレベルにな
ると、トランジスタTRl0.TR11が導通し、トラ
ンジスタTR7は導通スル。
ライン80およびライン81からの信号が同時にハイレ
ベルになることはなく、シたがってライン81からの信
号はり一レベルであり、応じてトランジスタT1g、T
R12が遮断している。そのためトランジスタTR9が
遮断している。こうしてトランジスタTR7,接M点8
4、リレーコイル82、接続点85、およびトランジス
タTRl0を通Z電流経路が形成され、リレーコイル8
2には矢符86の方向に電流が流れる。そのためリレー
スイッチ8が導通して自己保持される。
ライン81からの信号がハイレベルとなったときには、
トランジスタTR8,TR12が導通し、トランジスタ
TR9が導通する。ライン80からの信号はローレベル
でありトランジスタTR1t)。
TRI 1が遮断し、トランジスタTR7が遮断してい
る。こうしてトランジスタ’TR9、接続点85、リレ
ーコイル82、接続点84およびトランジスタ〒R8を
通る電流経路が形成され、リレーコイル82には矢符8
7方向の励磁電流が流れる。
これによってリレースイッチ8が遮断して自己保持され
る。
リレーコイ々52.82に流れる電流が遮断する・とき
、そのリレーコイル52.82に直mt圧Wooを超え
る電圧が発生し、トランジスタTR1〜TR12を破壊
しないためにツェナダイオード59,60,88.89
がそれぞれ設けられる。
ここでツェナダイオード59,60,88.89のプレ
ーグダウン電圧は直流電圧Teaの電圧を超える値であ
り、かつ第1リレー駆動回路61および第2リレー駆動
回路83のトランジスタTR1、TR12が破壊する電
圧未満の値である。
ライン72,73,80,81からの信号がハイレベル
からローレベルにそれぞれ変化すると、リレーコイ/l
152.82には逆起電力が発生する。
このとき第1リレー駆動回路61においては、リレ−コ
イル52→接続点53→ツェナダイオード59−ツェナ
ダイオード60→接続点54−リレーコイル52の経路
で、第2リレー駆動回路83にお(Aでは、リレーコイ
ル82→接続点84−ツェナダイオード88→ツエナダ
イオード89→接続点85−リレーコイAl82の経路
で、あるいはそれらの逆の方向の経、路に電流が流れ、
ツェナダイオード59,60.88.89はブレークダ
ウンする。ツェナダイオード59,60 ;88.89
がブレークダウンするため、逆起電力は吸収され、トラ
ンジスタ’rR1−TR12が破壊されることはない。
並列回路9に関連して、導通周期検出回路16が接続さ
れる。この導通周期検出回路16において、並列回路9
に並列に、抵抗17とトランス18の1次巻線とから成
る直列回路が接続される。
トーランス18の2次巻線には並列に、コンデンサ10
1および抵抗102から成る移相回路103が接続され
る。この抵抗102には並列に、ダイオード19.20
が相互に逆方向性に接続される。
ダイオード19.20を介するトランス18からの出力
は、増幅回路21に入力されて増幅される。
増幅回路21からの正のパルス出力は、ムHDゲ−)G
9および遅延時間を有する反転回路22から成る立上が
り微分回路23に与えられる。立上がり微分回路23か
らの正のパルス出力は、導通周期検出出力としてライン
24に導出される。
端子3と並列回路9との間のライン13には、変流器2
5が設けられる。この変流器25の出力は、遮断周期検
出回路26に入力さバる。遮断周期検出回路26は、前
述の導通周期検出回路16と同様に、コンデンサ104
および抵抗105から成る移相回路106.ダイオード
27.28、増幅回路29ならびにムliDゲートO,
ユ0゛および遅延時間を有する反転回路30から成る立
上がり微分回路31を含む。遮断周期検出回路26から
の正のパルスは、ライン32に遮断周期検出出力として
導出される。
直流電源162から直流電圧Toeが与えられる制御母
線1631の、一端部に′は、ハ・リセット回路160
において〜トランジスタTR13のコレクタが接続され
る。トランジスタTR13のペースには反転回路164
が接続される。トランジスタTR13のエミッタに接続
される制御器#177および接地間には、抵抗164お
よびトランジスタTR14から成る直列回蕗、抵抗16
5およびトランジスタTR15から成る直列回路、抵抗
166およびコンデンサ1ム7から成る檀−分回路16
8ならびに抵抗169およびトランジスタTR16から
成る直列回路が接続される。
トランジスタTR14のベースには、制御母線177か
ら抵抗170および複数個直列接続されたダイオード1
71 (たとえば5個)を介する重圧が与えられ−る。
トランジスタTR14のコレクタおよびトランジスタ1
5のペース間には、抵抗172が接続される。抵抗16
6およびコンデンサ167の共通の接続点173ならび
にトランジスタTR16のペース間には、抵抗174お
よび複数個直列接続されたダイオード175(たとえば
5個)から成る直列回路が接続される。トランジスタT
R15のコレクタからライン176を介する信号は、A
NDゲー)Gl 1の一方の入力に与えられる。AND
ゲートG11の他方の入力には、トランジスタ’L’R
IOのコレクタからの信号が与えられる。ANDゲート
G11の出力は、ライン161に導出される。ライン1
76を介する信号はまた、雑音除失回路13Gに与えら
れる。
第2図はリセット回路160の動作を説明するための波
形図である。直流電源162から制御器11163には
、第2図(1)に示す直流電圧’Veoが与えられる。
直流電源162の電力付勢時において、直流電圧’Vo
oの電圧変化率6 V o c / 6 tは有限の値
である。したがってその電圧は直ちにOvから’Vaa
にはならない。反転回路164の出力がハイレベルにな
ると、トランジスタTRl3は導通し制御器l/M17
7に電力を供給する。抵抗170およびダイオード17
1によって定まる降下電圧v1は、抵抗174およびダ
イオード175に1よって定まる降下電圧v2.以上に
選ばれる(vl≧v2)。
トランジスタTR13の導通後、トランジスタ’l”R
14は抵抗170およびダイオード1 ? lによる降
下電圧を超える時開ΔTl後スイッチ回路が動作するの
に十分に電圧が上昇したことを検出して導通する。トラ
ンジスタTR14が導通すると、トランジスタTR15
は遮断する。したがってトランジスタTR15のコレク
タからライン176には、第2図(2)に示すように直
流電圧’Vcaが与えられた時から予め定める時間ΔT
1後ハイレベルの信号が与えられる。このハイレベルの
信号は、ライン176に電圧上昇検出出力として導出さ
れるb 積分回路168のコンデンサ167が充電を行ない、接
続点1’73の電圧は第2図(3)に示すように上昇す
る。したがってトランジスタTR16のベースには、コ
ンデンサ167が充電シ抵抗174およびダイ第5ド1
75による降下電圧v2を超える時間Δ〒2後にハイレ
ベルの信号が与えられる(Δテ2〉1丁1)。このハイ
レベルの信号によってトランジスタTR16は導通する
。応じてトランジスタ16のコレクタは、第2図14)
に示すように時間ΔT2後ロ後ロールベルる。したがっ
てkNDゲー)Gllからライン161には、第2図(
6)に示すハイレベルのリセット信号が導出される。
再び第1図を参照して、導通動作信号または遮断動作信
号を導出する信号発生回路132からの信号は、信号制
御回路130において、ダイオード133および抵抗1
34を介し波形整形機能を有するNkMTIゲートG1
2の一方の入力に与えられる。NARDゲー) G、 
l 2の他方の入力にはライン176を介する信号が与
えられる。信号発生回路132からの信号がハイレベル
でライン176からの信号がハイレベルであるとNA)
JDゲ−)G12は四−レベルの信号を導出する。
NANI)ゲートG12の出力は反転回路135によっ
て反転される。−反転回路135の出力は第1雑音除去
回路136に与えられる。第1雑音除去回路136にお
いて、反転回路135からの信号は、ANDゲートG1
3の一方の入力に与えられるとともに、反転回路137
,138から成る遅延回路139を介してANDゲー)
G13の他方の入力に与えられる。
信号発生回路132からWANDゲートG12に与えら
れる信号にインパルス性雑音が含まれていると、誤った
論・現信号に解されるおそれがある。
遅延回路139に入力される信号は、遅延時間ΔT3後
に遅延回路139から導出される。信号発生回路132
からNA11DゲートG12に与えられる信号がローレ
ベルでハイレベルのインパルス性雑音を含んでいて、ラ
イン176からの信号がハイレベルである場合、ハイレ
ベルのインパルス性雑音は遅延時開ΔT3だけ遅延され
る。ムMDゲー)G13の出力は、大入力の論理積であ
り、ハイレベルのインパルス性雑音を除去した四−レベ
ルの信号となる。したがって1第1雑音除去回路136
は、ハイレベルのインパルス性雑音を除去する。ムMD
ゲートG13の出力は、第2雑音除去回路14Gに入力
される。
第2雑音除去回路140において、ムliDゲー)G1
3からの出力は、ORゲートG15の一方の入力に与え
られるとともに、反転回路141゜142から成る遅延
回路143を介してORゲー)G15の他方の入力に与
えられる。
信号発生回路132から葺ムNDゲー)G12に与えら
れる信号がハイレベルでローレベルのインパルス性雑音
を含んでいて、ライン176からの信号がへ°゛イレペ
ルである場合、ローレベルのインパルス性雑音は、遅延
回路143によって遅延時間Δテ4だけ遅延される。O
Rゲー)G15の出力は、−大入力の論理積であり、ロ
ーレベルのインパルス性雑音を除去したハイレベルの信
号となる。第2雑音除去回路140は、ローレベルのイ
ンパルス性雑音を除去する。ORゲー)G15の出力は
、ムIDゲー)G16の一方の入力に与えられる。した
がって、ム11Dゲー)G16の一方の入力には、ロー
レベルおよびノ1イレベルのインパルス性雑音を含まな
い電圧上昇検出出力に応答した導通または遮断動作信号
が与えられる。
また、ライン176からの信号は、順方向に介するダイ
オード144、抵抗145および積分形のコンデンサ1
46を介してANDゲートG16の他方の入力に与えら
れる。コンデンサ146には、抵抗147が並列に接続
される。
ライン176がハイレベルになると、コンデンサ146
は徐々に充電される。応じてこのコンデンサ146の両
端子間型圧は一定の時間Δテ50−レベルとし、その時
間ΔT5後ハイレベルとなる。すなわちムNDゲー)G
16の他方の入力には、時間ΔT5の間口−レベルの信
号が与えられ時間Δ!5後ハイレベルの信号が与えられ
る。したがって信号発生回路132から与えられるハイ
レベルの信号すなわち導通動作信号は、時間4T5間リ
ーレベルの信号すなわち遮断動作信号とされる。信号制
御回路130からハイレベルの信号は導通動作信号とし
て、またローレベルの信号は遮断動作信号としてライン
131に導出される。
ライン24.32を介する信号は、制御回路109に設
けられたANI)ゲートGl、G2の一方の入力にそれ
ぞれ与えられる。ANI)ゲー)01の他方の入力には
、ライン131を介する信号が与えられる。ライン13
1を介する信号は、ANDゲー)G3.G5および反転
回路110にそれぞれ与えられる。反転回路110の出
力は、ANDゲー)G2の他方の入力に与えられる。反
転回路11Gの出力はまた1、ムliDゲートG 4、
、− G 6にそれ、それ与えられる。ムynゲー)G
l、G2の出力は、ORゲー)G8の入力にそれぞれ与
えられる。ORゲートG8の入力にはまた、リセット回
路160からライン161を介する信号が与えられる。
ORゲートG8の出力は、単安定回路111およびバッ
ファ112を介して単安定回路113に与えられる。
単安定回路111の出力は、反転回路114に与えられ
る。単安定回路111の出力はまた、ANDゲートG3
.G6にそれぞれ与えられる。反転回路114の出力は
、ANDゲー)G7を含む微分回路116に与えられる
。反転回路114@出力はまた、ムNDゲー)G3,0
6にそれぞれ与えられる。立上がり微分回路116から
のパルスは、単安定回路113に与えられる。単安定回
路113の出力は、ANDゲー)G3〜G6にそれぞれ
与えられる。ANDゲー)03〜G6の出力は、ライン
72,73,80.81にそれぞれ与えられる。
第3図を参照して、交流電源lから端子3に向けて第3
13M(11に示す電圧波形を有する交流電力が供給さ
れている。なお直流電源162がらスイッチ回路には直
流電圧vccが与えられている。第1リレースイツチ6
および第2リレースイツチ8が第1図示のように遮断し
ているときには、第3図(t)に示す導通周期検出dカ
がライン24に電圧波形の各周期毎に得られる。ここで
導通周期検出回路16における移相回路103は交流電
源lの正の電圧波形に同期するーきをする。ダイオード
19.20は、トランス18からの出力を、それらの順
方向電圧降下の範囲内に抑えてパルスにする曽きをする
。増幅回路21によって増幅されたパルスは、立上がり
微分回路31によってさらにパルス幅のせまいパルスに
される。立上がり微分回路31からライン24には、電
源lの正の電圧波形の各周期に対応した正のパルスが得
られる。
このとき端子3からライン13は流れる電流は零または
微小であるので、変流器25からの出力は得られない@ 時1Atlにおいて、信号発生回路132から第3図(
3)に示すハイレベルの導通1作信号を入力すると、A
11I)ゲート01はライン24からハイレベルのパル
スが与えられる時刻t2において第3図(4)に示すハ
イレベルの信号を導出する。単安定回路111は、ムI
I)ゲートGlからORゲートG8を介する信号に応答
して、第3v!J(5)に示すようにパルス幅W1を有
するハイレベルの信号を導出すあ。また単安定回路11
3は’、ampゲートGJ>らORゲートG8、バッフ
ァ112を介する信号に応答して、第31il!!+6
)に示すようにパルス幅W2を有するハイレベルの信号
を導出する。したがってムNDゲー)G3は、ライン1
31、単安定回路111,113からのハイレベルの信
号に応答して、第3図(7)に示すパルス幅12を有す
るハイレベルの信号を第1リレー導通信号として導出す
る。ムliDゲートG3の出力がハイレベルになると、
トランジスタTRI、TR4,!R5はパルス幅12だ
け導通する。したがって第1リレー駆動回路61のリレ
ーコイル52に矢符57の向きに電流が流れて励磁され
、第1ラツチングリレーlOの第1リレースイツチ6は
、導通および遮断するのに要する動作時間W3の後に、
第3図(8)に示すように時刻t3で導通する。ここで
パルス幅Wl、W2および動作時間W3は、vl)W2
≧13に選ばれる。この導通する時刻t3は端子3が負
であり、端子4が正であって、したがってダイオード5
が遮断する一方の半周期である反転回路114は、単安
定回路111からの信号を反転し、第3図(9)に示す
ようにパルス幅11のローレベルの信号を導出する。立
上がり微分回路116に設けられた反転回路115は、
わずかな遅延時間を有している。応じて、反転回路11
2の立上がり時刻t4において、ANDゲートG7した
がって立上がり微分回路116は第3面側に示スように
ハイレベルのパルスを導出する。したがって単安定回路
113は、時刻t4において第3図(6)に示すように
再びパルス幅W2のハイレベルの信号を導出する。AI
Dゲー)G5は、ライ2131%反転回路114および
単安定回路l13からのハイレベルの信号に応答して、
第3図(1K)に示すパルス@12だけハイレペ々の信
号を第2リレー導通信号としてライン80に導出する。
ムM])ゲートG5からハイレベルの信fか導出される
と、第2リレー駆動回路83のトランジスタTBY、’
rR1G、TRIIはパルス幅W2だけ導通し、リレー
コイル82に矢符86の向きに電流が流れて励磁され、
第2ラツチングリレー13の第2リレースイツチ8が導
通および遮断するのに要する動作時間W4の後に時刻t
5で第2リレ・−スイッチ8が第3図Oglに示すよう
に導通する。
ここでパルス幅W2および動作時間W4は、W2≧W4
に選ばれる。第2リレースイツチ8が導通する時刻t5
は、端子3が正で端子4が負である他の半周期である。
このようにして、先ずダイオード5が遮断する一方の半
周期において、第1リレースイツチ6が導通し、したが
って第1リレースイツチ6の導通時にアークが発生する
ことがない。次に半周期には、第1リレースイツチ6お
よびダイオード5を介して負荷2に電流が流れ、この半
周期で第2リレースイツチ8が導通ずる9で、第2リレ
ースイツチ8の導通時にアークが発生することはない。
第1および第2リレースイツチ6.8が導通すると、ト
ランス1Bには電流は流れなくなり、第3図(2)に示
すようにライン24に信号が出なくなる。
端子3に流れる負荷電流は第3図(IIに示されている
とおりであり、斜線で示した部分は、ダイオード5に流
れる電流である。この負荷電流は、第3図(1)に示さ
れた電圧に比べて連れ角θを有する。
端子3に負荷電流が流れることによって、変流器25か
らの出力が得られる。移相回路106によって遮断周期
検出回路26からライン32には第3図(14に示す負
の負荷電流(同期したハイレベルのパルスが線断周期検
出出力として導出される。
時刻ta(第3図(3)参照)において、信号発生回路
132から与える信号を遮断動作信号としてp−レベル
にすると、ライン131かり一レベルとなり、反転回路
110は第3図06)に示すハイレベルの信号を導出す
る。したがってムliDゲートG2は、ライン32から
ハイレベルの信号が与えられる時刻t7&:おいて、第
3面端に示すハイレベルの信号を導出する。単安定回路
111は、ANDゲートG2からORゲートG8を介す
る信号に応答して、第3図(li)に示すパルス幅W1
のハイレベルの信号を導出する。また単安定回路113
は、ANDゲー)G2からORゲートG8、バッファ1
12を介する信号に応答して、第3図(6)に示すパル
ス幅W2のハイレベルの信号を導出する。したがってム
HDゲートG6は、反転回路110、単安定回路111
,113からのハイレベルの信号に応答して第3図aη
に示すパルス幅W2のノ1イレペルの信号を第2リレー
遮断信号としてライン81輪導出する。AMI)ゲー)
G6からのハイレベルの信号によって第2リレー駆動回
路83のトランジスタTR8,’f’R9,TR12は
、パルス幅W2だけ導通する。したがってリレーコイル
82に矢符87の向きに電流が流れて励磁され、第2リ
レースイツチ8の動作時間W4の後に、第2リレースイ
ツチ8は時刻tS(第3図O匂参照)において遮断する
。この時刻七8は、端子3が正で端子4が負であって、
ダイオード5が導通する半周期である。
単安定回路111からの信号に応答して、反転回路11
4は第3図(9)に示すようにパルス@tlW1のロー
レベルの信号を導出する。立上がり微分回路116は反
転回路114の立上がり時刻t9において第3図(至)
に示すハイレベルのパルスを導出するらしたがって単安
定回路113は時刻t9において第3図(6)に示すよ
うに再びパルス幅W2のハイレベルの信号を導出する。
ANDゲー)G4は、反転回路110,114、単安定
回路113からのハイレベルの信号に応答して、第3図
(l尋に示スパルス1liW2のハイレベルの信号を第
1リレー遮断信号としてライン73に導出する。AND
ゲー)G4の出力がハイレベルになると、第1リレー駆
動回路61のトランジスタTR2,TR3゜TR6がパ
ルス幅W2だけ導通する。したがって第1ラツチングリ
レー10のリレーコイル52に矢符58の向きに電流が
流れ励磁され、第1リレースイツチ6の動作時間W3の
後に、第1リレースイツチ6は時刻t10(第3図(8
)参照)で遮断する。この時刻110は、端子3が負で
端子4が正であってダイオード5が遮断する半jlTh
である。
このようにして負荷2の電力消勢時には、ダイオード5
が導通する半周期においてまず第2リレースイツチ8を
遮断し、次にダイオード5が遮断する半周期で第1リレ
ースイツチ6を遮断するようにしたので、第1および第
2リレースイツチ6゜8の接点の遮断時にアークが発生
することはない。
第1および第2リレースイツチ6.8が遮断すると導通
周期検出回路16は、第3図(2)で示すようにハイレ
ベルのパルスを導出し始める。
負荷2が交流電源1によって電力付勢されている場合に
おいて、交流電源1または直流電源162いずれか一方
の電源に停電が起きると、他方の電源も手動操作によっ
て給電を停止させるようにする。その後停電が復帰し直
流電源162だけが給電し直流電圧が十分に高くなると
、リセット回路160からライン162にはリセット信
号が導出される。第1および第2ラツチングリレー10
゜13は、ラッチングリレーであるので停電前の導通状
態を自己保持している。また信号制御回路130は1.
信号発生回路131からの信号がハイレベルであっても
ローレベルであっても、リセット回路160からライン
176からのハイレベルの信号によって時間ΔT5(Δ
T5>W1+W2)の間口−レベルの信号をライン13
1に導出する。
制御回路109において、ライン131からのローレベ
ルの信号は反転回路110によって反転されてハイレベ
ルとなりムMDゲートG4.G6にそれぞれ与えられる
。ライン161を介する正のパルスのリセット信号は、
ORゲー)G8に与えられる。したがって前述のように
第2リレースイツチ8および第1リレースイツチ6はそ
れぞれ遮断する。
停電前に第1および第2リレースイツチ6.8が遮断し
ているときには、停電が復帰して直流電1162から給
電されてもライン131が時間ΔT5の間は四−レベル
であるので、第1および第2リレースイツチ6.8は遮
断したままである。
したがって、停電前に第1および第2リレースイツチ6
.8が導通しているときには停電復帰後筒1および第2
リレースイツチ6.8を遮断し、また停電前に第1およ
び第2リレースイツチ6.8が遮断しているときには停
電復帰後においても遮断したままにする。
本発明の他の実施例としてトランジスタTRl5の5レ
クタに遅延時間を有する反転回路およびムliDゲート
から成る立上がり微分回路を接続しライン161にリセ
ット信号を導出するようにしてもよい。
第4図は本発明の他の実施例のリセット回路200の具
体的な電気回路図である。第1図の実施例に類似するが
対応する部分には同一の参照符を付す。本実施例におい
て、抵抗174およびダイオード175から成る直列回
路の一端201は、実線で示すように制御母線177に
接続されたり破線で示すように接続点173に接続され
たりたとえば端子を設けてどちらかに選択される。この
ような選択は、スイッチ回路を単一チップで集積回路化
したとき負荷2の種類に応じて必要となる。
一端201が実線で示すように制御母線177に接続さ
れた場合において、直流電源162から給電されると、
前述のようにv1≧v2であるのでトランジスタTR1
6はトランジスタTR14よりも同時または早く導通す
る。またトランジスタTR15はトランジスタTR14
の逆であって、トランジスタTR14が導通していると
きには遮断t、ており、トランジスタTR14が遮断し
ているときには導通している。応じてANDゲートG1
1の両入力は同時にハイレベルになることはない。した
がってライン161にリセット信号が導出されることは
ない。したがって直流電源162に停電が起こり、その
後停電が復帰してその直流電圧が’Voaになっても第
1および第2リレースイツチ6.8の自己保持している
停電前の導通または遮断の状態を変えないようにするこ
とができる。
したがって抵抗174およびダイオード175から成る
直列回路の一端201を、接続点173に接続するかあ
るいは制御母11177に接続するかによって、停電前
に1しその導通状態を自己葆持している第1および第2
リレースイツチ6.8を停電復帰後、遮断するかそのま
まにしておくかを使用目的に応じて′選択することがで
きる。
本発明の他の実施例として、抵抗170およびダイオー
ド171から成る直列回路ならびに抵抗174およびダ
イオード175から成る直列回路は、ツェナーダイオー
ドであってもよい。またバッファ112は、ダイオード
であってもよい。また立上がり微分回路23,31,1
16は、他の構成を有する微分回路で誕っでもよい。さ
らに第1および第2ラッチングリレー10.13ならび
に第1および第2リレー駆動回路61.83に代えて2
巻線形のラッチングリレーおよび他の構成を有するリレ
ー駆動回路を用いてもよい。
以上のように本発明によれば、ダイオードが遮断する半
周期に第1リレースイツチを導通し、ダイオードが導通
する他の半周期に第2“リレースイッチを導通するよう
にして負荷2を電力付勢し、また負荷2の消勢時にはダ
イオードが導通する半周期に第2リレースイツチを遮断
し、ダイオードが遮断する半周期に第1リレースイツチ
を遮断するようにしたので、これらの第1および第2リ
レースイツチの接点からアークが発生することが防がれ
る。またラッチングリレーを一時的に電力付勢するよう
にしたので、消費電力が少ない。またリセット回路およ
び信号制御回路を設けたので、直流電源の停電復帰後、
導通している第1および第2リレースイツチを遮断する
ことができる。さらにリセット回路において導通してい
る第1お上び第2リレースイツチを遮断するかまたはそ
のままにしておくかを簡単に選択することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の電気回路図、第2図はリセ
ット回路160の動作を説明するための波形図、第3図
は第1図の実施例の動作を説明するための波形図、第4
図は本発明の他の実施例のリセット回路200の電気回
路図である。 1・・・交流電源、2・・・負荷、5・・・ダイオード
、6・・・第1リレースイツチ、7・・・直列回路、8
・・・第2リレースイツチ、9・・・並列回路、10・
・・第1ラツチングリレー、13・・・第2ラツチング
リレー、16・・・導通周期検出回路、25・・・変流
器、26・・・遮断周期検出回路、52.82・・・リ
レーフィル、61・・・第1リレー駆動回路、83・・
・第2リレー駆動回路、109・・・制御回路、130
・・・信号制御回路、132・・・信号発生回路、16
0.200・・・リセット回赳、162・・・直流電源 代理人   弁理士 西教圭一部

Claims (1)

  1. 【特許請求の範囲】 交流電源および負荷に直列に介在され、直流電源によっ
    て電力付勢され、信号発生回路からの導通または遮断動
    作信号のどちらが一方の信号が与えられるスイッチ回路
    において、 ダイオード、′ タイオードに直列に接続される第1リレースイツチを有
    スる第1ラツチングリレー、 ダイオードおよび第1リレースイツチから成る直列回路
    に並列に接続される第2リレースイツチを有する第2ラ
    ツチングリレー、 前記直列回路および第2リレースイツチから成る並列回
    路に並列に接続され、交流電源の電P波形の半周期を検
    出して導通周期検出出力を導出する導通周期検出回路、 交流電源、負荷および前記並列回路の電流経路−の途中
    に設けられ、負荷に流れる電流波形の半周期を検出して
    遮断周期検出出力を導出する遮断周期検出回路、 導1周期検出出力および導通動作信号に応答して第1お
    よび第2リレースイツチの導通および遮断に要する動作
    時間以上のパルス幅を有する第1リレー導通信号を導出
    し、かつ動作時間以上のパルス幅を有し遅延された第2
    リレー導通信号を導出し、ならびに遮断周期検出出力お
    よび遮断動作信号に応答して動作時間以上のパルス幅を
    有する第2リレー遮断信号を導出し、かつ動作時間以上
    のパルス幅を有し遅延された第1リレー遮断信号を導出
    する制御回路、 第一1リレ一導通信号に応答して第1ラツチングリレー
    のリレーコイルを励磁して第1リレースイツチを導通す
    るとともに、第1リレー遮断信号に応答して第1ラツチ
    ングリレーのリレーコイルを励磁して第1リレースイツ
    チを遮断する第1リーレー駆動回路、 第2リレー導通信号に応答して第2ラツチングリレーの
    リレーフィルを励磁して第2リレースイツチを導通する
    とともに、第2リレー遮断信号に応答して第2リレース
    イツチを遮断する第2リレー駆動回路、 直流電源の電圧が十分に上昇したことを検出してリセッ
    ト信号を前記制御回路に与えるリセット回路、ならびに
    、 前記リセット回路が十分な電圧上昇を検出したときに予
    め定めた時間だけ導通動作信号を遮断動作信号に変えて
    前記制御回路に与える信号制御回路を含み、前記制御回
    路は、リセット信号および遮断動作信号を同時に受けて
    第1および第2リレースイツチを遮断するように第1お
    よび第2リレー駆動回路を制御することを特徴とするス
    イッチ回路。
JP56139944A 1981-09-04 1981-09-04 スイツチ回路 Pending JPS5842111A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP56139944A JPS5842111A (ja) 1981-09-04 1981-09-04 スイツチ回路
CA000410179A CA1184287A (en) 1981-09-04 1982-08-26 A.c. switching circuit
US06/412,244 US4462057A (en) 1981-09-04 1982-08-27 A.C. Switching circuit
GB08224604A GB2106340B (en) 1981-09-04 1982-08-27 A c switching circuit
IT49065/82A IT1154344B (it) 1981-09-04 1982-09-02 Circuito di commutazione in corrente alternata per apertura e chiusura di contatti senza arco
DE3232864A DE3232864C2 (de) 1981-09-04 1982-09-03 Wechselstromschaltkreis
FR8215083A FR2519800B1 (fr) 1981-09-04 1982-09-03 Circuit d'interruption pour courant alternatif

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56139944A JPS5842111A (ja) 1981-09-04 1981-09-04 スイツチ回路

Publications (1)

Publication Number Publication Date
JPS5842111A true JPS5842111A (ja) 1983-03-11

Family

ID=15257307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56139944A Pending JPS5842111A (ja) 1981-09-04 1981-09-04 スイツチ回路

Country Status (7)

Country Link
US (1) US4462057A (ja)
JP (1) JPS5842111A (ja)
CA (1) CA1184287A (ja)
DE (1) DE3232864C2 (ja)
FR (1) FR2519800B1 (ja)
GB (1) GB2106340B (ja)
IT (1) IT1154344B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5078752A (en) * 1990-03-12 1992-01-07 Northern States Power Company Coal gas productions coal-based combined cycle power production
DE4226656A1 (de) * 1992-08-12 1994-02-17 Buderus Sell Schaltvorrichtung für funkenfreies Schalten
JPH08185779A (ja) * 1994-12-27 1996-07-16 Mitsubishi Electric Corp 電磁接触器
CN104252995B (zh) * 2013-06-28 2019-06-14 王海 二极管触点保护复合开关的控制电路及继电器的控制方法
CN104348237A (zh) * 2013-08-02 2015-02-11 台达电子工业股份有限公司 电动汽车供电设备及其操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638714A (en) * 1979-09-05 1981-04-14 Matsushita Electric Works Ltd Arcless switching device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB963007A (en) * 1960-01-13 1964-07-08 Ass Elect Ind Improvements relating to a.c.switching arrangements
US3283179A (en) * 1963-09-17 1966-11-01 Vapor Corp Apparatus for and method of zero switching
DE2222517B2 (de) * 1972-05-08 1972-12-21 Josef Pfanzelt Schaltvorrichtung in hybrid-technik zum lastfreien schalten von mit alternierender spannung gespeisten stromverbrauchern mit beliebigem phasenverschiebungswinkel
US4153922A (en) * 1976-12-03 1979-05-08 Hitachi, Ltd. Relay control circuit
US4296449A (en) * 1979-08-27 1981-10-20 General Electric Company Relay switching apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638714A (en) * 1979-09-05 1981-04-14 Matsushita Electric Works Ltd Arcless switching device

Also Published As

Publication number Publication date
CA1184287A (en) 1985-03-19
GB2106340A (en) 1983-04-07
IT8249065A0 (it) 1982-09-02
FR2519800B1 (fr) 1986-06-13
IT1154344B (it) 1987-01-21
DE3232864C2 (de) 1986-08-14
GB2106340B (en) 1985-06-12
DE3232864A1 (de) 1983-03-24
US4462057A (en) 1984-07-24
FR2519800A1 (fr) 1983-07-18

Similar Documents

Publication Publication Date Title
US4389691A (en) Solid state arc suppression device
EP0632594B1 (en) Latch controlled output driver
JP3795195B2 (ja) ヒステリシス特性を有する電圧監視回路
EP1456951A1 (en) Half-bridge driver and power conversion system with such driver
JPH0444282B2 (ja)
JPS5842111A (ja) スイツチ回路
KR101064489B1 (ko) 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼
JPS58190130A (ja) 無接触動作する電子スイッチ装置
JP2001257574A (ja) 過剰電圧除去検知機能を備えた過剰電圧保護回路
CA2396624A1 (en) Railway switch machine motor control apparatus
US6111736A (en) Static relay with condition detecting
US5016134A (en) Driver circuit for single coil magnetic latching relay
US2519567A (en) Device for automatically switching off a telephonograph
US2625597A (en) Annunciator circuit
JP3300985B2 (ja) 遮断機
JPS585920A (ja) スイツチ回路
JPH0145242B2 (ja)
JPS58209017A (ja) 交流スイツチ回路
US3723767A (en) Reed relay type permanent nor memory circuit
US1996198A (en) Railway switch operating apparatus
US3121827A (en) Reed relay trigger circuit
JPH0811084A (ja) 非常停止装置
JPS584215A (ja) スイツチ回路
JP2918777B2 (ja) シリアル伝送路用中継器
US3440608A (en) Remote relay control circuit