JPS5842111A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在されるスイッチ回路に関する
。

１半導体スイッチング素子たとえばサイリスタ等は順方
向の抵抗が比較的大きい。したがってそのような半導体
スイッチング素子を介して、負荷を電力付勢する場合に
は、大きな発熱を伴なう。

本発明の目的は、開閉動作する接点を用いて、負荷に交
流電力を供給し、しかも開閉時のアークの発生を防ぐよ
うにしたスイッチ回路を提供することである。停電復帰
後ただちに接点を開くことを本発明の他の主な目的とす
る。

第１図は、本発明の一実施例の電気回路図である。交流
電源１と負荷２とは、本件スイッチ回路に端子３．４に
よって直列に介在される。端子３゜４に接続されるライ
ン１３．／３間には、ダイオード５と、そのダイオード
５に直列に接続される第１リレースイツチ６とから成る
直列回路７が接続される。この直列回路７には、第２リ
レースイツチ８が並列に接続される。直列回路７と第２
リレースイツチ８とは、並列回路９を構成する。。

第１リレースイツチ６は、第１ラツチングリレー１０に
関連するものである。この第１ラツチングリレー１０は
、いわゆる−巻線形ラツチングリレーであり、リレーコ
イル５２を有する。このリレーコイル５２が一時的に矢
符５７の向きに励磁されると、第１リレースイツチ６は
導通して、その導通状態を自己保持する。またリレーコ
イル５２が一時的に矢符５８の向きに励磁されると、第
１リレースイツチ６は遮断状態となってその遮断状態を
自己保持する。

第１ラツチングリレー１０のリレーコイル５２を励磁す
るために第１リレー駆動回路６１が設けられる。この第
１リレー駆動回路６１において、直流電源１６２から直
流電圧Ｖａｃが印加される端子５１および接地間には、
トランジスタＴＲＩおよびトランジスタＴＲ２が直列接
続され、それらの接続点５３は第１ラツチングリレーｌ
Ｏのり・７　レーコイル５２の一方端子に接続される。

また端子５１および接地間には、トランジスタＴＲ３と
トランジスタＴＲ４とが直列接続され、それらの接続点
５４はリレーコイル５２の他方端子に接続される。接続
点５３．５４間にはツェナダイオード５９．６０が相互
に逆方向に直列に接続される。

端子５１および接地間にはまた、抵抗６２およびトラン
ジスタＴＲ５から成る直列回路ならびに抵抗６３および
トランジスタＴＲ６から成る直列回路が４続される。

トランジスタＴＲＩのベースとトランジスタＴＲ５のコ
レクタとは、抵抗６４を介して接続される。トランジス
タＴＲ３のベースとトランジスタＴＲ６のコレクタとは
、抵抗６５を介して接続される。トランジスタＴＲ４の
ベースには、端子５１から抵抗６６．６７を介する電圧
が与えられる。

トランジスタＴＲ５のベースには、端子５１から抵抗６
６．６８を介する電圧が与えられる。トランジスタＴＲ
２のベースには、端子５１から抵抗６９．７０を介する
電圧が与えられる。トランジスタＴＲ６のベースには、
端子５１から抵抗６９゜７１を介する電圧が与えられる
。抵抗６６．６７゜６８の共通の接続点には、ライン７
２が接続される。抵抗６９，７０．７１の共通の接続点
にはライン７３が接続される。

ライン７２からの信号がハイレベルになると、トランジ
スタＴＲ４，ＴＲ５が導通し、トランジスタＴＲＩは導
通する。ライン７２およびライン７３からの信号が同時
にハイレベルになることはなく１応じてライン′７３か
′らの信号はローレベルであり１したがってトランジス
タＴＲ２，ＴＲ６が遮断している。そのためトランジス
タＴＲ３が遮断している。こうしてトランジスタ７１１
％接続点５３、リレーコイル５２、接続点５４、および
トランジスタＴＲ４を通る電流経路が形成され、リレー
コイル５２には矢符５７の方向に電流が流れる。そのた
めリレースイッチ６が導通して自己保持される。

ライン７３からの信号がハイレベルとなったときには、
トランジスタＴＲ２，ＴＲ６が導通し、トランジスタＴ
Ｒ３が導通する。ライン７２からの信号は、ローレベル
でありトランジスタＴＲ４゜ＴＲ５が遮断し、トランジ
スタＴＲＩが１ｌｌＷＲしている０°こうしてトランジ
スタＴＲ３、接続点５４、リレーコイル５２、接続点５
３および、トランジスタＴＲ２を通る電流経路が形成さ
れ、リレーコイル５２には矢符５８方向の励磁電流が流
れる。

これによってリレースイッチ６が遮断して自己保持され
る。

第２リレースイツチ８に関連する第２ラーツチングリレ
−１３も第１ラツチングリレーＩＱと同様に１巻線形ラ
ッチングリレーであり、そのリレーフィル８２を駆動す
るための第２リレー駆動回路８３が設けられる。この第
２リレー駆動回路８３は第１リレー駆動回路６１と同様
に構成され、トランジスタ’ｌ”１７〜Ｔ１１２％ツェ
ナダイオード８８．８９および抵抗９０〜９９から成る
。

端子１００には直流電源１６２から直流電圧Ｖｃｏが与
えられており、ライン８０からの信号がハイレベルにな
ると、トランジスタＴＲｌ０．ＴＲ１１が導通し、トラ
ンジスタＴＲ７は導通スル。

ライン８０およびライン８１からの信号が同時にハイレ
ベルになることはなく、シたがってライン８１からの信
号はり一レベルであり、応じてトランジスタＴ１ｇ、Ｔ
Ｒ１２が遮断している。そのためトランジスタＴＲ９が
遮断している。こうしてトランジスタＴＲ７，接Ｍ点８
４、リレーコイル８２、接続点８５、およびトランジス
タＴＲｌ０を通Ｚ電流経路が形成され、リレーコイル８
２には矢符８６の方向に電流が流れる。そのためリレー
スイッチ８が導通して自己保持される。

ライン８１からの信号がハイレベルとなったときには、
トランジスタＴＲ８，ＴＲ１２が導通し、トランジスタ
ＴＲ９が導通する。ライン８０からの信号はローレベル
でありトランジスタＴＲ１ｔ）。

ＴＲＩ　１が遮断し、トランジスタＴＲ７が遮断してい
る。こうしてトランジスタ’ＴＲ９、接続点８５、リレ
ーコイル８２、接続点８４およびトランジスタ〒Ｒ８を
通る電流経路が形成され、リレーコイル８２には矢符８
７方向の励磁電流が流れる。

これによってリレースイッチ８が遮断して自己保持され
る。

リレーコイ々５２．８２に流れる電流が遮断する・とき
、そのリレーコイル５２．８２に直ｍｔ圧Ｗｏｏを超え
る電圧が発生し、トランジスタＴＲ１〜ＴＲ１２を破壊
しないためにツェナダイオード５９，６０，８８．８９
がそれぞれ設けられる。

ここでツェナダイオード５９，６０，８８．８９のプレ
ーグダウン電圧は直流電圧Ｔｅａの電圧を超える値であ
り、かつ第１リレー駆動回路６１および第２リレー駆動
回路８３のトランジスタＴＲ１、ＴＲ１２が破壊する電
圧未満の値である。

ライン７２，７３，８０，８１からの信号がハイレベル
からローレベルにそれぞれ変化すると、リレーコイ／ｌ
１５２．８２には逆起電力が発生する。

このとき第１リレー駆動回路６１においては、リレ−コ
イル５２→接続点５３→ツェナダイオード５９−ツェナ
ダイオード６０→接続点５４−リレーコイル５２の経路
で、第２リレー駆動回路８３にお（Ａでは、リレーコイ
ル８２→接続点８４−ツェナダイオード８８→ツエナダ
イオード８９→接続点８５−リレーコイＡｌ８２の経路
で、あるいはそれらの逆の方向の経、路に電流が流れ、
ツェナダイオード５９，６０．８８．８９はブレークダ
ウンする。ツェナダイオード５９，６０　；８８．８９
がブレークダウンするため、逆起電力は吸収され、トラ
ンジスタ’ｒＲ１−ＴＲ１２が破壊されることはない。

並列回路９に関連して、導通周期検出回路１６が接続さ
れる。この導通周期検出回路１６において、並列回路９
に並列に、抵抗１７とトランス１８の１次巻線とから成
る直列回路が接続される。

トーランス１８の２次巻線には並列に、コンデンサ１０
１および抵抗１０２から成る移相回路１０３が接続され
る。この抵抗１０２には並列に、ダイオード１９．２０
が相互に逆方向性に接続される。

ダイオード１９．２０を介するトランス１８からの出力
は、増幅回路２１に入力されて増幅される。

増幅回路２１からの正のパルス出力は、ムＨＤゲ−）Ｇ
９および遅延時間を有する反転回路２２から成る立上が
り微分回路２３に与えられる。立上がり微分回路２３か
らの正のパルス出力は、導通周期検出出力としてライン
２４に導出される。

端子３と並列回路９との間のライン１３には、変流器２
５が設けられる。この変流器２５の出力は、遮断周期検
出回路２６に入力さバる。遮断周期検出回路２６は、前
述の導通周期検出回路１６と同様に、コンデンサ１０４
および抵抗１０５から成る移相回路１０６．ダイオード
２７．２８、増幅回路２９ならびにムｌｉＤゲートＯ，
ユ０゛および遅延時間を有する反転回路３０から成る立
上がり微分回路３１を含む。遮断周期検出回路２６から
の正のパルスは、ライン３２に遮断周期検出出力として
導出される。

直流電源１６２から直流電圧Ｔｏｅが与えられる制御母
線１６３１の、一端部に′は、ハ・リセット回路１６０
において〜トランジスタＴＲ１３のコレクタが接続され
る。トランジスタＴＲ１３のペースには反転回路１６４
が接続される。トランジスタＴＲ１３のエミッタに接続
される制御器＃１７７および接地間には、抵抗１６４お
よびトランジスタＴＲ１４から成る直列回蕗、抵抗１６
５およびトランジスタＴＲ１５から成る直列回路、抵抗
１６６およびコンデンサ１ム７から成る檀−分回路１６
８ならびに抵抗１６９およびトランジスタＴＲ１６から
成る直列回路が接続される。

トランジスタＴＲ１４のベースには、制御母線１７７か
ら抵抗１７０および複数個直列接続されたダイオード１
７１　（たとえば５個）を介する重圧が与えられ−る。

トランジスタＴＲ１４のコレクタおよびトランジスタ１
５のペース間には、抵抗１７２が接続される。抵抗１６
６およびコンデンサ１６７の共通の接続点１７３ならび
にトランジスタＴＲ１６のペース間には、抵抗１７４お
よび複数個直列接続されたダイオード１７５（たとえば
５個）から成る直列回路が接続される。トランジスタＴ
Ｒ１５のコレクタからライン１７６を介する信号は、Ａ
ＮＤゲー）Ｇｌ　１の一方の入力に与えられる。ＡＮＤ
ゲートＧ１１の他方の入力には、トランジスタ’Ｌ’Ｒ
ＩＯのコレクタからの信号が与えられる。ＡＮＤゲート
Ｇ１１の出力は、ライン１６１に導出される。ライン１
７６を介する信号はまた、雑音除失回路１３Ｇに与えら
れる。

第２図はリセット回路１６０の動作を説明するための波
形図である。直流電源１６２から制御器１１１６３には
、第２図（１）に示す直流電圧’Ｖｅｏが与えられる。

直流電源１６２の電力付勢時において、直流電圧’Ｖｏ
ｏの電圧変化率６　Ｖ　ｏ　ｃ　／　６　ｔは有限の値
である。したがってその電圧は直ちにＯｖから’Ｖａａ
にはならない。反転回路１６４の出力がハイレベルにな
ると、トランジスタＴＲｌ３は導通し制御器ｌ／Ｍ１７
７に電力を供給する。抵抗１７０およびダイオード１７
１によって定まる降下電圧ｖ１は、抵抗１７４およびダ
イオード１７５に１よって定まる降下電圧ｖ２．以上に
選ばれる（ｖｌ≧ｖ２）。

トランジスタＴＲ１３の導通後、トランジスタ’ｌ”Ｒ
１４は抵抗１７０およびダイオード１　？　ｌによる降
下電圧を超える時開ΔＴｌ後スイッチ回路が動作するの
に十分に電圧が上昇したことを検出して導通する。トラ
ンジスタＴＲ１４が導通すると、トランジスタＴＲ１５
は遮断する。したがってトランジスタＴＲ１５のコレク
タからライン１７６には、第２図（２）に示すように直
流電圧’Ｖｃａが与えられた時から予め定める時間ΔＴ
１後ハイレベルの信号が与えられる。このハイレベルの
信号は、ライン１７６に電圧上昇検出出力として導出さ
れるｂ 積分回路１６８のコンデンサ１６７が充電を行ない、接
続点１’７３の電圧は第２図（３）に示すように上昇す
る。したがってトランジスタＴＲ１６のベースには、コ
ンデンサ１６７が充電シ抵抗１７４およびダイ第５ド１
７５による降下電圧ｖ２を超える時間Δ〒２後にハイレ
ベルの信号が与えられる（Δテ２〉１丁１）。このハイ
レベルの信号によってトランジスタＴＲ１６は導通する
。応じてトランジスタ１６のコレクタは、第２図１４）
に示すように時間ΔＴ２後ロ後ロールベルる。したがっ
てｋＮＤゲー）Ｇｌｌからライン１６１には、第２図（
６）に示すハイレベルのリセット信号が導出される。

再び第１図を参照して、導通動作信号または遮断動作信
号を導出する信号発生回路１３２からの信号は、信号制
御回路１３０において、ダイオード１３３および抵抗１
３４を介し波形整形機能を有するＮｋＭＴＩゲートＧ１
２の一方の入力に与えられる。ＮＡＲＤゲー）　Ｇ、　
ｌ　２の他方の入力にはライン１７６を介する信号が与
えられる。信号発生回路１３２からの信号がハイレベル
でライン１７６からの信号がハイレベルであるとＮＡ）
ＪＤゲ−）Ｇ１２は四−レベルの信号を導出する。

ＮＡＮＩ）ゲートＧ１２の出力は反転回路１３５によっ
て反転される。−反転回路１３５の出力は第１雑音除去
回路１３６に与えられる。第１雑音除去回路１３６にお
いて、反転回路１３５からの信号は、ＡＮＤゲートＧ１
３の一方の入力に与えられるとともに、反転回路１３７
，１３８から成る遅延回路１３９を介してＡＮＤゲー）
Ｇ１３の他方の入力に与えられる。

信号発生回路１３２からＷＡＮＤゲートＧ１２に与えら
れる信号にインパルス性雑音が含まれていると、誤った
論・現信号に解されるおそれがある。

遅延回路１３９に入力される信号は、遅延時間ΔＴ３後
に遅延回路１３９から導出される。信号発生回路１３２
からＮＡ１１ＤゲートＧ１２に与えられる信号がローレ
ベルでハイレベルのインパルス性雑音を含んでいて、ラ
イン１７６からの信号がハイレベルである場合、ハイレ
ベルのインパルス性雑音は遅延時開ΔＴ３だけ遅延され
る。ムＭＤゲー）Ｇ１３の出力は、大入力の論理積であ
り、ハイレベルのインパルス性雑音を除去した四−レベ
ルの信号となる。したがって１第１雑音除去回路１３６
は、ハイレベルのインパルス性雑音を除去する。ムＭＤ
ゲートＧ１３の出力は、第２雑音除去回路１４Ｇに入力
される。

第２雑音除去回路１４０において、ムｌｉＤゲー）Ｇ１
３からの出力は、ＯＲゲートＧ１５の一方の入力に与え
られるとともに、反転回路１４１゜１４２から成る遅延
回路１４３を介してＯＲゲー）Ｇ１５の他方の入力に与
えられる。

信号発生回路１３２から葺ムＮＤゲー）Ｇ１２に与えら
れる信号がハイレベルでローレベルのインパルス性雑音
を含んでいて、ライン１７６からの信号がへ°゛イレペ
ルである場合、ローレベルのインパルス性雑音は、遅延
回路１４３によって遅延時間Δテ４だけ遅延される。Ｏ
Ｒゲー）Ｇ１５の出力は、−大入力の論理積であり、ロ
ーレベルのインパルス性雑音を除去したハイレベルの信
号となる。第２雑音除去回路１４０は、ローレベルのイ
ンパルス性雑音を除去する。ＯＲゲー）Ｇ１５の出力は
、ムＩＤゲー）Ｇ１６の一方の入力に与えられる。した
がって、ム１１Ｄゲー）Ｇ１６の一方の入力には、ロー
レベルおよびノ１イレベルのインパルス性雑音を含まな
い電圧上昇検出出力に応答した導通または遮断動作信号
が与えられる。

また、ライン１７６からの信号は、順方向に介するダイ
オード１４４、抵抗１４５および積分形のコンデンサ１
４６を介してＡＮＤゲートＧ１６の他方の入力に与えら
れる。コンデンサ１４６には、抵抗１４７が並列に接続
される。

ライン１７６がハイレベルになると、コンデンサ１４６
は徐々に充電される。応じてこのコンデンサ１４６の両
端子間型圧は一定の時間Δテ５０−レベルとし、その時
間ΔＴ５後ハイレベルとなる。すなわちムＮＤゲー）Ｇ
１６の他方の入力には、時間ΔＴ５の間口−レベルの信
号が与えられ時間Δ！５後ハイレベルの信号が与えられ
る。したがって信号発生回路１３２から与えられるハイ
レベルの信号すなわち導通動作信号は、時間４Ｔ５間リ
ーレベルの信号すなわち遮断動作信号とされる。信号制
御回路１３０からハイレベルの信号は導通動作信号とし
て、またローレベルの信号は遮断動作信号としてライン
１３１に導出される。

ライン２４．３２を介する信号は、制御回路１０９に設
けられたＡＮＩ）ゲートＧｌ、Ｇ２の一方の入力にそれ
ぞれ与えられる。ＡＮＩ）ゲー）０１の他方の入力には
、ライン１３１を介する信号が与えられる。ライン１３
１を介する信号は、ＡＮＤゲー）Ｇ３．Ｇ５および反転
回路１１０にそれぞれ与えられる。反転回路１１０の出
力は、ＡＮＤゲー）Ｇ２の他方の入力に与えられる。反
転回路１１Ｇの出力はまた１、ムｌｉＤゲートＧ　４、
、−　Ｇ　６にそれ、それ与えられる。ムｙｎゲー）Ｇ
ｌ、Ｇ２の出力は、ＯＲゲー）Ｇ８の入力にそれぞれ与
えられる。ＯＲゲートＧ８の入力にはまた、リセット回
路１６０からライン１６１を介する信号が与えられる。

ＯＲゲートＧ８の出力は、単安定回路１１１およびバッ
ファ１１２を介して単安定回路１１３に与えられる。

単安定回路１１１の出力は、反転回路１１４に与えられ
る。単安定回路１１１の出力はまた、ＡＮＤゲートＧ３
．Ｇ６にそれぞれ与えられる。反転回路１１４の出力は
、ＡＮＤゲー）Ｇ７を含む微分回路１１６に与えられる
。反転回路１１４＠出力はまた、ムＮＤゲー）Ｇ３，０
６にそれぞれ与えられる。立上がり微分回路１１６から
のパルスは、単安定回路１１３に与えられる。単安定回
路１１３の出力は、ＡＮＤゲー）Ｇ３〜Ｇ６にそれぞれ
与えられる。ＡＮＤゲー）０３〜Ｇ６の出力は、ライン
７２，７３，８０．８１にそれぞれ与えられる。

第３図を参照して、交流電源ｌから端子３に向けて第３
１３Ｍ（１１に示す電圧波形を有する交流電力が供給さ
れている。なお直流電源１６２がらスイッチ回路には直
流電圧ｖｃｃが与えられている。第１リレースイツチ６
および第２リレースイツチ８が第１図示のように遮断し
ているときには、第３図（ｔ）に示す導通周期検出ｄカ
がライン２４に電圧波形の各周期毎に得られる。ここで
導通周期検出回路１６における移相回路１０３は交流電
源ｌの正の電圧波形に同期するーきをする。ダイオード
１９．２０は、トランス１８からの出力を、それらの順
方向電圧降下の範囲内に抑えてパルスにする曽きをする
。増幅回路２１によって増幅されたパルスは、立上がり
微分回路３１によってさらにパルス幅のせまいパルスに
される。立上がり微分回路３１からライン２４には、電
源ｌの正の電圧波形の各周期に対応した正のパルスが得
られる。

このとき端子３からライン１３は流れる電流は零または
微小であるので、変流器２５からの出力は得られない＠ 時１Ａｔｌにおいて、信号発生回路１３２から第３図（
３）に示すハイレベルの導通１作信号を入力すると、Ａ
１１Ｉ）ゲート０１はライン２４からハイレベルのパル
スが与えられる時刻ｔ２において第３図（４）に示すハ
イレベルの信号を導出する。単安定回路１１１は、ムＩ
Ｉ）ゲートＧｌからＯＲゲートＧ８を介する信号に応答
して、第３ｖ！Ｊ（５）に示すようにパルス幅Ｗ１を有
するハイレベルの信号を導出すあ。また単安定回路１１
３は’、ａｍｐゲートＧＪ＞らＯＲゲートＧ８、バッフ
ァ１１２を介する信号に応答して、第３１ｉｌ！！＋６
）に示すようにパルス幅Ｗ２を有するハイレベルの信号
を導出する。したがってムＮＤゲー）Ｇ３は、ライン１
３１、単安定回路１１１，１１３からのハイレベルの信
号に応答して、第３図（７）に示すパルス幅１２を有す
るハイレベルの信号を第１リレー導通信号として導出す
る。ムｌｉＤゲートＧ３の出力がハイレベルになると、
トランジスタＴＲＩ、ＴＲ４，！Ｒ５はパルス幅１２だ
け導通する。したがって第１リレー駆動回路６１のリレ
ーコイル５２に矢符５７の向きに電流が流れて励磁され
、第１ラツチングリレーｌＯの第１リレースイツチ６は
、導通および遮断するのに要する動作時間Ｗ３の後に、
第３図（８）に示すように時刻ｔ３で導通する。ここで
パルス幅Ｗｌ、Ｗ２および動作時間Ｗ３は、ｖｌ）Ｗ２
≧１３に選ばれる。この導通する時刻ｔ３は端子３が負
であり、端子４が正であって、したがってダイオード５
が遮断する一方の半周期である反転回路１１４は、単安
定回路１１１からの信号を反転し、第３図（９）に示す
ようにパルス幅１１のローレベルの信号を導出する。立
上がり微分回路１１６に設けられた反転回路１１５は、
わずかな遅延時間を有している。応じて、反転回路１１
２の立上がり時刻ｔ４において、ＡＮＤゲートＧ７した
がって立上がり微分回路１１６は第３面側に示スように
ハイレベルのパルスを導出する。したがって単安定回路
１１３は、時刻ｔ４において第３図（６）に示すように
再びパルス幅Ｗ２のハイレベルの信号を導出する。ＡＩ
Ｄゲー）Ｇ５は、ライ２１３１％反転回路１１４および
単安定回路ｌ１３からのハイレベルの信号に応答して、
第３図（１Ｋ）に示すパルス＠１２だけハイレペ々の信
号を第２リレー導通信号としてライン８０に導出する。

ムＭ］）ゲートＧ５からハイレベルの信ｆか導出される
と、第２リレー駆動回路８３のトランジスタＴＢＹ、’
ｒＲ１Ｇ、ＴＲＩＩはパルス幅Ｗ２だけ導通し、リレー
コイル８２に矢符８６の向きに電流が流れて励磁され、
第２ラツチングリレー１３の第２リレースイツチ８が導
通および遮断するのに要する動作時間Ｗ４の後に時刻ｔ
５で第２リレ・−スイッチ８が第３図Ｏｇｌに示すよう
に導通する。

ここでパルス幅Ｗ２および動作時間Ｗ４は、Ｗ２≧Ｗ４
に選ばれる。第２リレースイツチ８が導通する時刻ｔ５
は、端子３が正で端子４が負である他の半周期である。

このようにして、先ずダイオード５が遮断する一方の半
周期において、第１リレースイツチ６が導通し、したが
って第１リレースイツチ６の導通時にアークが発生する
ことがない。次に半周期には、第１リレースイツチ６お
よびダイオード５を介して負荷２に電流が流れ、この半
周期で第２リレースイツチ８が導通ずる９で、第２リレ
ースイツチ８の導通時にアークが発生することはない。

第１および第２リレースイツチ６．８が導通すると、ト
ランス１Ｂには電流は流れなくなり、第３図（２）に示
すようにライン２４に信号が出なくなる。

端子３に流れる負荷電流は第３図（ＩＩに示されている
とおりであり、斜線で示した部分は、ダイオード５に流
れる電流である。この負荷電流は、第３図（１）に示さ
れた電圧に比べて連れ角θを有する。

端子３に負荷電流が流れることによって、変流器２５か
らの出力が得られる。移相回路１０６によって遮断周期
検出回路２６からライン３２には第３図（１４に示す負
の負荷電流（同期したハイレベルのパルスが線断周期検
出出力として導出される。

時刻ｔａ（第３図（３）参照）において、信号発生回路
１３２から与える信号を遮断動作信号としてｐ−レベル
にすると、ライン１３１かり一レベルとなり、反転回路
１１０は第３図０６）に示すハイレベルの信号を導出す
る。したがってムｌｉＤゲートＧ２は、ライン３２から
ハイレベルの信号が与えられる時刻ｔ７＆：おいて、第
３面端に示すハイレベルの信号を導出する。単安定回路
１１１は、ＡＮＤゲートＧ２からＯＲゲートＧ８を介す
る信号に応答して、第３図（ｌｉ）に示すパルス幅Ｗ１
のハイレベルの信号を導出する。また単安定回路１１３
は、ＡＮＤゲー）Ｇ２からＯＲゲートＧ８、バッファ１
１２を介する信号に応答して、第３図（６）に示すパル
ス幅Ｗ２のハイレベルの信号を導出する。したがってム
ＨＤゲートＧ６は、反転回路１１０、単安定回路１１１
，１１３からのハイレベルの信号に応答して第３図ａη
に示すパルス幅Ｗ２のノ１イレペルの信号を第２リレー
遮断信号としてライン８１輪導出する。ＡＭＩ）ゲー）
Ｇ６からのハイレベルの信号によって第２リレー駆動回
路８３のトランジスタＴＲ８，’ｆ’Ｒ９，ＴＲ１２は
、パルス幅Ｗ２だけ導通する。したがってリレーコイル
８２に矢符８７の向きに電流が流れて励磁され、第２リ
レースイツチ８の動作時間Ｗ４の後に、第２リレースイ
ツチ８は時刻ｔＳ（第３図Ｏ匂参照）において遮断する
。この時刻七８は、端子３が正で端子４が負であって、
ダイオード５が導通する半周期である。

単安定回路１１１からの信号に応答して、反転回路１１
４は第３図（９）に示すようにパルス＠ｔｌＷ１のロー
レベルの信号を導出する。立上がり微分回路１１６は反
転回路１１４の立上がり時刻ｔ９において第３図（至）
に示すハイレベルのパルスを導出するらしたがって単安
定回路１１３は時刻ｔ９において第３図（６）に示すよ
うに再びパルス幅Ｗ２のハイレベルの信号を導出する。

ＡＮＤゲー）Ｇ４は、反転回路１１０，１１４、単安定
回路１１３からのハイレベルの信号に応答して、第３図
（ｌ尋に示スパルス１ｌｉＷ２のハイレベルの信号を第
１リレー遮断信号としてライン７３に導出する。ＡＮＤ
ゲー）Ｇ４の出力がハイレベルになると、第１リレー駆
動回路６１のトランジスタＴＲ２，ＴＲ３゜ＴＲ６がパ
ルス幅Ｗ２だけ導通する。したがって第１ラツチングリ
レー１０のリレーコイル５２に矢符５８の向きに電流が
流れ励磁され、第１リレースイツチ６の動作時間Ｗ３の
後に、第１リレースイツチ６は時刻ｔ１０（第３図（８
）参照）で遮断する。この時刻１１０は、端子３が負で
端子４が正であってダイオード５が遮断する半ｊｌＴｈ
である。

このようにして負荷２の電力消勢時には、ダイオード５
が導通する半周期においてまず第２リレースイツチ８を
遮断し、次にダイオード５が遮断する半周期で第１リレ
ースイツチ６を遮断するようにしたので、第１および第
２リレースイツチ６゜８の接点の遮断時にアークが発生
することはない。

第１および第２リレースイツチ６．８が遮断すると導通
周期検出回路１６は、第３図（２）で示すようにハイレ
ベルのパルスを導出し始める。

負荷２が交流電源１によって電力付勢されている場合に
おいて、交流電源１または直流電源１６２いずれか一方
の電源に停電が起きると、他方の電源も手動操作によっ
て給電を停止させるようにする。その後停電が復帰し直
流電源１６２だけが給電し直流電圧が十分に高くなると
、リセット回路１６０からライン１６２にはリセット信
号が導出される。第１および第２ラツチングリレー１０
゜１３は、ラッチングリレーであるので停電前の導通状
態を自己保持している。また信号制御回路１３０は１．
信号発生回路１３１からの信号がハイレベルであっても
ローレベルであっても、リセット回路１６０からライン
１７６からのハイレベルの信号によって時間ΔＴ５（Δ
Ｔ５＞Ｗ１＋Ｗ２）の間口−レベルの信号をライン１３
１に導出する。

制御回路１０９において、ライン１３１からのローレベ
ルの信号は反転回路１１０によって反転されてハイレベ
ルとなりムＭＤゲートＧ４．Ｇ６にそれぞれ与えられる
。ライン１６１を介する正のパルスのリセット信号は、
ＯＲゲー）Ｇ８に与えられる。したがって前述のように
第２リレースイツチ８および第１リレースイツチ６はそ
れぞれ遮断する。

停電前に第１および第２リレースイツチ６．８が遮断し
ているときには、停電が復帰して直流電１１６２から給
電されてもライン１３１が時間ΔＴ５の間は四−レベル
であるので、第１および第２リレースイツチ６．８は遮
断したままである。

したがって、停電前に第１および第２リレースイツチ６
．８が導通しているときには停電復帰後筒１および第２
リレースイツチ６．８を遮断し、また停電前に第１およ
び第２リレースイツチ６．８が遮断しているときには停
電復帰後においても遮断したままにする。

本発明の他の実施例としてトランジスタＴＲｌ５の５レ
クタに遅延時間を有する反転回路およびムｌｉＤゲート
から成る立上がり微分回路を接続しライン１６１にリセ
ット信号を導出するようにしてもよい。

第４図は本発明の他の実施例のリセット回路２００の具
体的な電気回路図である。第１図の実施例に類似するが
対応する部分には同一の参照符を付す。本実施例におい
て、抵抗１７４およびダイオード１７５から成る直列回
路の一端２０１は、実線で示すように制御母線１７７に
接続されたり破線で示すように接続点１７３に接続され
たりたとえば端子を設けてどちらかに選択される。この
ような選択は、スイッチ回路を単一チップで集積回路化
したとき負荷２の種類に応じて必要となる。

一端２０１が実線で示すように制御母線１７７に接続さ
れた場合において、直流電源１６２から給電されると、
前述のようにｖ１≧ｖ２であるのでトランジスタＴＲ１
６はトランジスタＴＲ１４よりも同時または早く導通す
る。またトランジスタＴＲ１５はトランジスタＴＲ１４
の逆であって、トランジスタＴＲ１４が導通していると
きには遮断ｔ、ており、トランジスタＴＲ１４が遮断し
ているときには導通している。応じてＡＮＤゲートＧ１
１の両入力は同時にハイレベルになることはない。した
がってライン１６１にリセット信号が導出されることは
ない。したがって直流電源１６２に停電が起こり、その
後停電が復帰してその直流電圧が’Ｖｏａになっても第
１および第２リレースイツチ６．８の自己保持している
停電前の導通または遮断の状態を変えないようにするこ
とができる。

したがって抵抗１７４およびダイオード１７５から成る
直列回路の一端２０１を、接続点１７３に接続するかあ
るいは制御母１１１７７に接続するかによって、停電前
に１しその導通状態を自己葆持している第１および第２
リレースイツチ６．８を停電復帰後、遮断するかそのま
まにしておくかを使用目的に応じて′選択することがで
きる。

本発明の他の実施例として、抵抗１７０およびダイオー
ド１７１から成る直列回路ならびに抵抗１７４およびダ
イオード１７５から成る直列回路は、ツェナーダイオー
ドであってもよい。またバッファ１１２は、ダイオード
であってもよい。また立上がり微分回路２３，３１，１
１６は、他の構成を有する微分回路で誕っでもよい。さ
らに第１および第２ラッチングリレー１０．１３ならび
に第１および第２リレー駆動回路６１．８３に代えて２
巻線形のラッチングリレーおよび他の構成を有するリレ
ー駆動回路を用いてもよい。

以上のように本発明によれば、ダイオードが遮断する半
周期に第１リレースイツチを導通し、ダイオードが導通
する他の半周期に第２“リレースイッチを導通するよう
にして負荷２を電力付勢し、また負荷２の消勢時にはダ
イオードが導通する半周期に第２リレースイツチを遮断
し、ダイオードが遮断する半周期に第１リレースイツチ
を遮断するようにしたので、これらの第１および第２リ
レースイツチの接点からアークが発生することが防がれ
る。またラッチングリレーを一時的に電力付勢するよう
にしたので、消費電力が少ない。またリセット回路およ
び信号制御回路を設けたので、直流電源の停電復帰後、
導通している第１および第２リレースイツチを遮断する
ことができる。さらにリセット回路において導通してい
る第１お上び第２リレースイツチを遮断するかまたはそ
のままにしておくかを簡単に選択することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２図はリセ
ット回路１６０の動作を説明するための波形図、第３図
は第１図の実施例の動作を説明するための波形図、第４
図は本発明の他の実施例のリセット回路２００の電気回
路図である。 １・・・交流電源、２・・・負荷、５・・・ダイオード
、６・・・第１リレースイツチ、７・・・直列回路、８
・・・第２リレースイツチ、９・・・並列回路、１０・
・・第１ラツチングリレー、１３・・・第２ラツチング
リレー、１６・・・導通周期検出回路、２５・・・変流
器、２６・・・遮断周期検出回路、５２．８２・・・リ
レーフィル、６１・・・第１リレー駆動回路、８３・・
・第２リレー駆動回路、１０９・・・制御回路、１３０
・・・信号制御回路、１３２・・・信号発生回路、１６
０．２００・・・リセット回赳、１６２・・・直流電源 代理人　　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 交流電源および負荷に直列に介在され、直流電源によっ
   て電力付勢され、信号発生回路からの導通または遮断動
   作信号のどちらが一方の信号が与えられるスイッチ回路
   において、 ダイオード、′ タイオードに直列に接続される第１リレースイツチを有
   スる第１ラツチングリレー、 ダイオードおよび第１リレースイツチから成る直列回路
   に並列に接続される第２リレースイツチを有する第２ラ
   ツチングリレー、 前記直列回路および第２リレースイツチから成る並列回
   路に並列に接続され、交流電源の電Ｐ波形の半周期を検
   出して導通周期検出出力を導出する導通周期検出回路、 交流電源、負荷および前記並列回路の電流経路−の途中
   に設けられ、負荷に流れる電流波形の半周期を検出して
   遮断周期検出出力を導出する遮断周期検出回路、 導１周期検出出力および導通動作信号に応答して第１お
   よび第２リレースイツチの導通および遮断に要する動作
   時間以上のパルス幅を有する第１リレー導通信号を導出
   し、かつ動作時間以上のパルス幅を有し遅延された第２
   リレー導通信号を導出し、ならびに遮断周期検出出力お
   よび遮断動作信号に応答して動作時間以上のパルス幅を
   有する第２リレー遮断信号を導出し、かつ動作時間以上
   のパルス幅を有し遅延された第１リレー遮断信号を導出
   する制御回路、 第一１リレ一導通信号に応答して第１ラツチングリレー
   のリレーコイルを励磁して第１リレースイツチを導通す
   るとともに、第１リレー遮断信号に応答して第１ラツチ
   ングリレーのリレーコイルを励磁して第１リレースイツ
   チを遮断する第１リーレー駆動回路、 第２リレー導通信号に応答して第２ラツチングリレーの
   リレーフィルを励磁して第２リレースイツチを導通する
   とともに、第２リレー遮断信号に応答して第２リレース
   イツチを遮断する第２リレー駆動回路、 直流電源の電圧が十分に上昇したことを検出してリセッ
   ト信号を前記制御回路に与えるリセット回路、ならびに
   、 前記リセット回路が十分な電圧上昇を検出したときに予
   め定めた時間だけ導通動作信号を遮断動作信号に変えて
   前記制御回路に与える信号制御回路を含み、前記制御回
   路は、リセット信号および遮断動作信号を同時に受けて
   第１および第２リレースイツチを遮断するように第１お
   よび第２リレー駆動回路を制御することを特徴とするス
   イッチ回路。