JPS584215A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在されるスイッチ回路に関する
。

半導体スイッチング素子たとえばサイ、リスタ等は順方
向の抵抗が比較的大きい。したがってそのような半導体
スイッチング素子を介して、負荷を電力付勢する場合に
は、大きな発熱を伴なう。また工場などにおいては、負
荷を電力付勢する交流電源と、その電力付勢を制御する
電気機器を電力付勢する供給電源とを別電源としている
。その場合供給電源が停電すると、電気機器による制御
を行なうことができず事故が起きるおそれがある。

本発明の目的は、開閉動作する接点を用いて、負荷に交
流電力を供給し、しかも開閉時のアークの発生を防ぐよ
うにしたスイッチ回路を提供することである。さらに本
発明の他の目的は、瞬時停電が起きたときには負荷に交
流電力を供給し続け、停電が起きたときには自動的に接
点を開き負荷を電力消勢するスイッチ回路を提供するこ
とである。

第１図は、本発明の一実施例の電気回路図である。交流
電源１と負荷２とは、本件スイッチ回路に端子３，４Ｃ
よって直列に介在される。端子３゜４に接続されるライ
ン／３．７４間には、第１ダイオード５と、その第１ダ
イオード５に直列に接続される第１リレースイツチ６と
から成る直列回路７が接続される。この直列回路７には
、第２リレースイツチ８が並列に接続される。直列回路
７と第２リレースイツ＋８とは、並列回路９を構成する
。

供給電源１０５から電圧が与えられると、後述　゛の回
路１０６、回路１０７、回路１０Ｂおよび回路１０９の
出力電圧は高くなる。回路１０６〜１０９の出力電圧が
高くなり、入力端子Ｓにハイレベルの信号が与えられる
と、第１リレースイツチ６および第２リレースイツチ８
は導通する。

第１リレースイツチ６は、第１ラツチングリレ＝１０に
関連するものである。この第１ラツ千ングリレー１０は
、いわゆる１巻線形ラッチングリレーであり、リレーコ
イル５２を有する。このリレーコイル５２が一時的に矢
符５７の向きに励磁電流が流れて励磁されると、第１リ
レースイツチ６は導通して、その導通状態を自己保持す
る。またリレーコイ／Ｌ’５２が一時的に矢符５８の向
きに励磁電流が流れて励磁されると、第１リレースイツ
チ６は遮断状態となってその遮断状態を自己保持する。

第１ラツ千ングリレ−１０のリレーコイル５２を駆動す
るために、第１リレー駆動回路６１が設けられる。この
第１リレー駆動回路６１において、トランジスタＴＲ５
およびトランジスタＴＲ６は直列接続され、それらの共
通接続点５３はリレーコイル５２の一方端子に接続され
る。トランジスタＴＲ７と）ランジスタ丁Ｒ８とは直列
接続され、それらの共通接続点５４はリレーコイル５２
の他方端子に接続される。共通接続点５３．５４には、
ツェナダイオード５９．６ｏが相互に逆方向に直列に接
続される。ＡＮＤゲートＧ９の出力は、反転用９）ラン
ジスタＴＲ９のベースに与えられるとともに、前述のト
ランジスタＴＲ８のベースに与えられる。トランジスタ
ＴＲ９のコレクタは、トランジスタＴＲ５のベースに接
続される。ＡＮＤゲー）Ｇ８の出力は、トランジスタＴ
Ｒ１０のベースに与えられるとともに、トランジスタＴ
Ｒ６のベースに与えられる。トランジスタＴＲｌ０のコ
レクタは、トランジスタＴＲ７のベースに接続される。

供給型１１０５から回路１０７を介する出力は、抵抗１
１０を介してトランジスタＴＲ８，ＴＲ９のベースに与
えられるとともに、抵抗１１１を介してトランジスタＴ
Ｒ６，ＴＲｌ０のベースにそれぞれ与えられる。また、
供給電源１ｏ°５から回路１０８を介する出力は、トラ
ンジスタＴＲ５゜ＴＲ７のエミッタに与えられるととも
に、抵抗１１２を介してトランジスタＴＲ５のベースお
よびトランジスタＴＲ９のコレクタに与えられ、抵抗１
１３を介してトランジスタＴＲ７のベースおよびトラン
ジスタＴＲｌ０のコレクタにそれぞれ与えられる。

ＡＮＤゲー）Ｇ９の出力がハイレベルになると、トラン
ジスタＴＲ９，ＴＲ８が導通し、トランジスタＴＲ５は
導通する。ＡＮＤゲー）Ｇ８の出力はローレベルであり
、したがってトランジスタＴＲ６，ＴＲｌ０が遮断して
いる。そのためトランジスタＴＲ７が遮断する。こうし
てトランジスタＴＲ５、接続点５３、リレーコイル５２
、接続点５４、およびトランジスタＴＲ８を通る電流経
路が形成され、リレーコイル５２には矢符５７の方向に
電流が流れる。そのため第１リレースイツφ６が導通し
て自己保持される。　　　′ＡＮＤゲートＧ８からの出
力がハイレベルとなったときには、トランジスタＴＲ６
，ＴＲｌ０が導通し、トランジスタＴＲ７が導通する。

またＡＮＤゲートＧ９の出力はローレベルであり、した
がってトランジスタＴＲ９，ＴＲ８が遮断し、トランジ
スタＴＲ５が遮断する。こうしてトランジスタＴＲ７、
接続点５４、リレーコイル５２、接続点５３およびトラ
ンジスタ’ｆ’Ｒ６を通る電流経路が形成され、リレー
コイル５２には矢符５８方向に励磁電流が流れる。これ
によって第１リレースイツチ６が遮断して自己保持され
る。

第２リレースイツ争８に関連する第２ラツ千ングリレー
１３も第１ラツ千ングリレー１０と同様に１巻線形ラッ
チングリレーであり、そのリレーコイ／Ｌ／６２を駆動
するための第２リレー駆動回路６３が設けられる。この
第２リレー駆動回路６３は、第１リレー駆動回路６１と
同様に構成されており、トランジスタＴＲＩＩ〜Ｔ　Ｒ
ｌ　６　、ツェナダイオード６８．６９および抵抗１１
４〜１１７を含む。回路１０８に代えて、供給＠源１０
５から回路１０９を介する電力が与えられる。ＡＮＤゲ
−）Ｇｌｌの出力は、反転用のトランジスタＴＲ１５の
ベースに与えられるとともに、トランジスタＴＲ１４の
ベースに与えられる。トランジスタ’ｌ”Ｒ１５のコレ
クタは、トランジスタ１目１のベースに接続される。Ａ
ＮＤゲー）ＧＩＯの出力は、トランジスタＴＲ１２のベ
ースに与えられるとともに、ＴＲ１４のベースに与えら
れる。トランジスタＴＲ１６のコレクタは、トランジス
タＴＲ１３のベースに接続される。

ＡＮＤゲー）Ｇｌｌの出力がハイレベルになると、トラ
ンジスタＴＲ１５，ＴＲ１４が導通し、トランジスタ’
１’Ｒ１１は導通する。ＡＮＤゲートＧＩＯの出力はロ
ーレベルであり、トランジスタＴＲ１２，ＴＲ１６が遮
断している。そのためトランジスタＴＲ１３が遮断して
いる。こうしてトランジスタＴＲ１１％接続点６４、リ
レーコイル６２、接続点６５およびトランジスタＴＲ１
４を通る電流経路が形成され、リレーコイル６２には矢
符６６の方向に励磁電流が流れる。そのため第２リレー
スイツチ８が導通して自己保持される。

ＡＮＤゲート１０からの出力がハイレベルとなつ、たと
きには、トランジスタＴＲ１２，ＴＲ１６が導通し、ト
ランジスタＴＲ１３が導通する。ＡＮＤゲート１１の出
力はｐ−レベルであり、トランジスタＴＲ１５，’Ｉ’
Ｒ１４が遮断し、トランジスタＴＲＩＩが遮断している
。こうしてトランジスタＴＲ１３、接続点６５、リレー
コイル６２、接続点６４およびトランジスタＴＲ１２を
通る電流回路が形成され、リレーコイル６２には矢符６
７方向の励磁電流が流れる。これによって第２リレース
イツチ８が遮断して自己保持される。

ツェナダイオード６８．６９は、前述のツェナダイオー
ド５９．６０と同様に相互に逆方向となるようにそれら
のアノードが共通に接続される。

これらのツェナダイオード５９，６０；６Ｂ、６９のブ
レークダウン電圧は、回路１０８，１０９の出力電圧を
超える値であり、かつ第１リレー駆動回路６１のトラン
ジスタ’１’１５〜ＴＲ１Ｏおよび第２リレー駆動回路
６３のトランジスタＴＲＩｌ〜Ｔ１１６が破壊する電圧
未満の値である。ムＮＤゲー）Ｇ８．Ｇ９．ＧＩＯ，Ｇ
ｌｌの出力がハイレベルからローレペ／Ｌ’に変化する
と１第１リレ一駆動回路６１および第２リレー駆動回路
６３のトランジスタＴ１５〜ＴＲ１６はそれぞれ遮断し
、リレーフィル５２．６２には各回路１０８゜１０９の
出力電圧を超える逆起電力が発生する。

このとき第１リレー駆動回路６１では、リレーフィル５
２→接続点５３−ツェナダイオード５９→ツエナダイオ
ード６０→接続点５４→リレーコイ／ｌ１５２の経路で
、また第２リレー駆動回路６３では、リレ−コイル６２
→接続点６４→ツェナダイオード６８→ツェナダイオー
ド６９→接続点６５→リレーフィル６２の経路で、ある
いはそれらの経路の逆の方向に電流が流れ、ツェナダイ
オード５９．６０；６８，６９はブレークダウンし、逆
起電力を吸収する。したがってトランジスタＴ１５〜Ｔ
Ｒ１６が破壊されることはない。

並列回路９に関連して、導通周期検出回路１６が接続さ
れる。この導通周期検出回路１６において、並列回路９
に並列に、抵抗１７とトランス１８とから成る直列回路
が接続される。トランス１８の２次巻線間には並列に、
コンデンサ２１および相互に逆方向性を有するダイオー
ド１９．２０が接続される。このダイオード１９．２０
の順方向電圧は、増幅器２２に入力されて増幅される。

増幅器２２の出力は、負の電圧を除去し正の電圧を導出
するダイオード２３を介して、スイッチング用のトラン
ジスタＴＲＩのベースに入力される。

トランジスタＴＲＩのコレクタには回路１０７から抵抗
１１８を介する電力が与えられる。トランジスタＴＲＩ
のコレクタからの出力は、波形整形機能を有する反転回
路１１を介し導通周期検出出力としてライン２４に導出
される。トランジスタＴＲＩのベースに入力される電圧
が正のとき、′トランジスタＴＲＩは導通して四−レベ
ルの信号を出力する。このローレベルの信号は反転回路
１１で反転されるので、ライン２４に導出される信号は
ハイレベルである。

端子３と並列回路９との間のライン１３には、変流器２
５が設けられる。この変流器２５の出力は、遮断周期検
出回路２６に入力される。遮断周期検出回路２６は、前
述の導通周期検出回路１６と同様に、ダイオード２７．
２ｇ、コンデンサ２８、増４１１器３０．ダイオード３
１、トランジスタＴＲ２、反転回路１２および抵抗１１
９を含む。

遮断周期検出回路２６からのハイレベルの信号は、ライ
ン３２に遮断周期検出出力として導出される。

ライン２４．３２を介する信号は、ＡＮＤゲー）Ｇ５．
Ｇ４の一方の入力に与えられる。Ａ１１Ｄゲー）Ｇ５の
他方の入力には、ＡＮＤゲートＧ３の出力が与えられ、
またＡＮＤゲー）Ｇ４の他方の入力には反転回路３３を
介してＡＮＤゲートＧ３の出力が与えられる。

回路１０６は、供給電源１０５から順方向に介する第２
ダイオード８０と、第２ダイオードのカソードに接続さ
れた微分形の抵抗８１および第１コンデンサ８２と、第
１コンデンサ８，２に並列に接続された抵抗８３を含む
。回路１０６を介する供給１に＃１０５の出力は、抵抗
１２０を介してＡＮＤゲートＧ３の一方の入力に与えら
れる。

回路１０７は、供給電源１０５から順方向に介する第３
ダイオード７１と、第３ダイオード７１のカソードに接
続された微分形の抵抗７２および第２コンデンサ７３を
含む。

回路１０８および回路１０９は、第２供給電源１０７と
同様に構成される。回路１０８は、第４ダイオード７４
、抵抗７５および第３コンデンサ７６を含む。回路１０
９は、第５ダイオード７７抵抗７８および第４コンデン
サ７９を含む。

入力端子Ｓに与えられた信号は、ダイオード８４、抵抗
１２１、波形整形機能を有する反転回路８５および反転
回路８６を介して第１雑音除去回路１２２に与えられる
。第１雑音除失回路１２２において、反転回路８６から
の信号は、ＡＮＤゲ−）Ｇｌの一方の入力に与えられる
とともに、抵抗８７およびコンデンサ８８から成る第１
遅延回路１２３を介してＡＮＩＩゲー）Ｇｌの他方の入
力に与えられる。

入力端子Ｓに与えられる入力信号にインバ〃ス性雑音が
含まれると、誤った論理信号に解されるおそれがある。

第１遅延回路１２３に入力される信号は、遅延時間ΔＴ
１後に第１遅延回路１２３から導出される。入力端子Ｓ
に与えられる信号がローレベルで、ハイレベルのインパ
ルス性雑音ｔｔ含んでいる場合、ハイレベルのインパル
ス性雑音は遅延時間ΔＴ１だけ遅延される。ＡＮＤゲー
トＧ１の出力は、両人力の論理積であり、ハイレベルの
インパル性雑音を除去したローレベルの信号となる。し
たがって、第１雑音除去回路１２２は、ハイレベルのイ
ンパルス性雑音を除去する。ＡＮｐゲートＧ１の出力は
、第２雑音除去回路１２４に入力される。

第２雑音除去回路１２４において、ＡＮＤゲー）Ｇｌか
らの入力は、ＯＲアゲ−Ｇ２の一方の入力に与えられる
とともに、抵抗８９およびコンデンサ９０から成る第２
遅延回路１２５を介してＯＲアゲ−Ｇ２の他方の入力に
与えられる。

入力端子Ｓに与えられる信号がノ１イレベルで、ローレ
ベルのインパルス性雑音を含んでいる場合、ローレベル
のインパルス性雑音は、第２遅延回路１２５によって遅
延時間ΔＴ２だけ遅延される。

ＯＲアゲ−Ｇ２の出力は、両人力の論理和であり、ロー
レベルのインパル性雑音を除去したハイレベルの信号と
なる。第２雑音除去回路１２４は、ローレベルのインパ
ルス性雑音を除去する。ＯＲゲートＧ２の出力は、ＡＮ
Ｄゲー）Ｇ３の他方の入力に与えられる。したがって、
ＡＮＤゲートＧ３の他方の人力（は、ローレベルおよび
）１イレペルのインパルス性雑音を含まない論理信号が
与えられる。

第２図を参照して、交流電源１からはライン１３に向け
て第２図＋１１に示す電圧波形を有する交流電力が供給
されている。時刻ｔ１において、供給電源１０５から各
回路１０６〜１０９に第２図（２）に示す電圧が与えら
れると各回路１０６〜１０９の出力は、それぞれハイレ
ベルとなる。第１リレースイツチ６および第２リレース
イツチ８が第１図示のように遮断しているときには、第
２図（５）に示す導通周期検出出力が電圧波形の各周期
毎に得られる。ここで導通周期検出回路１６におけるダ
イオード１９．２０は、トランス１８からの出力を、そ
れらの順方向電圧降下の範囲内に抑える働きをする。し
たがって増幅器２２からは電源１の電圧波形の各周期に
対応した短形波が得られる。

ダイオ−°ド２３の働きによって正極性のパルスだけが
トランジスタＴＲＩのベースに与えられ１このときトラ
ンジスタＴＲＩは導通し、トランジスタＴＲＩのコレク
タはローレベルとなり、反転回路１１にローレベルの信
号を与える。このローレベルの信号は反転回路１１で反
転され、ライン２４に第２図（５）のようにハイレベル
の信号が導出される０このとき端子３からライン１３に
流れる電流は零または微小であるので、変流器２５から
の出力は得られない。

時刻ｔ２Ｃおいて、入力端子Ｓに第２図（３）に示すハ
イレベルの信号が与えられると、ＡＮＤゲー）Ｇ３の出
力は第２図（４）のようにハイレベルとなる。ＡＮＤゲ
ートＧ３の出力は、ＡＮＤゲートＧ５の他方の入力に与
えられるとともに、反転回路３３を介してＡＮＤゲー）
Ｇ４の他方の入力に与えられる。したがってムＭＤゲー
）Ｇ５は、時刻ｔ３において第２１１１６１に示すよう
にハイレベルのパルスを導出する。ムＮＤゲー）Ｇ５の
出力は、７リツブ７０ツブ１１のセット人力Ｓに与えら
れる。ＩＮＤゲートＧ５からのハイレベルの信号に１よ
って、７リツプ７０ツブＦ１がセットされ、そのセット
出力Ｑは第２図（７）に示すようにハイレベルとなる。

フリップ７０ツブ１Ｐ１のセットｂ力Ｑは、ＡＮＤゲー
）Ｇ９および不一致回路Ｇ６の一方の入力に与えられる
とともに、抵抗９１およびコンデンサ９２から成る積分
回路１０３を介し不一致回路Ｇ６の他方の入力に与えら
れる。７リツブ７０ツブＷ１のセット出力Ｑからハイレ
ベルの信号が導出されると、積分回路１０３のコンデン
サ９２は徐々に充電されていき、このコンデンサ６２に
充電された電圧は不一致回路Ｇ６のしきい瞳より高くな
る。積分回路１０３からの出力は、第２図（８）で示さ
れている。７リツプ７０ツブＩＰＩのセット出力ｑから
ハイレベルの信号が導出された時から積分回路１０３を
介する信号が不一致回路Ｇ６のしきい餉に達する時まで
の両人力信号の不一致の間だけ、不一致回路Ｇ６は第２
図（９）に示すようにハイレベルの信号を導出する。こ
の不一致回路Ｇ６の出力は、単安定回路３５を介してＡ
１１Ｄゲー）Ｇ８の一方の入力およびＡＮＤゲー）Ｇ９
の他方の入力に与えられる。

単安定回路３５からの出力は、第２図（１ｏ）に示さレ
ル。このパルス１１４Ｗｌは、第１ラツチングリレー１
０の第１リレースイツチ６のスイッチング態様が変わる
に要する動作時間ｗ２よりもわずかに長く選ばれる。Ａ
ＮＤゲー）Ｇ９がらの出力は第２図（１りに示されてお
り、このパルス幅ｗ１だけトランジスタＴＲ９，ＴＲ８
，ＴＲ５が導通してリレーコイル５２が励磁される。第
１ラッ千ングリレ−１０の第１リレースイツチ６は第２
図Ｈのように動作時間Ｗ２の後に、時刻ｔ４で導通する
。

この導通する時刻ｔ４は、端子３が負であり、端子４が
正であって、したがって第１ダイオード５が遮断する一
方の半周期である。

ＡＮＤゲートＧ５からの出力はまた、第２遅延回路ＤＬ
２に入力され、反転回路９３、コンデンサ９４、抵抗９
５、ダイオード９６を介して遅延時間Ｗ３の後に時刻ｔ
５において７リツプ７０ツブのセット入力Ｓに第２図ａ
粉のパルスが与えられる。この信号によって、７リツプ
７０ツブＦ２がセットされる。７リツプ７０ツブｙ２の
セット出力ｑは、第２図Ｏ場の波形を有し、ＡＮＤゲー
トＧｌｌの一方の入力および不一致回路Ｇ７の一方の入
力に与えられるとともに、抵抗９７およびコンデンサ９
８から成る積分回路１０４を介して、不一致回路Ｇ７の
他方の入力に与えられる。不一致回路０７に関連する動
作は、不一致回路Ｇ６に関連する動作と同様であり、積
分回路１０４の出力は第２１４０４１に示され、不一致
回路Ｇ７の出力は第２図０５）に示される。不一致回路
Ｇ７の出力は、単安定回路３９を介してＡＭＩＩゲー）
ＧＩＯの一方の入力およびＡ１１ＤゲートＧ１１の他方
の入力に与えられる。

単安定回路３９からの出力は第２図０瞠に示される。こ
の単安定回路３９のパルス幅ｗ４は、第２ラツチングリ
レー１３の動作時間Ｗ５よりもわずかに長く選ばれる。

ムＨＩｌｌゲー）Ｇｌｌからの出力は、第２図（ｌηに
示される。この期間Ｗ４だけ、トランジスタＴＲ１５，
ＴＲ１４，ＴＲＩＩが導通して、リレーコイル６２が励
磁される。そのため動作時間Ｗ５の後に時刻ｔ６で第２
リレースイツチ８が第２図固のように導通する。第２リ
レースイツチ８が導通する時刻ｔ６は、端子３が正で端
子４が負である他の半周期である。

このようにして、まず第１ダイオード５が遮断する一方
の半周期において、第１リレースイツチ６が導通し、し
たがって第１リレースイツチ６の導通時にアークが発生
することがない。次の半周期には、第１リレースイツチ
６および第１ダイオード５を介して負荷２に電流が流れ
、この半周期で第２リレースイツチ８が導通するので、
第２リレースイツチ８の導通時にアークが発生すること
はない。

端子３に流れる負荷電流は第２図−に示されているとお
りであり、斜線で示した部分は、第１ダイオード５に流
れる電流である。この負荷電流は、第２図（１）に示さ
れた電圧に比べて遅れ角θを有する。端子３に負荷電流
が流れることによって、変流器２５からの出力が得られ
る。これによって遮断周期検出出力２６からライン３２
には第２図体υに示すパルスが得られる。また、第１お
よび第２リレ４ス゛イツチ６，８が導通することによっ
て、導通周期検出回路１６からパルスは得られない。

時刻ｔ７（第２図（３）参照）において、入力端子Ｓに
与えられる信号がローレベルにされると、ＡＮＤゲー）
Ｇ３の出力は、第２図（４）のようにｏ　−レベルとな
る。したがって反転回路３３を介してＡＮＤゲー）Ｇ４
の他方の入力に第２回置に示すハイレベ）ｖの信号が与
えられたままになる。ライン３２を介する遮断周期検出
出力は、ＡＮＤゲー）Ｇ４の一方の入力に与えられる。

したがってムＭＤゲー）Ｇ４からの出力波形は、時刻ｔ
８において第２図−に示されるとおりとなる。ＡＮＤゲ
−）Ｇ４の出力は７リツプ７０ツブ１２のリセット人力
Ｒに与えられる。

ＡＮＤゲ−）Ｇ４からの出力によって７リツプフロツプ
ＩＦ２がリセットされ、そのハイレベルのリセット出力
Ｑは第２図（財）に示される。ζ、のリセット出力Ｑは
、ＡＮＤゲートＧ１０の他方の入力に与えられる。また
７リツプ７０ツブ′Ｉ！２がリセットされることによっ
て、そのセット出力Ｑは第２図（Ｉ４に示されるように
ローレベルとなる。

）１ツブ７０ツブＩＦ２のセット出力ｑがローレベルに
変わると、積分回路１０４のコンデンサ９８は第２図０
４に示すように徐々に放電していき、そのためコンデン
サ９８の電圧は不一致回路Ｇ７のしきい幀より低くなる
。この７リツプ７０ツブ１２のセット出力ｑからローレ
ベルの信号が導出された時から積分回路１０４を介する
信号が不一致回路Ｇ７のしきい値より低くなる時までの
両人力信号の不一致の間だけ、不一致回路Ｇ７は第２図
（１＠に示すようにハイレベルの信号を導出する。

この不一致回路Ｇ７の出力によって、単安定回路３９の
出力は第２図輛に示す波形を導出する。

こうしてＡＮＤゲー）ＧＩＯからは第２図（ハ）に示す
出力が得られる。これによってトランジスタＴＲ１２，
ＴＲ１６，ＴＲ１３が導通して、リレーコイル６２が励
磁される。こうして第２リレースイツチ８が動作時間Ｗ
５の後の時刻ｔ９（第２図（ｌ鴫参照）において遮断す
る。この時刻ｔ９は、端子３が正で端子４が負であって
、第１ダイオード５が導通する半周期である。

Ａ１１ＤゲートＧ４の出力は、また、遅延回路ＤＬ１、
反転回路９９、コンデンサ１００、抵抗１０１およびダ
イオード１０２を介し、第２図輛に示されるように遅延
時間Ｗ６後に時刻ｔｌＯにおいて、７リツプ７０ツブ１
１のりセット入力Ｈに与えられる。これによって７リツ
プ７リツプＦｌがリセットされ、そのリセット出力頁は
ムＭＤゲ−）Ｇ８の他方の入力に与えられる。７リツプ
７０ツブＩＦＩのリセット出力頁は第２図圀に示される
。

フリップ７０ツブ１１がリセットされることによって、
そのセット出力Ｑは第２図（７）に示されるようにロー
レベルとなり、積分回路１ｏ３、不一致回路Ｇ６および
単安定回路３５の出力は、第２図（８）、第２図（９）
および第２図−にそれぞれ示すようになる。

ＡＮＤゲー）Ｇ８からの出力は第２図（ハ）に示されて
おり、これによってトランジスタＴＲ６，ＴＲＩＧ、Ｔ
Ｒ７が導通して、リレーコイ／ｌ１５２が励磁され、そ
のため第１リレースイツチ６は時刻・ｔｌｌ　（第２図
（１８１参照）で遮断する。この時刻ｔ１１は、端子３
が負で端子４が正である半周期である。

このようにして負荷２の電力消勢時には、第１ダイオー
ド５が導通する半周期においてまず第２リレースイツチ
８を遮断し、次に第１ダイオード５が遮断する半周期で
第１リレースイツチ６を遮断するようにしたので、第１
および第２リレースイツチ６．８の接点の遮断時にアー
クが発生することはない。

第３図は、供給電源１０５に瞬時停電が起きた場合の動
作を説明するための波形図である。負荷２を電力付勢し
ているとき、時刻ｔ１２において供給電源１０５が第３
図０）に示すように瞬時停電を起こすと、回路１０６の
第１コンデンサ８２は抵抗８３を介して徐々に放電する
。したがって回路１０６の出力電圧は、第３図（２）に
示すように徐々に低下する。瞬時停電であるので、供給
電源１０５の出力が復帰して第１コンデンサ８２を充電
し、回路１０６の出力電圧は、ＡＮＤゲー）Ｇ３のしき
い敏に達する前に上昇し、ハイレベルのままである。Ａ
１１Ｄゲー）Ｇ３の他方の入力には、入力端子Ｓから第
３図（３）に示すハイレベルの信号が与えられている。

そのため、ＡＮＤゲートＧ３の出力は、瞬時停電があっ
たにもかかわらず第３図（４）に示すようにハイレベル
の信号を導出し続ける。したがって、リレー動作には何
ら支障も与えず負荷２を電力付勢し続けることができる
。

第４図は、供給電源１０５に停電が起きた場合の動作を
説明するための波形図である。負荷２を電力付勢してい
るとき、時刻ｔ１３において供給電源１０５が第４図（
１）に示すように停電を起こすと、回路１０６の第１コ
ンデンサ８２は抵抗８３を介して放電する。第１コンデ
ンサ８２に関連する時定数は、小さく選ばれている。回
路１０６の出力は、第４図（２）に示すように、ＡＮＤ
ゲートＧ３のしきい鮪より低電圧となる時刻ｔ１４にお
いて、ＡＮＤゲー）Ｇ３にローレベルの信号を与えるＯ 停電が起きたとき、入力端子ＳからムＭＤゲー）Ｇ３の
他方の入力に与えられる信号は、第３図（３）に示すよ
うにハイレベルのままである。また、第１および第２ラ
ツ千ングリレー１０．１３の第１および第２リレースイ
ツチ６．８は、第４図（９）。

（川に示すように導通状態を自己保持している。

ＡＮＤゲー）Ｇ３の出力は、回路１０６からのローレベ
ルの信号によって第４図（４）で示すようにｐ−レベル
となる。したがって、停電が起きない場合に、入力端子
Ｓ＆−シーレベルの信号を与えることと等価である。

１ｆｆｌ路１０７の第２コンデンサ７３は、停電後にお
いても電荷を蓄えており、変流器２５からの出力に応答
して遮断周期検出回路２６のトランジスタＴＲ２を電力
付勢する。回路１０７からトランジスタＴＲ２に供給さ
れる電流はコレクタ電流である。また、ムｍ１ｌｌゲー
ト（）１Ｇ、ムＭＤゲートＧ′８の出力に応答して、回
路１０７は第２リレー駆動回路６３のトランジスタ’１
’Ｒ１２，ＴＲ１４１ＴＲ１５，ＴＲ１６および第１リ
レー駆動回路６１のトランジスタＴＲ６，ＴＲ８，ＴＲ
９，ＴＲ１０をそれぞれ電力付勢する。回路１０７から
各トランジスタテＲ１２，’Ｉ’Ｒ１４，ＴＲ１５，Ｔ
Ｒ１６−、Ｔ　Ｒ６、Ｔ　Ｒ８、丁Ｒ９，ＴＲｌ０に供
給される電流は、ペース電流である。この電力付勢によ
って、第２コンデンサ７３は放電する。そ、のため回路
１０７の電圧は、第４図（６）に示すように低下し始め
る。回路１０７の消費される電力は、主としてトランジ
スタＴＲ２である。第１ラツ手ングリレーの第１リレー
スイツチ６が遮断するまで、回路１０７の出力は高電位
を保っている。ライン３２から遮断周期検出出力が導出
される時刻ｔ１５においてムＭＤゲートＧＩＯは、第４
図叫に示すハイレベルの信号を導出する。ムＩＩ）ゲー
）Ｇ８は、時刻ｔ１７に第４図（８）に示すハイレベル
の信号を導出する。

回路１０８の第３コンデンサ７６は、電荷を蓄えている
。回路１０８の出力電圧は、第４１Ｍ＜６１に示される
。回路１０９の第４コンデンサ７９もまた電荷を蓄えて
いる。回路１０９の出力電圧は第４図（７）に示される
。　　゛ ＡＮＤゲートＧ１０がハイレベルの信号を導出すると、
第２リレー駆動回路６３のトランジスタＴＲ１２，ＴＲ
１６，ＴＲ１３は導通する。回路１０９は・トランジス
タτＲ１２・、’１’Ｒ，１６，↑Ｒ１１３を電る。こ
の電力付勢によって第３コンデンサは放電する。そのた
め回路１０９の電圧は、第４図（６）に示すように低下
する。

ムＭＤゲー）Ｇ８がハイレベルの信号を導出すると、第
１リレー駆動回路６１のトランジスタ！Ｒ６，ＴＲｌ０
．〒Ｒ７は導通する。回路１０８はトランジ幻ｆ１％−
６５’ＪＸＲＪ　Ｏｒ、　’Ｉｍ７を電力付勢する。

（ によって、第４コンデンサは放電する。そのため回路１
０８の電圧は、第４図（〕）に示すように低下“する。

第２リレースイツ４−８は、ＡＮＤゲートＧＩＯがハイ
レベルの信号を導出する時刻ｔ１５から動作時間Ｗ５の
後の時刻ｔ１６において遮断する。

この時刻ｔ１６は、端子３が正で端子４が負であって第
１ダイオード５が導通する半周期である。

第１リレースイツチ６は、ＡＮＤゲートＧ８がノ九イレ
ペルの信号を導出する時刻ｔ１７から動作時間Ｗ２後の
時刻ｔ１ｇにおいて遮断する。この時ｔ１８は、端子３
が負で端子４が正であって第１ダイオード５が遮断する
半周期である。したがって、第１および第２リレースイ
ツチ６．８の遮断時にアークが発生することはない。

ここで第２コンデンサ７３．第３コンτンサ７６および
第４コンデンサ７９を１つのコンデンサにし、回路１０
７、回路１０８および回路１０９を１つの回路にした場
合を想定する。停電時に負荷２を消勢させるとき、回路
から主として、遮断周期検出回路２６のトランジスタＴ
Ｒ２，第２リレー駆動回路６３のトランジスタＴ’Ｒ１
２’、ＴＲ１６’）　’ｒＲ１３および第１リレー駆動
回路６１のトランジス＃ＴＲ６、ＴＲ，７、ＴＲｌ０に
大電流を流す。ラッチングリレーは、コイル電流の大き
さにより、そのリレースイッチを開閉動作させる動作時
間が興なり１コイル電流が多い方がその動作時間が速く
なる。コイル電流が少ないとその動作時間は長くなる。

このような場合、第２ラツ手ングリレー１３の第２リレ
ースイツチ８が遮断するのに要す、る動作時間は、トラ
ンジスタＴＲ２を電力付勢した後の回路の電圧がまだ高
いので正規の動作時間Ｗ５に近い。

第１ラツ千ングリレー１０の第１リレースイツチ６が遮
断するのに要する動作時間は、トランジスタＴ　１１２
　、　ＴＲ１２＊丁Ｒ，１３□、ＴＲ・１６を電力付勢
した後の回路の電圧が低下しているので、正規の動作時
間Ｗ２より長くなる。あるいは第１リレースイツチ６が
遮断しないおそれがある。また動作時間が長くなると、
第１および第２リレースイツチ６゜８が遮断するときア
ークが発生するおそれがある。

さらにまたこのような事を避けるためには、回路のコン
デンサの容量を非常に大きくする必要がある。

本発明においては、回路を分けて回路１０７゜回路１０
８および回路１０９を設けているので前述の欠点を克服
することができる。また動作時間をほぼ正規の動作時間
Ｗ２．Ｗ５にすることができる。さらに第２コンデンサ
７３、第３コンデンサ７６および第４コンデンサ７９の
容量は小さくてすむ。

以上のように本発明によれば、第１ダイオードが遮断す
る半周期に第１リレースイツチを導通し、第１ダイオー
ドが導通する他の半周期に第２リレースイツチを導通す
るようにして負荷２を電力付勢し、また負荷２の消勢時
には第１ダイオードが導通する半周期に第２リレースイ
ツチを遮断し、第１ダイオードが遮断する半周期に第１
リレースイツチを遮断するようにしたので、これらの第
１および第２リレースイツチの接点からアークが発生す
ることが防がれる。またラッチングリレーを一時的ｃＩ
Ｉ力付勢するようにし夷ので、消費電力が少ない。また
供給電源に瞬時停電が起きたとき、負荷２を電力付勢し
続けることができる。さらに、供給電源に停電が起きた
とき、自動的に第１および第２リレースイツ千をアーク
の発生なしに遮断し、負荷２を電力消勢することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２図はその
動作を説明するための波形図、第３図は供給電源１０５
に瞬時停電が起きた場合の動作を説明するための波形図
、第４図は供給電源１０５に停電が起きた場合の動作を
説明するための波形図である。 １・・・交流電源、２・・・負荷、５・・・第１ダイオ
ード、６・・・第１リレースイツチ、７・・・直列回路
、Ｂ・・・第２リレースイツチ、９・・・並列回路、１
Ｇ・・・第１ラチングリレー、１３・・・第２ラツ千ン
グリレー、１６・・・導通周期検出回路、１８・・・ト
ランス、２５・・・変流器、２６・・・遮断周期検出回
路、３３・・・反転回路、３５．３９・・・単安定回路
、６１・・・第１リレー駆動回路、６３・・・第２リレ
ー駆動回路、７１・・・第３ダイオード、７３・・・第
２コンデンサ、７４・・・１４ダイオード、７６・・・
第３コンデンサ、７７・・・第５ダイオード、７９・・
・第４コンデンサ、８０・・・第１ダイオード、−８２
・・・第１コンデンサ、８３・・・抵抗、１０３，１０
４・・・積分回路、１０５・・・供給電源、１０６〜１
０９・・・回路、Ｇ３．Ｇ４．Ｇ５゜Ｇ８．　　　Ｇ９
．　　　ＧＩＧ、　　　Ｇｌｌ　　・・・　ＡＮＤ　　
ゲー　ト　、　　Ｇ６、Ｇ７・・・不一致回路、ア１，
７２・・・７リツプ７０ツブ、ＤＬＩ、ＤＬ２・・・遅
延回路代理人　　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 交流電源および負荷に直列に介在されるスイン４−回路
   において、 第１ダイオード、 第１ダイオードに直列に接続される第１リレースイツチ
   を有する第１ラツチングリレー、第１ダイオードおよび
   第１リレースイツチから成る直列回路に並列に接続され
   る第２リレースイツチを有スる第２ラツチングリレー、 前記直列回路および第２リレースイツチから成る並列回
   路に並列に接続され、電圧波形の半周期を検出して負荷
   の電力付勢にあたってその周期検出出力を導出する導通
   周期検出回路、 交流電源、負荷および前記並列゛回路の電流経路の途中
   に設けられ、電流波形の半周期を検出して負荷の消勢に
   あたってその周期検出出力を導出する遮断周期検出回路
   、 第１ラツ牛ンダリレーおよび第２ラツ争ンダリレーを駆
   動する第１および第２９レー駆動回路を備え、前記導通
   周期検出出力に応答して、負荷を電力付勢するにあたっ
   てはまず第１ラツチングリレーを一時的に励磁して第１
   ダイオードが遮断する一方の半周期に第１リレースイツ
   チを導通し、次に第２ラツチングリレーを一時的に励磁
   して第１ダイオードが導通する他方の半周期に第２リレ
   ースイツチを導通し、負荷を消勢するにあたってはまず
   第２ラツ手ンダリレーを一時的に励磁して第１ダイオー
   ドが導通する前記他方半周期に第２リレースイツチを遮
   断し、次に第１ラツ千ングリレーを励磁して第１ダイオ
   ードが遮断する前記一方半周期に第１リレースイツチを
   遮断する制御回路、 負荷を電力付勢または電力消勢するにあたっての論理信
   号を供給電源から第２ダイオードおよび第１コンデンサ
   を介して前記制御回路に与える回路１ 前記供給電源から第３ダイオードおよび第２コンデンサ
   を介して前記導通周期検出回路、遮断周期検出回路、第
   １リレー駆動回路および第２リレー駆動回路に勧を供給
   する回路、 前記供給″＊ｍから第４ダイオードおよび第３コンデン
   サを介して前記第１リレー駆動回路に電力を供給する回
   路、ならびに 前記供給電源から第５ダイオードおよび第４コンデンサ
   を介して前記第２リレー駆動回路に電力を供給する回路
   を含むことを特徴とするスイッチ回路。