JP2004120152A - 駆動回路及び半導体装置 - Google Patents

駆動回路及び半導体装置 Download PDF

Info

Publication number
JP2004120152A
JP2004120152A JP2002278511A JP2002278511A JP2004120152A JP 2004120152 A JP2004120152 A JP 2004120152A JP 2002278511 A JP2002278511 A JP 2002278511A JP 2002278511 A JP2002278511 A JP 2002278511A JP 2004120152 A JP2004120152 A JP 2004120152A
Authority
JP
Japan
Prior art keywords
signal
output
level
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002278511A
Other languages
English (en)
Other versions
JP3863474B2 (ja
Inventor
Koji Sakata
坂田 浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002278511A priority Critical patent/JP3863474B2/ja
Publication of JP2004120152A publication Critical patent/JP2004120152A/ja
Application granted granted Critical
Publication of JP3863474B2 publication Critical patent/JP3863474B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】ある期間中、スイッチングデバイスのオフ信号を出力できない場合であっても、入力信号のエッジに基づいて確実にスイッチングデバイスをオフすることができる技術を提供する。
【解決手段】パルス発生部3は、半導体装置60の外部からの信号HINの立ち下がりエッジに基づいて、スイッチングデバイス40をオフするための1回目のパルス信号を制御部4に出力する。そして、パルス発生部3は、1回目のパルス信号の出力から所定時間経過後に、スイッチングデバイス40をオフするための2回目のパルス信号を制御部4に出力する。制御部4は、1回目のパルス信号に基づいてスイッチングデバイス40のオフ信号を出力できない場合でも、2回目のパルス信号に基づいてオフ信号を出力することができる。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などのスイッチングデバイスの駆動回路、及びその駆動回路を備える半導体装置に関する。
【0002】
【従来の技術】
IGBTなどのスイッチングデバイスの従来の駆動回路では、外部からの入力信号のエッジに基づいて、スイッチングデバイスのオン用及びオフ用のパルス信号を生成し、これらのパルス信号をレベルシフト回路でレベルシフトした信号に基づいて、スイッチングデバイスを制御するオン信号及びオフ信号を生成している。そして、スイッチングデバイスにオン信号を与えることによってスイッチングデバイスを導通状態にし、オフ信号を与えることによって非導通状態にして、スイッチングデバイスをスイッチング動作させている。
【0003】
なお、上述の従来の駆動回路は特許文献1に開示されている。また、スイッチングデバイスの他の駆動回路については、特許文献2〜7に開示されている。
【0004】
【特許文献1】
特開平9−200017号公報
【特許文献2】
特開平6−153533号公報
【特許文献3】
特開平11−103570号公報
【特許文献4】
特開2002−124860号公報
【特許文献5】
特開平9−247959号公報
【特許文献6】
特開平4−230117号公報
【特許文献7】
特開平8−65143号公報
【0005】
【発明が解決しようとする課題】
上述の従来の駆動回路を用いて、高電位と低電位の間でトーテムポール接続された2つのスイッチングデバイスのうち、高電位側のスイッチングデバイスを駆動してオンからオフに遷移させる場合、遷移させるタイミングによっては、オフ信号が生成されないことがあった。つまり、高電位側のスイッチングデバイスをオフしたいにも関わらず、オフすることができないことがあった。以下に、この問題点について具体的に説明する。
【0006】
上述のようにトーテムポール接続された2つのスイッチングデバイスにおいて、高電位側のスイッチングデバイスをオフからオンに遷移させると、この2つのスイッチングデバイスの接続点での電位は上昇し、LowレベルからHighレベルに変化する。そして、接続点の電位が上昇している間では、レベルシフト回路が出力段に有する高耐圧MOSトランジスタに変位電流が流れ、レベルシフト回路の出力レベルが、例えばLowレベルに固定されることがあった。そのため、接続点の電位が上昇している間に、外部からの入力信号に基づいてオフ用のパルス信号が生成されたとしても、このオフ用のパルス信号は受け付けられず、オフ信号を出力することができなかった。その結果、入力信号のエッジに基づいて高電位側のスイッチングデバイスを確実にオフすることができなかった。
【0007】
そこで、本発明は上述の問題に鑑みて成されたものであり、ある期間中、スイッチングデバイスのオフ信号を出力できない場合であっても、入力信号のエッジに基づいて確実にスイッチングデバイスをオフすることができる技術を提供することを目的とする。
【0008】
【課題を解決するための手段】
この発明の駆動回路は、スイッチングデバイスの駆動回路であって、前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部とを備え、前記オフ伝達パルス信号は第1,2のパルス信号を含み、前記パルス発生部は、前記他方エッジに基づいて前記第1のパルス信号を出力し、前記第1のパルス信号の出力が基づいている前記他方エッジに基づいて、前記第1のパルス信号の出力から所定時間経過後に前記第2のパルス信号を出力する。
【0009】
【発明の実施の形態】
実施の形態.
図1は本発明の実施の形態に係る半導体装置60の構成を示すブロック図である。図1に示すように、本実施の形態に係る半導体装置60は、例えばそれぞれIGBTであるスイッチングデバイス40,42と、フリーホイールダイオード41,43と、スイッチングデバイス40の駆動回路1と、スイッチングデバイス42の駆動回路50と、電源34とを備えている。
【0010】
スイッチングデバイス40のコレクタは、高電位の電源電位31と、フリーホイールダイオード41のカソードとに接続されており、そのエミッタはフリーホイールダイオード41のアノードに接続されている。また、スイッチングデバイス42のエミッタは、低電位の電源電位32と、フリーホイールダイオード43のアノードとに接続されており、そのコレクタは、フリーホイールダイオード43のカソードに接続されている。そして、スイッチングデバイス40のエミッタと、スイッチングデバイス42のコレクタとは、接続点CON1で互いに接続されている。なお、接続点CON1には図示しないモータなどの負荷が接続される。
【0011】
このように、スイッチングデバイス40,42は互いにトーテムポール接続されて、電源電位31,32の間に介挿されている。
【0012】
各電源電位31,32は半導体装置60の外部から与えられる。電源電位32は例えば接地電位であって、電源電位32を基準とした際の電源電位31の値は、例えば600Vを示す。なお以後、電源電位32を「接地電位32」と呼ぶ。
【0013】
低電位側のスイッチングデバイス42の駆動回路50は、スイッチングデバイス42のゲートと接続されており、かかるゲートに所定の信号を与えることにより、スイッチングデバイス42をオン/オフしている。なお、駆動回路50は本願発明と関係が薄いためその説明を省略する。
【0014】
高電位側のスイッチングデバイス40の駆動回路1は、I/F部2と、パルス発生部3と、制御部4とを備えている。I/F部2は、半導体装置60の外部から入力される信号HINを反転して、信号HINSとしてパルス発生部3に出力する。パルス発生部3は、信号HINSに基づいて信号ONS,OFFSを制御部4に出力する。
【0015】
制御部4は、インバータ5〜9と、インターロック回路10と、RSフリップフロップ回路11と、pMOSトランジスタ12と、nMOSトランジスタ13と、レベルシフト回路14とを備えている。インバータ5,6は、それぞれ信号ONS,OFFSを反転して出力する。そして、レベルシフト回路14は、インバータ5,6の出力をレベルシフトして、それぞれ信号ONR、OFFRとして出力する。
【0016】
インターロック回路10は、信号ONR,OFFRに基づいて信号S,Rを出力する。RSフリップフロップ回路11のセット入力には信号Sが入力され、リセット入力には信号Rが入力される。そして、RSフリップフロップ回路11の出力は、信号Qとしてインバータ9に入力される。
【0017】
インバータ9は信号Qを反転して、pMOSトランジスタ12及びnMOSトランジスタ13のそれぞれのゲートに出力する。pMOSトランジスタ12のドレインはnMOSトランジスタ13のドレインと接続されている。そして、pMOSトランジスタ12のドレインの電位、言い換えればnMOSトランジスタ13のドレインの電位は、信号HOとして、スイッチングデバイス40のゲートに与えられる。
【0018】
電源34の正電位出力は、pMOSトランジスタ12のソースと、レベルシフト回路14とに接続されており、負電位出力は、nMOSトランジスタ13のソースと、接続点CON1と、レベルシフト回路14とに接続されている。そして、電源34の負電位出力の値を基準にした際のその正電位出力の値は、言い換えれば、接続点CON1の電位VSを基準とした際の電源34の正電位出力の値は、例えば+15Vである。
【0019】
次に、レベルシフト回路14の構成を詳細に説明する。図1に示すように、レベルシフト回路14は、pMOSトランジスタ14a,14iと、nMOSトランジスタ14b,14jと、高耐圧nMOSトランジスタ14c,14kと、抵抗14f,14h,14n,14pと、ダイオード14g,14oと、NPNバイポーラトランジスタ14d,14e,14l,14mとを備えている。
【0020】
pMOSトランジスタ14aのソースは、電源電位33と接続されており、ドレインは抵抗14hの一端と接続されている。そして、抵抗14hの他端は、nMOSトランジスタ14bのドレインと、高耐圧nMOSトランジスタ14cのゲートと、バイポーラトランジスタ14dのコレクタと接続されている。また、pMOSトランジスタ14aのゲートは、インバータ5の出力と、nMOSトランジスタ14bのゲートと接続されている。
【0021】
nMOSトランジスタ14bのソースと、各バイポーラトランジスタ14d,14eのエミッタとは、互いに接続されており、それぞれ接地電位32に接続されている。また、各バイポーラトランジスタ14d,14eのベースと、バイポーラトランジスタ14eのコレクタと、高耐圧nMOSトランジスタ14cのソースとは互いに接続されており、高耐圧nMOSトランジスタ14cのドレインは、抵抗14fの一端と、ダイオード14gのカソードとに接続されている。そして、高耐圧nMOSトランジスタ14cのドレイン電位は、信号ONRとしてインバータ7に入力される。
【0022】
pMOSトランジスタ14iのソースは、電源電位33と接続されており、ドレインは抵抗14pの一端と接続されている。そして、抵抗14pの他端は、nMOSトランジスタ14jのドレインと、高耐圧nMOSトランジスタ14kのゲートと、バイポーラトランジスタ14lのコレクタと接続されている。また、pMOSトランジスタ14iのゲートは、インバータ6の出力と、nMOSトランジスタ14jのゲートと接続されている。
【0023】
nMOSトランジスタ14jのソースと、各バイポーラトランジスタ14l,14mのエミッタとは互いに接続されており、それぞれ接地電位32に接続されている。また、各バイポーラトランジスタ14l,14mのベースと、バイポーラトランジスタ14mのコレクタと、高耐圧nMOSトランジスタ14kのソースとは互いに接続されており、高耐圧nMOSトランジスタ14kのドレインは、抵抗14nの一端と、ダイオード14oのカソードとに接続されている。そして、高耐圧nMOSトランジスタ14kのドレイン電位は、信号OFFRとしてインバータ8に入力される。なお、インバータ7〜9、インターロック回路10及びRSフリップフロップ回路11は、電源34が出力する正電位と電位VSとを電源として動作している。
【0024】
ダイオード14g,14oのアノードは互いに接続されており、それぞれ電源34の負電位出力に接続されている。また、抵抗14f,14nの他端は互いに接続されており、それぞれ電源34の正電位出力に接続されている。
【0025】
電源電位33は半導体装置60の外部から与えられ、接地電位32を基準とした際の電源電位33の値は例えば+15Vである。また、上述のI/F部2及びパルス発生部3にも、接地電位32及び電源電位33が与えられており、これらを電源として動作している。
【0026】
なお、上述の各信号HIN,HINS,ONS,OFFSは、接地電位32を基準とした信号であって、各信号ONR,OFFR,ONIN,OFFIN,S,R,Q,HOは、電位VSを基準とした信号である。
【0027】
次に、パルス発生部3の内部構成について詳細に説明する。図2はパルス発生部3の構成を示すブロック図である。図2に示すように、パルス発生部3は、ワンショットパルス発生回路3a〜3cと、インバータ3d,3eと、遅延回路3fと、NOR回路3gとを備えている。
【0028】
I/F部2から入力された信号HINSは、ワンショットパルス発生回路3aとインバータ3dに入力される。ワンショットパルス発生回路3aは信号HINSに基づいて信号ONSを出力し、インバータ3dは、信号HINSを反転して出力する。ワンショットパルス発生回路3bはインバータ3dの出力に基づいて信号P3bを出力し、遅延回路3fはインバータ3dの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路3cは遅延回路3fの出力に基づいて信号P3cを出力し、NOR回路3gは信号P3bと信号P3cとの否定論理和を演算して出力する。そして、インバータ3eはNOR回路3gの出力を反転して信号OFFSとして出力する。
【0029】
図3は、ワンショットパルス発生回路3a〜3cの各動作を示す図である。図3に示すように、ワンショットパルス発生回路は、入力信号がHighレベルからLowレベルに遷移すると、所定のパルス幅pwを有するパルス信号を出力する。このような動作は、ワンショットパルス発生回路が、例えば図4に示すような回路を備えることによって実現できる。具体的には、図4に示すように、ワンショットパルス発生回路を、インバータ30a〜30fと、NAND回路30gと、コンデンサ30hとで構成する。ワンショットパルス発生回路への入力信号は、インバータ30a,30bにそれぞれ入力される。各インバータ30a,30bは、入力信号を反転して出力する。コンデンサ30hの一端は、インバータ30bの出力とインバータ30cの入力とに接続されており、その他端は接地電位32に接続されている。インバータ30cは入力を反転して出力し、インバータ30dはインバータ30cの出力を反転して出力する。インバータ30eはインバータ30dの出力を反転して出力し、NAND回路30gは、インバータ30aの出力とインバータ30eの出力との否定論理積を演算して出力する。そして、インバータ30fはNAND回路30gの出力を反転して、ワンショットパルス発生回路の外部に出力する。なお、ワンショットパルス発生回路から出力されるパルス信号のパルス幅pwは、概ねコンデンサ30hの容量で決定される。
【0030】
次に、パルス発生部3が有する遅延回路3fの内部構成について詳細に説明する。図5は遅延回路3fの構成を示す回路図である。図5に示すように、遅延回路3fは、定電流回路3faと、nMOSトランジスタ3fbと、コンデンサ3fcと、インバータ3fdとを備えている。nMOSトランジスタ3fbのドレインは、電源電位33に接続されている電流回路3faに接続されており、そのソースは、接地電位32とコンデンサ3fcの一端に接続されている。コンデンサ3fcの他端は、nMOSトランジスタのドレインとインバータ3fdの入力とに接続されている。遅延回路3fに入力された信号、つまりインバータ3dの出力は、nMOSトランジスタのゲートに与えられ、インバータ3fdの出力が遅延回路3fの外部に出力される。
【0031】
nMOSトランジスタ3fbがオフしている場合、つまりインバータ3dの出力がLowレベルのとき、コンデンサ3fcには電荷が蓄積されているため、インバータ3fdはLowレベルを出力する。そして、インバータ3dの出力がLowレベルからHighレベルに遷移し、nMOSトランジスタ3fbがオフからオンに遷移すると、コンデンサ3fcが放電を開始する。コンデンサ3fcが放電し始めるとインバータ3fdの入力電圧が低下し、しきい値未満になるとインバータの出力がLowレベルからHighレベルに遷移する。その後、インバータ3dの出力がHighレベルからLowレベルに遷移し、nMOSトランジスタ3fbがオンからオフに遷移すると、定電流回路3faの働きによって一定電流がコンデンサ3fcに流れ込み、コンデンサ3fcへの充電が開始する。コンデンサ3fcに電荷が蓄積され始めるとインバータ3fdの入力電圧が上昇し、しきい値以上になるとインバータの出力がHighレベルからLowレベルに遷移する。
【0032】
このように、コンデンサ3fcの容量及びそこに流れる一定電流の大きさによって、遅延回路3fでの遅延時間が決定される。
【0033】
上述のような回路構成を成すパルス発生部3は、具体的には図6に示すような動作を行う。図6に示すように、信号HINSがHighレベルからLowレベルに遷移すると、パルス発生部3は、信号ONSとしてオン伝達パルス信号ponを出力する。そして、信号HINSがLowレベルからHighレベルに遷移すると、パルス発生部3は、信号OFFSとしてパルス信号poff1を出力する。更に、パルス信号poff1の出力から時間ptd1経過後に、パルス信号poff1と同じ信号HINSの立ち上がりエッジに基づいて、言い換えれば、パルス信号poff1の出力が基づいている信号HINSの立ち上がりエッジに基づいて、パルス信号poff2を出力する。
【0034】
このように、パルス発生部3は、信号HINSの立ち下がりエッジに基づいてオン伝達パルス信号ponを出力し、その立ち上がりエッジに基づいてパルス信号poff1,poff2を出力している。そして、信号HINSが信号HINの反転信号であるということを考えると、パルス発生部3は、半導体装置60の外部からの信号HINの立ち上がりエッジに基づいてオン伝達パルス信号ponを出力し、その立ち下りエッジに基づいてパルス信号poff1,poff2を出力していると言える。なお時間ptd1は、遅延回路3fでの遅延時間でほぼ決定される。また以後、パルス信号poff1,poff2の両方をあわせて、「オフ伝達パルス信号poff」と呼ぶ場合がある。
【0035】
次に、制御部4のインターロック回路10の内部構成について詳細に説明する。図7はインターロック回路10の構成を示す回路図である。図7に示すように、インターロック回路10は、NAND回路10a,10bと、NOR回路10c,10dと、インバータ10e〜10hと、NAND回路10ia及びインバータ10ibを有する保護回路10iとを備えている。
【0036】
インバータ7からの信号ONINは、NAND回路10aの両方の入力と、NAND回路10iaの一方の入力に入力される。インバータ8からの信号OFFINは、NAND回路10bの両方の入力と、NAND回路10iaの他方の入力に入力される。各NAND回路10a,10bは、2入力の否定論理積を演算して出力する。
【0037】
インバータ10eはNAND回路10aの出力を反転して出力し、インバータ10fはインバータ10eの出力を反転して出力する。インバータ10gはNAND回路10bの出力を反転して出力し、インバータ10hはインバータ10gの出力を反転して出力する。
【0038】
保護回路10iのNAND回路10iaは、信号ONINと信号OFFINの否定論理積を演算して出力し、インバータ10ibはNAND回路10iaの出力を反転して検知信号DETとして出力する。NOR回路10cは、インバータ10fの出力と検知信号DETとの否定論理和を演算して、信号SとしてRSフリップフロップ回路11に出力する。NOR回路10dは、インバータ10hの出力と検知信号DETとの否定論理和を演算して、信号RとしてRSフリップフロップ回路11に出力する。
【0039】
上述の構成を成すインターロック回路10に、共にLowレベルの信号ONIN,OFFINが入力される場合、Lowレベルの信号ONINとHighレベルの信号OFFINとが入力される場合、あるいはHighレベルの信号ONINとLowレベルの信号OFFINとが入力される場合には、保護回路10iの出力である検知信号DETはLowレベルとなり、信号Sとして信号ONINの論理レベルが、信号Rとして信号OFFINの論理レベルがそのまま出力される。一方、インターロック回路10に、共にHighレベルの信号ONIN,OFFINが入力されると、検知信号DETはHighレベルとなり、信号S,Rとして共にLowレベルが出力される。
【0040】
このように、保護回路10iの働きによって、信号ONIN,OFFINの論理レベルの組合わせがどのようになったとしても、信号S,Rとして、共にHighレベルを出力することは無い。通常、RSフリップフロップ回路11のセット入力及びリセット入力に同時にHighレベルの信号が入力されると、その出力の論理レベルが不定となるため、RSフリップフロップ回路11の各入力には同時にHighレベルが入力されることは禁止されている。上述のような保護回路10iをインターロック回路10に設けることによって、RSフリップフロップ回路11の出力が不定とならないようにしている。
【0041】
次に、図8を参照して本実施の形態に係る半導体装置60の動作について説明する。なお、図8は半導体装置60の動作の一例を示すフローチャートである。
【0042】
まず、スイッチングデバイス40をオフからオンに遷移させる場合、図8に示すように、半導体装置60の外部からの信号HINがLowレベルからHiレベルに遷移する。信号HINがLowからHighに遷移すると、パルス発生部3からは信号ONSとしてオン伝達パルス信号ponが出力される。なお、信号OFFSはLowレベルのままである。
【0043】
パルス発生部3から信号ONSとしてオン伝達パルス信号ponが出力されると、レベルシフト回路14のpMOSトランジスタ14aがオフからオンに遷移し、nMOSトランジスタ14bはオンからオフに遷移する。続いて高耐圧nMOSトランジスタ14cがオフからオンに遷移して、各バイポーラトランジスタ14d,14eがオフからオンに遷移する。これによって、抵抗14fに電流が流れ、そこで電圧降下を生じる。その結果、信号ONRがHighレベルからLowレベルに遷移し、信号ONINがLowレベルからHighレベルに遷移する。なお、抵抗14fで電圧降下が発生した際に、信号ONRのLowレベルの電位が接続点CON1の電位VS以下にならないように、ダイオード14gによって、その電位をクランプしている。
【0044】
一方、パルス発生部3からの信号OFFSはLowレベルであるため、レベルシフト回路14のpMOSトランジスタ14iがオンせず、nMOSトランジスタ14jはオンのままである。従って、抵抗14nでは電圧降下が発生せずに、信号OFFINはLowレベルのままである。
【0045】
インターロック回路10に、Highレベルの信号ONINとLowレベルの信号OFFINが入力されると、信号SはLowレベルからHighレベルに遷移する。なお、信号RはLowレベルのままである。そして、Highレベルの信号SとLowレベルの信号RとがRSフリップフロップ回路11に入力されると、信号QはLowレベルからHighレベルに遷移する。これにより、制御部4の出力段にあるpMOSトランジスタ12がオフからオンに遷移し、nMOSトランジスタ13がオンからオフに遷移して、信号HOがLowレベルからHighレベルに遷移する。その結果、パルス発生部3のオン伝達パルス信号ponに基づいて、高電位側のスイッチングデバイス40にオン信号、つまり本実施の形態ではHighレベルの信号が出力され、スイッチングデバイス40が導通し、負荷に電力が供給される。なおこのとき、低電位側のスイッチングデバイス42の駆動回路50はLowレベルを出力しているため、スイッチングデバイス40,42が同時に導通することはない。
【0046】
スイッチングデバイス40が導通すると、図8に示すように、接続点CON1での電位VSが上昇し、LowレベルからHighレベルに変化する。ここで、上昇している間の電位VSを「dV/dt過渡信号」と呼ぶ。つまり、スイッチングデバイス40が導通すると、接続点CON1にdV/dt過渡信号が発生する。
【0047】
接続点CON1にdV/dt過渡信号が印加されると、レベルシフト回路14の出力段の高耐圧nMOSトランジスタ14c,14kの各ドレインと、それらが形成されている半導体基板との間の寄生容量Cdsにより、高耐圧nMOSトランジスタ14c,14kのそれぞれに変位電流Iが流れる。この変位電流Iは、寄生容量Cdsと、dV/dt過渡信号が有する電位変化率dV/dtとで、I=Cds・dV/dtで表現される。
【0048】
変位電流Iが高耐圧nMOSトランジスタ14kに流れると、抵抗14nで電圧降下が生じる。これによって、信号OFFRの信号レベルが低下する。図9は、信号OFFRの信号レベルが変位電流Iによって低下する様子の一例と、そのときの電位VS、つまりdV/dt過渡信号の様子の一例とを示している。具体的には、図9(a)が電位VSを、図9(b)が信号OFFRを示している。なお、図9の横軸の時間tは、スイッチングデバイス40がオンしてからの経過時間を示している。また、図9に示す値は、抵抗14nが3kΩのときのシミュレーション結果である。
【0049】
図9(b)に示すように、信号OFFRの信号レベルはスイッチングデバイス40がオンすると低下し始め、その後、ある時間が経過すると逆に上昇し始める。これは、図10に示すように、高耐圧nMOSトランジスタ14kのドレイン−ソース間の電圧Vdsが大きくなるにつれて、上述の寄生容量Cdsの値が小さくなるからである。
【0050】
本シミュレーション結果では、dV/dt過渡信号の電位変化率dV/dtが1kV/μsのとき、変位電流Iによって信号OFFRの信号レベルは低下するが、図9(b)に破線で示しているインバータ8のしきい値電圧Vth(本実施の形態ではVth=9V)未満とならないため、インバータ8の出力はLowレベルのままである。
【0051】
一方、dV/dt過渡信号の電位変化率dV/dtが2kV/μs、あるいは3kV/μsのときは、変位電流Iによって信号OFFRの信号レベルはインバータ8のしきい値電圧Vth未満となり、信号OFFRはLowレベルになる。そのため、インバータ8の出力である信号OFFINはLowレベルからHighレベルに変化する。そして、ある期間、信号OFFRの信号レベルはインバータ8のしきい値電圧Vth未満に保持される。つまり、ある期間、信号OFFRはLowレベルに固定される。また、高耐圧nMOSトランジスタ14cにも変位電流Iが流れるため、dV/dt過渡信号が印加されている間のある期間、信号ONRもLowレベルに固定される。つまり、その期間では、信号ONSの論理レベルが変化したとしても、信号ONRはLowレベル状態のままである。以後、信号ONR,OFFRがLowレベルに固定されている期間を、「期間twd」と呼ぶ。
【0052】
このように、ある値よりも大きい電位変化率dV/dtを有するdV/dt過渡信号が接続点CON1に印加されると、図8に示すように、信号OFFRがHighレベルからLowレベルに遷移し、信号OFFINがLowレベルからHighレベルに遷移する。そして、期間twdの間、信号OFFRはLowレベルに固定される。
【0053】
インターロック回路10に、ともにHighレベルの信号ONIN,OFFINが入力されると、図8に示すように、検知信号DETはLowレベルからHighレベルとなり、信号SがHighレベルからLowレベルに遷移する。なおこのとき、信号RはLowレベルのままである。従って、RSフリップフロップ回路11の出力は保持され、信号QはHighレベル状態を維持し、スイッチングデバイス40は導通状態を維持する。
【0054】
その後、図8に示すように、パルス発生部3がオン伝達パルス信号ponを出力しなくなり、信号ONSがLowレベルになっても、レベルシフト回路14から出力される信号ONR,OFFRはともにLowレベルに固定されているため、各信号ONIN,OFFINは変化しない。
【0055】
そして、期間twdが経過すると、信号ONR,OFFRがそれぞれLowレベルからHighレベルに遷移し、信号ONIN,OFFINがそれぞれHighレベルからLowレベルに遷移する。インターロック回路10にともにLowレベルの信号ONIN,OFFINが入力されると、検知信号DETはHighレベルからLowレベルに遷移する。このように、検知信号DETは、期間twdの間のみHighレベルを示すことによって、レベルシフト回路14が正常に動作していない期間、つまり本実施の形態では信号ONR,OFFRがともにLowレベルに固定されている期間を示している。
【0056】
検知信号DETがLowレベルに遷移すると、インターロック回路10では、入力信号の信号レベルがそのまま出力されるため、信号S,RともにLowレベルの状態を維持する。
【0057】
その後、スイッチングデバイス40をオンからオフに遷移させるために、図8に示すように、半導体装置60の外部からの信号HINがHighレベルからLowベルに遷移すると、パルス発生部3からは信号OFFSとしてオフ伝達パルス信号poffが出力される。具体的には、まずパルス信号poff1が出力され、次にパルス信号poff2が出力される。なお、信号ONSはLowレベルのままである。
【0058】
パルス発生部3からパルス信号poff1が出力されると、レベルシフト回路14のpMOSトランジスタ14iはオフからオンに、nMOSトランジスタ14jはオンからオフに遷移する。続いて高耐圧nMOSトランジスタ14k、各バイポーラトランジスタ14l,14mが順次オフからオンに遷移する。これによって、抵抗14nに電流が流れ、そこで電圧降下を生じる。その結果、信号OFFRがHighレベルからLowレベルに遷移し、信号OFFINがLowレベルからHighレベルに遷移する。なお、抵抗14nで電圧降下が発生した際に、信号OFFRのLowレベルの電位が接続点CON1の電位VS以下にならないように、ダイオード14oによって、その電位をクランプしている。
【0059】
一方、パルス発生部3からの信号ONSはLowレベルであるため、抵抗14fでは電圧降下が発生せずに、信号ONINはLowレベルのままである。
【0060】
インターロック回路10に、Lowレベルの信号ONINとHighレベルの信号OFFINが入力されると、信号SはLowレベルのままで、信号RはLowレベルからHighレベルに遷移する。そして、Lowレベルの信号SとHighレベルの信号RとがRSフリップフロップ回路11に入力されると、信号QはHighレベルからLowレベルに遷移する。これにより、制御部4の出力段にあるpMOSトランジスタ12がオンからオフに遷移し、nMOSトランジスタ13がオフからオンに遷移して、信号HOがHighレベルからLowレベルに遷移する。その結果、パルス発生部3のパルス信号poff1に基づいて、高電位側のスイッチングデバイス40にオフ信号、つまり本実施の形態ではLowレベルの信号が出力され、スイッチングデバイス40が非導通となる。
【0061】
その後、図8に示すように、パルス発生部3がパルス信号poff1を出力しなくなり、信号OFFSがLowレベルになると、信号OFFRはHighレベル、信号OFFIN,RはLowレベルになる。これにより、RSフリップフロップ回路11の出力は保持され、信号QはLowレベルを維持する。
【0062】
パルス発生部3は、パルス信号poff1と同じ信号HINの立ち下がりエッジに基づいて、パルス信号poff1を出力してから時間ptd1経過後に、信号OFFSとしてパルス信号poff2を出力する。パルス信号poff2が出力されると、信号OFFR,OFFIN,Rは、上述のように変化するが、信号Qは既にLowレベルとなっているため、信号Qの信号レベルは変化しない。つまり、パルス発生部3から出力された2回目のパルス信号は無視される。
【0063】
このようにして、本実施の形態に係る半導体装置60は動作し、駆動回路1によって、高電位側のスイッチングデバイス40がオン/オフ制御される。
【0064】
上述の半導体装置60の動作説明例では、期間twdを経過した後に、信号HINがHighレベルからLowレベルに遷移し、半導体装置60の外部からスイッチングデバイス40をオフにする命令が与えられていた。しかしながら、外部からの信号HINは、期間twdの間、言い換えれば、変位電流Iによって信号ONR,OFFRがLowレベルに固定されている間に、HighレベルからLowレベルに遷移する場合もあるため、次に、かかる場合の半導体装置60の動作について図11を参照して説明する。
【0065】
まず、スイッチングデバイス40をオフからオンに遷移させる場合、図11に示すように、半導体装置60の外部からの信号HINがLowレベルからHiレベルに遷移する。信号HINがLowからHighに遷移すると、駆動回路1が上述のように動作し、信号HOがLowレベルからHighレベルに遷移し、スイッチングデバイス40にオン信号が与えられる。これにより、スイッチングデバイス40が導通状態となる。
【0066】
スイッチングデバイス40がオンすると、接続点CON1にdV/dt過渡信号が印加され、変位電流Iが発生し、信号ONR,OFFRはそれぞれLowレベルに固定される。そして、図11に示すように、期間twdの間に、信号HINがHighレベルからLowレベルに遷移すると、パルス発生部3はパルス信号poff1を出力する。しかしながら、期間twdの間は、各信号ONR,OFFRはLowレベルに固定されているため、信号RはLowレベルのままであって、Highレベルに変化しない。つまり、パルス信号発生部3から出力されたパルス信号poff1は無視される。そのため、信号Q,HOはともにHighレベル状態を維持し、スイッチングデバイス40の導通状態は維持される。
【0067】
このように、期間twdの間は、制御部4はオフ信号をスイッチングデバイス40に与えることができない。
【0068】
その後パルス発生部3は、図11に示すように、パルス信号poff1を出力してから時間ptd1経過後に、信号OFFSとしてパルス信号poff2を出力する。ここで時間ptd1は、期間twd以上、つまり信号ONR,OFFRがLowレベルに固定されている期間以上に設定されている。これによって、信号ONR,OFFRがLowレベルに固定されなくなった後に、パルス信号poff2を出力することができる。
【0069】
上述の図9(b)における電位変化率dV/dt=2kV/μs時のグラフ、及び電位変化率dV/dt=3kV/μs時のグラフに示されるように、期間twdはdV/dt過渡信号の電位変化率dV/dtの大きさに比例するわけではなく、電位変化率dV/dtがある程度よりも大きければ、期間twdはあまり変化しない。これは、寄生容量Cdsが上述の図10の特性を示すからである。従って、期間twdの最大値をシミュレーション等によって見積ることができ、その値以上に時間ptd1を設定する。
【0070】
信号ONR,OFFRがLowレベルに固定されなくなった後に、パルス発生部3からパルス信号poff2が出力されると、図11に示すように、信号OFFRはLowレベル、信号OFFIN,RはHighレベルに遷移する。これにより、RSフリップフロップ回路11の出力信号Qは、HighレベルからLowレベルに遷移し、信号HOもHighレベルからLowレベルに遷移する。その結果、スイッチングデバイス40にオフ信号が与えられて、非導通状態になる。
【0071】
このように、本実施の形態に係る半導体装置60では、パルス発生部3が、パルス信号poff1の出力から時間ptd1経過後にパルス信号poff2を出力しており、かかる時間ptd1は、変位電流Iによって信号ONR,OFFRがLowレベルに固定されている期間twd以上に設定されている。従って、本実施の形態のように、期間twdの間、制御部4がオフ信号を出力しない場合であっても、信号HINの立ち下りエッジに基づいて、制御部4からオフ信号を確実に出力することができる。その結果、信号HINの立ち下りエッジに基づいて、スイッチングデバイス40を確実に非導通にすることができる。
【0072】
【発明の効果】
この発明の駆動回路によれば、パルス発生部は、第1のパルス信号の出力から所定時間経過後に第2のパルス信号を出力している。そのため、かかる所定時間内のある時間の間、制御部がオフ信号を出力しない場合であっても、入力信号の他方エッジに基づいてオフ信号を確実に出力することができる。その結果、スイッチングデバイスを確実に非導通にすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置60の構成を示すブロック図である。
【図2】本発明の実施の形態に係るパルス発生部3の構成を示すブロック図である。
【図3】本発明の実施の形態に係るワンショットパルス発生回路の動作を示す図である。
【図4】本発明の実施の形態に係るワンショットパルス発生回路の構成を示す回路図である。
【図5】本発明の実施の形態に係る遅延回路3fの構成を示す回路図である。
【図6】本発明の実施の形態に係るパルス発生部3の動作を示す図である。
【図7】本発明の実施の形態に係るインターロック回路10の構成を示す回路図である。
【図8】本発明の実施の形態に係る半導体装置60の動作を示すタイミングチャートである。
【図9】本発明の実施の形態に係る信号OFFR及びdV/dt過渡信号を示す図である。
【図10】本発明の実施の形態に係る寄生容量Cdsの特性を示す図である。
【図11】本発明の実施の形態に係る半導体装置60の動作を示すタイミングチャートである。
【符号の説明】
1 駆動回路、3 パルス発生部、4 制御部、40 スイッチングデバイス、60 半導体装置、pon,poff1,poff2 パルス信号。

Claims (2)

  1. スイッチングデバイスの駆動回路であって、
    前記駆動回路への入力信号の一方エッジに基づいてオン伝達パルス信号を出力し、前記入力信号の他方エッジに基づいてオフ伝達パルス信号を出力するパルス発生部と、
    前記オン伝達パルス信号に基づいて、前記スイッチングデバイスを導通状態にするオン信号を出力し、前記オフ伝達パルス信号に基づいて、前記スイッチングデバイスを非導通状態にするオフ信号を出力する制御部と
    を備え、
    前記オフ伝達パルス信号は第1,2のパルス信号を含み、
    前記パルス発生部は、
    前記他方エッジに基づいて前記第1のパルス信号を出力し、
    前記第1のパルス信号の出力が基づいている前記他方エッジに基づいて、前記第1のパルス信号の出力から所定時間経過後に前記第2のパルス信号を出力する、駆動回路。
  2. 請求項1に記載の駆動回路と、
    前記スイッチングデバイスと
    を備える、半導体装置。
JP2002278511A 2002-09-25 2002-09-25 駆動回路及び半導体装置 Expired - Lifetime JP3863474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002278511A JP3863474B2 (ja) 2002-09-25 2002-09-25 駆動回路及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002278511A JP3863474B2 (ja) 2002-09-25 2002-09-25 駆動回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2004120152A true JP2004120152A (ja) 2004-04-15
JP3863474B2 JP3863474B2 (ja) 2006-12-27

Family

ID=32273771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002278511A Expired - Lifetime JP3863474B2 (ja) 2002-09-25 2002-09-25 駆動回路及び半導体装置

Country Status (1)

Country Link
JP (1) JP3863474B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015136A (ja) * 2009-07-01 2011-01-20 Mitsubishi Electric Corp 半導体回路
JP2011234275A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp ゲート駆動回路
WO2015008331A1 (ja) * 2013-07-16 2015-01-22 三菱電機株式会社 半導体素子の駆動回路および半導体装置
JP2015181229A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
US9502955B2 (en) 2013-09-27 2016-11-22 Fuji Electric Co., Ltd. Drive circuit and semiconductor device
US9979272B2 (en) 2015-06-16 2018-05-22 Fuji Electric Co., Ltd. Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015136A (ja) * 2009-07-01 2011-01-20 Mitsubishi Electric Corp 半導体回路
JP2011234275A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp ゲート駆動回路
WO2015008331A1 (ja) * 2013-07-16 2015-01-22 三菱電機株式会社 半導体素子の駆動回路および半導体装置
CN105393444A (zh) * 2013-07-16 2016-03-09 三菱电机株式会社 半导体元件的驱动电路以及半导体装置
US20160118979A1 (en) * 2013-07-16 2016-04-28 Mitsubishi Electric Corporation Drive circuit for semiconductor element and semiconductor device
JP6028865B2 (ja) * 2013-07-16 2016-11-24 三菱電機株式会社 半導体素子の駆動回路および半導体装置
US9755637B2 (en) * 2013-07-16 2017-09-05 Mitsubishi Electric Corporation Drive circuit for semiconductor element and semiconductor device
CN105393444B (zh) * 2013-07-16 2018-05-04 三菱电机株式会社 半导体元件的驱动电路以及半导体装置
US9502955B2 (en) 2013-09-27 2016-11-22 Fuji Electric Co., Ltd. Drive circuit and semiconductor device
JP2015181229A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
US9979272B2 (en) 2015-06-16 2018-05-22 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3863474B2 (ja) 2006-12-27

Similar Documents

Publication Publication Date Title
US7688049B2 (en) Level shift circuit and power supply device
US6664822B2 (en) Driving device having dummy circuit
WO2013128746A1 (ja) 半導体装置およびハイサイド回路の駆動方法
US7705638B2 (en) Switching control circuit with reduced dead time
JP5530669B2 (ja) 半導体回路
JP7429089B2 (ja) 過渡事象の影響を受けないレベルシフタ
JP4157010B2 (ja) 駆動回路及び半導体装置
JP3702159B2 (ja) 半導体集積回路装置
US11451130B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
KR20170006291A (ko) 파워-온 리셋 회로 및 이를 포함하는 저전압 차단 회로
JP7471285B2 (ja) ハーフブリッジGaNドライバ応用向けレベルシフタ
JP4792636B2 (ja) 誘導性負荷駆動回路
JP2020053766A (ja) ドライバ回路
US11711079B2 (en) Integrated bus interface fall and rise time accelerator method
US6917227B1 (en) Efficient gate driver for power device
JP3863474B2 (ja) 駆動回路及び半導体装置
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP5447575B2 (ja) 駆動装置
US11881759B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
JP2014150654A (ja) ゲート駆動回路
US20190379379A1 (en) Level shifter
WO2021199682A1 (ja) ミラークランプ回路
US20240186884A1 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
KR102656901B1 (ko) 음 전압 기반 게이트 구동회로
KR20150125569A (ko) 펄스 생성기 및 이를 포함하는 구동 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060928

R150 Certificate of patent or registration of utility model

Ref document number: 3863474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term