JPS585920A

JPS585920A - スイツチ回路

Info

Publication number: JPS585920A
Application number: JP10383681A
Authority: JP
Inventors: 正人小林; 西村　広海; 福園　秀樹
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1981-07-01
Filing date: 1981-07-01
Publication date: 1983-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、開閉前作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在されるスイッチ回路に関する
。

半導体スイッチング素子たとえばサイリスク等は順方向
の抵抗が比較的大きい。したが・りてそのような半導体
スイッチング素子を介して、負荷を電力付勢する場合に
は、大きな発熱を伴なう。

本発明の１的は、開閉動作する接点を用いて、負荷に交
流電力を供給し、しかも開閉時のアークの発生を防ぐよ
うにしたスイッチ回路を構成することである。

第１図は、本発明の一実施例の電気回路図である。交流
型＃１と負荷２七は、本件スイッチ回路に端子３．４に
よって直列に介在される。端子３゜４に接続されるライ
ン／３．７４間には、ダイオード５と、そのダイオード
５に直列に接続される第１リレースイツチ６とから成る
直列回路７が接続される。この直列回路７には、第２リ
レースイツチ８が並列に接続される。直列回路７と第２
リレースイツチ８とは、並列回路９を構成する。

第１リレースイツチ６は、第１ラツチングリレー１０に
関連するものである。この第１ラツチングリレー１０は
、いわゆる１巻線形ラッチングリレーであり、リレーコ
イル５２を有する。このリレーコイル５２が一時的に矢
符５７の向きに励磁されると、第１リレースイッチ６Ｆ
ｉ４通して、その導通状感を自己保持する。ま九リレー
コイル５２が一時的に矢符５８の向きに励磁されると、
第１リレースイツチ６は愚断状患となってその趙断状謙
を自己保持する。

Ｉ１１ツツチングリレ−１０のリレーコイル５２を駆動
する丸めに第１リレー駆動回路６１が設けられる。この
第１リレー駆動回路６１においてトランジスタＩＲＩお
よびトランジスタ？Ｒ２は直列接続され、それらの共通
接続点５３は第１ラツチングリレー１Ｇのリレーコイル
５２の一方端子に接続される。トランジスタ’ｆＲ３と
トランジスタ？Ｒ４とは直列接続され、それらの共通接
続点５４はリレーコイル５２の他方端子に接続される。

共通接続点５３．５４間にはツェナダイオード５９．６
０が相互に逆方向に直列に接続される。

ツリツブ７０ツブＦＦＩのセット出力９社反転用のトラ
ンジスタ’Ｉ’１１５のペースに与えられるとと−に、
前述のトランジスタＴＲ４のペースに与えられる。トラ
ンジスタ’１’Ｒ５のコレクタは、トランジスタ’Ｉ’
ＲＩのペースに接続される。ＡＮＤグー）Ｇ３の出力は
、トランジスタＴＲ６のペースに与えられるとともに、
トランジスタＴＲ２のペースに与えられる。トランジス
タＴＲ６のコレクタは、トランジスタ’Ｉ’Ｒ３のペー
スに接続される。

７リツプフロツプＦＦＩのセット出力Ｑがハイレベルに
なると、トランジスタＴＲ４，ＴＲ５が萼通し、トラン
ジスタｒｉｌｔｉ４通する。ムＮＤゲー）Ｇ３の出力社
ローレベルであり、したがってトランジスタＴＲ２、テ
Ｒ６が遮断してｈる。

そのためトランジスタ’ｌ”Ｒ３が遮断している。こう
してトランジスタＴＲ１，接続点５３、リレーコイル５
２、接続点５４、およびトランジスタＴＲ４を通る電流
経路が形成され、リレーコイル５２には矢符５７の方向
に電流が流れる。そのためリレースイッチ６が導通して
自己保持される。

ＡＮＤゲートＧ３からの出力がハイレベルとなったとき
には、トランジスタＴｎｚ、ｒｎａがＪ１通シ、トラン
ジスタ？Ｒ３が導通する。７リツグ７０７プＦＦ１のセ
ット出力ＱはローレベルテアリトツンジスタＴＲ４、Ｔ
Ｒ５が遮断し、トランジスタ’Ｉ’ＲＩが遮断している
。こうしてトランジスタＴＲ３、接続点５４、リレーコ
イル５２、接読点５３および、トランジスタＴＲ２を通
る電流経路が形成され、リレーコイルには矢符５８方向
の励磁電流が流れる。これによってリレースイッチ６が
１断して自己保持される。

一２リレースイッチ８に関連する第２ラツチングリレー
１３も第１２ツチングリレ−１０と同様Ｋ１巻線形２ツ
チングリレーであり、そのリレーコイル６２を駆動する
ための第２リレー駆動回路６３が設けられる。この第２
リレー駆動回路６３は第１リレー駆前回路６１と同様に
構成され、トランジスタ〒Ｒ７〜丁Ｒ１２、ツェナダイ
オード６８．６９を含み、トランジスタＴＲｌ０．ＴＲ
１１のベースにはＡＮＤグー）Ｇ４の出力がまたトラン
ジスタＴＲ８，ＴＲ１２のペースにはフリップ７０ツブ
ＦＦ２０セツト出力Ｑが与えられる。

ムＨＤグー）Ｇ４の出力が／％イレペルになると、トラ
ンジスタＴＲ１０，ＴＲ１１が専通し、トランジスタＴ
Ｒ７は導通する。フリップ７０ツブＦＦ２０セツト出力
ＱＦｉローレベルであり、したがってトランジスタＴＲ
８，７Ｒ１２が遮断している。そのためトランジスタＴ
Ｒ９が遮断している。

こうしてトランジスタＴＲＹ、接続点６４、リレーコイ
ル６２、接続点６５、およびトランジスタＴＲｌ０を通
る電流経路が形成され、リレーコイル６２には矢符６６
の方向に電流が流れる。そのためリレースイッチ８が導
通して自己保持される。

プリップ７０ツブＦＦ２からの出力がハイレベルとなっ
たときＫは、トランジスタＴＲ８、ＴＲ１２が導通し、
トランジスタ２１１９が導通する。

ＡＣＩＤゲー）Ｇ４の出力はローレベルであり）ランジ
スタ’Ｉ’ＲＩＯ，ＴＲＩＩが遮断し、トランジスタ？
Ｒ７が遮断している。こうしてトランジスタＴＲ９、接
続点６５、リレーコイル６２、接続点６４およびトラン
ジスタＴＲ８を通る電流経路が形成され、リレーコイル
ＫＦｉ矢符６７方向の励磁電流が流れる。これによって
リレースイッチ８が遮断して自己保持される。

リレーコイル５２．６２に流れる電流が遮断するとき、
そのリレーコイル５２．６２に供給電圧Ｖｃｃを超える
電圧が発生し、トランジスタＴＲ１〜！Ｒ１２を破壊し
ないためにツェナダイオード５９．６０．６８．６９が
設けられる。端子１００には供給電圧Ｖｃｃが与えられ
る。ここでツェナダイオード５９．６０．６８．６９の
ブレークダウン電圧は供給電圧Ｖａｃの電圧を超える値
であり、かつ第１リレー駆動回路６１および第２リレー
駆動回路６３のトランジスタＴＲＩ〜？Ｒ１２が破壊す
る電圧未満の値である。

ツリツブ７０ツブＦＦＩ　、ＦＦ２およびム１ｒＤＰ−
）Ｇ３．Ｇ４の出力がハイレベルからローレベルに変化
すると、リレーコイル５２．６２には逆起電力が発生す
る。このときリレ−コイル５２→接続点５３→ツェナダ
イオード５９−ツェナダイオード６〇−接続点５４→リ
レーコイル５２、リレーコイＡ／６２→接続点６４→ツ
ェナダイオード６８−ツェナダイオード６９→接続点６
５→リレーコイル６２あるいはその逆の方向に電流が流
れ、ツェナダイオード５９，６０．６８．６９はプレー
クダクンする。ツェナダイオード５９，６０：６８．６
９がプレークダクンするため、・逆起電力は吸収され、
トランジスタ〒Ｒ１−ＴＲ１２が破壊されることはない
。

並列回路９に開運して、導通周期検出回路１６が接続さ
れる。この導通周期検出回路１６において、並列回路９
に並列に、抵抗１７とトランス１８とから成る直列回路
が接続される。トランス１８の出力巻線間には並列に、
ダイオード１９．２０が相互に逆方向性に接続される。

ダイオード１９．２０を介するトランス１８からの出力
は、比較回路２１に入力されて比較される。比較回路２
１からの出力は、微分コンデンサ２２に与えられる。微
分コンデンサ２２からの出力のうち負の微分パルスを除
去するダイオード２３を介する正の微分パルスは、導通
周期検出出力としてライン２４に導出される。

端子３と並列回路９との間のライン１３には、変流器２
５が設けられる。この変流器２５の出力は、遮断周期検
出回路２６に入力される。遮断周期検出回路２６Ｆｉ、
前述の導通周期検出回路１６と同様に、ダイオード２７
．２ｇ、比較回路２９、微分コンデンサ３０およびダイ
オード３１を含む。

１新周期検出回路２６からの正の微分パルスは、ツイン
３２にｊ［１ｉｌｉｌ！ｍ１期検出出力として導出され
る。

ライン２４．３２はＡＮＤゲートＧｌ、Ｇ２の一方の入
力に与えられる。ムＨＤグー）Ｇｌの他方の入力には、
トグル入力端子Ｔを有するツリツブ７０ツブＦＴからの
セット出力Ｑが与えられる。

またこのクリップ７０ツブＦＴからのセット出力ｑは、
ムＮＤグー）Ｇ４の一方の入力に与えられるとともに反
転回路３３に与えられる。この反転回路３３によって反
転された出力は、ＡＮＤグー）Ｇ２の他方の入力に与え
られるとともに、ムＮＤゲー）Ｇ３の一方の入力に与え
られる。７リツプフロツプＦＴは、トグル入力端子〒に
信号が入力されるたび毎に出力Ｑの論理出力を変え、リ
セット入力端子Ｒに信号が入力されることによって出力
Ｑにローレベルの論理出力を導出する。また反転回路３
３、ＡＮＤグー）Ｇ４の一方およびムＮＤゲー）Ｇｌの
他方の入力には、入力端子Ｓから共通に信号が入力され
る。この入力端子Ｓからハイレベルの信号を与えて、７
リツプフロツプＦＴからのセット出力Ｑによるのと同様
な動作を行うことができる。

ムＨＤグー）Ｇｌの出力は、７リツグ７０ツブＦＦＩの
セット人力Ｓに与えられるとともにダイオード３４を順
方向に介して第１遅延回路ＤＬＩに与えられる。ＡＮＤ
ゲー）Ｇ２の出力は、クリップ７０ツブ］ｉ’ｌｉ’２
のセット人力Ｓに与えられるとともにダイオード４０を
順方向に介して第１遅延回路ＤＬＩに与えられる。第１
遅延回路ＤＬＩはコンデンサ３６、シュミット回路３７
を含み、＄１遅延回路ＤＬＩからの出力はクリップ７０
ツブＦＦ３のセット人力Ｓに与えられるとともに第２遅
延回路ＤＬ２に与えられる。第２遅延回路ＤＬ２Ｆｉコ
ンデンサ３８、シュミット回路３９を含み、第２遅延回
路ＤＬ２からの出力は各７リツプ７０ツブＴＰＦＩ　、
ＦＦ２　、ＦＦ３のリセット人力Ｒに与えられる。クリ
ップフロップＦＦ３のセット出力ＱｉｊＡｌｉＤゲート
Ｇ３．Ｇ４の他方の入力に与えられる。

第２図を参照して、交流電源ｌからはライン１４に第２
図（１）に示す電圧波形を有する交流電力が供給されて
いる。第１リレースイツチ６および第２リレースイツチ
８がＷＩ１図示のように遮断しているときには、第２図
（５）に示す導通周期検出出力が電圧波形の各周期毎に
得られる。ここで導通周期検出回路１６におけるダイオ
ード１９．２（１、トクンス１８からの出力を、それら
の順方向電圧降下の範囲内に抑える働きをする。したが
って比較回路２１からは電源ｌの電圧波形の各周期に対
応した矩形波が得られる。微分コンデンサ２２からの出
刃は、比較回路２１からの矩形波の立上シおよび立下り
時に得られる。ダイオード２３の働きによって正極性の
パルスだけが第２図（５）のようにツイン２４に導出さ
れる。このとき端子３からライン１３に流れる電流は零
または微小であるので、変流器２５からの出力＃″ｉ得
られない。

時刻ｔ１においてクリップ７０ツブＦ？のトグル入力端
子ＴＫ第２図（２）の・−ルスを入力するとその７リツ
プフロツプＦＴの出力Ｑは第２図（３）のようにハイレ
ベルとなる。入力端子８に第２図（４）に示すハイレベ
ルの信号を与えてもよい。したがってＡＮＤグー）Ｇｌ
からの出力は時刻ｔ２において第２図（６）のように得
られる。ムＮＤゲー）Ｇｌからの出力によって、クリッ
プフロップＦＩＦＩがセットされ、そのセット出力Ｑは
第２図（９）に示されるようにハイレベルになる。７リ
ツグ７０ツブＦＦＩのセット出力Ｑがハイレベルになる
と、トランジスタＴＲ１，ＴＲ４，ＴＲ５は噂通し、第
１リレー駆動回路６１のリレーコイル５２に矢符５７の
向きに電流が流れて励磁され、＄１？ツチングリレー１
Ｏの第１リレースイツチ６が閉じるのに要する時間Ｗ３
の後に、時刻ｔ３で導通する。

この導通する時刻ｔ３ｄ、端子３が負であり、端子４が
正であって、したがってダイオード５が遮断する一方の
半周期である。

ＡＮＤゲートＧｌからのハイレベルの出力はまた第１遅
延回路ＤＬＬに入力され、第１遅延回路ＤＬＬは第２図
（７）のごとく遅延時間Ｗ１の後に時刻ｔ４においてハ
イレベルのパルスを導出する。

遅延時［Ｗｌは酌交流電＃ｌの半周期（５０Ｈｚの場合
約１０　ｗｒ　ｓｅａ　、　６０　Ｈｚの場合約８　ｒ
ｔｈ　５ｅｃ）以内に選ばれる。第１遅延回路ＤＬＩの
ハイレベルの信号によって７リツプ７０ツブ１ＰＦ３を
セットする。７リツプ７０ツブＦ・Ｆ３のセット出力ｑ
は第２図（ト）で示される。７リツプ７０ツブＦＦ３と
７リツププロツプＦ’！’とのセット出力ｑからハイレ
ベルの信号が導出されると、ＡＮＤゲートＧ４は第２図
（ロ）のようにハイレベルの信号を導出する。ムＨＤゲ
ー）Ｇ４から／％イレペルの信号が導出されると、第２
リレー駆前回路６３のトランジスタＴＲ７、Ｔ１１１０
　、ＴＲ１１Ｆｉ導通し、リレーコイル６２に矢符６６
の向きに電流が流れて励磁され、第２ラツチングリレー
１３のＩＩ２リレースイッチ８が閉じるのに要する時間
Ｗ４の後に５Ｈ１ｔｓで第２リレースイツチ８が第２図
（至）のように導通する。１１２リレースイツチ８が導
通する時刻ｔ５は、端子３が正で端子４が負である他の
半周期である。

このようにして、先ずダイオード５が遮断する一方の半
周期において、第１リレースイツチ６が噂通し、したが
って第１リレースイッチ６０１１１時にアークが発生す
ることがない。次の半周期には、第１リレースイツチ６
およびダイオード５を介して負荷２に電流が流れ、この
半周期で第２リレースイツチ８が導通するので、第２リ
レースイツチ８の導通時にアークが発生することはない
。

第１ｊｌ延回路ＤＬＩからのハイレベルの信号岐また第
２遅延回路ＤＬ２に入力され、第２遅越回路ＤＬ２は第
２図（８）のごとく遅延時間Ｗ２の後に時刻上６におい
てハイレベルのパルスを導出ｆる。

遅延時間Ｗ２は各リレースイッチ６．８のスイッチが閉
じるのに要する時間１３　、Ｔ４よシも少し長めに選ば
れる。第２遅延回路ＤＬ２からのハイレベルの信号によ
って７リツプ７０ツブＦＦＩ。

ＦＦ３は第２図（９）、（ト）のようにリセットされ、
７リツプ７０ツブＦＦＩ、ＦＦ３のセット出力ｑはロー
レベルとなる。したがってＡＮＤゲー）Ｇ４の出力信号
はローレベルとなり（第２図（ロ）参照）、第１リレー
駆動回路６１のトランジスタＴＲＩ。

！１４．’１’Ｒ５および第２リレー駆動回路６３のト
ランジスタＴＲ７，ＴＲ１０，ＴＲ１１は遮断する。そ
のため各ラッチングリレー１０，１３のリレーコイル５
２．６２に電流は流れなくなるが、ラッチングリレーで
あるため、各リレースイッチ６．８は導通したまま自己
保持する。各リレースイッチ６．８が導通すると、トラ
ンス１８には電流り流れなくなシ、第２図（５）Ｋ示す
ようにライン２４に信号が出なくなる。

端子３に流れる負荷電流は第２図（ロ）に示されている
とお秒であシ、斜線で示した部分は、ダイオード５に流
れる電流である。この負荷電流は、第２図（１）に示さ
れた電圧に比べて遅れ角σを有する。

端子３に負ＶＩｉｆＥ流が流れることによって、変流器
２５からの出力が得られる。これによって１断周期検出
回路２６からライン３２には９６２図に）に示すハイレ
ベルのパルスが得られる。

時刻ｔ７（第２図（２）参照）においてツリツブフロッ
プＦ’Ｔのトグル入力端子Ｔに／でパルスを入力すると
、その出力Ｑは第２図（３）に示すようにローレベルと
なる。したがって反転回路３３を介してムＮＤゲー）Ｇ
２の他方の入力に第２図（ト）に示すハイレベルの信号
が与えられたままになる。ライン３２を介する遮断周期
検出出力は、ムＮＤゲートＧ２の一方の入力に与えられ
る。したがってＡＮＤグー）Ｇ２からの出力波形は、時
刻ｔ８において第２図（ロ）に示されるとお夛となる。

反転回路３からの出力は第２図四に示されている。

ＡＮＤゲー）Ｇ２からの出力によって７リツプ７０ツブ
ＦＦ２がセットされ、そのハイレベルのセット出力Ｑは
第２図に）に示される。フリップフロップＦＦ２からの
ハイレベルの信号に、よって第２リレー駆助回路６３の
トランジスタ’Ｉ’Ｒ８，ＴＲ９，’ｌ’Ｒ１２が萼通
し、リレーコイル６２に矢符６７の向きに電流が流れて
励磁され、第２リレースイツチ８が遮断するのに要する
時間Ｗ６の後に第２リレースイツチ８は時刻ｔ９（第２
図（至）参照）において遮断する。この時刻ｔ９は、端
子３が正で端子４が負であって、ダイオード５が導通ず
る半周期である。

ムＨＤグー）Ｇ２からのハイレベルの信号はまた第１Ｍ
延回路ＤＬＩに与えられておシ、第１遅延回路ＤＩ、１
からのハイレベルの信号（第２図（７）参照）は時刻ｔ
　１０において７リツプ７０ツブＦＦ３をセットし、ク
リップ７０ツブＦＦ３のセット出力ｑは第２図輪に示す
ようにハイレベルとなる。したがってＡＣＩＤゲートＧ
３の出力信号はハイレベルとなシ、第１リレー駆動回路
６１のトランジスタＴＲ２、テＲ３，’Ｉ’Ｒ６が導通
し、第１２ツチングリレ−１０のリレーコイル５２に矢
符５８の向きに電流が流れ励磁され、第１リレースイツ
チ６が遮断するのに要する時間Ｗ５の後に第１リレース
イツチ６け時刻ｔ１１（第２図（２）参照）で遮断する
。この時刻ｔｌｌは、端子３が負で端子４が正であって
ダイオード５が遮断する半周期である。このようにして
負荷２の電力消勢時には、ダイオード５が導通する半周
期においてまず第２リレースイツチ８を遮断し、次にダ
イオード５が遮断する半周期で第１’Ｊレースイツチ６
を遮断するようにしたので、第１および第２リレースイ
ツチ６．８の接点の遮断時にアークが発生することはな
い。

第１遅延回路ＤＬＩからのハイレベルの信号はまた第２
遅延回路ＤＬ２に与えられておシ、遅延時間Ｗ２の後に
第２遅延回路ＤＬ２＃′ｉ第２図（８）に示すように時
刻ｔ１２においてハイレベルの信号を７リツプ７０ツブ
ｒＦ２．ＦＦ３のリセット人力Ｒに与え、７リツプ７０
ツブＦＦ２　、ＦＦ３をリセットする。したがって７リ
ツプ７０ツグＦｒ２、ＦＦ３のセット出力Ｑは第２図α
Ｑ、に）で示すようにローレベルとなり、ＡＮＤゲート
Ｇ３もローレベルとなる。これにより第１リレー駆動回
路６１のトランジスタＴＲ２、ＴＲ３、ＴＲ６および第
２リレー駆動回路６３のトランジスタＴＲ８ＴＲ９，Ｔ
Ｒ１２は遮断する。

各リレースイッチ６．８が遮断すると導通■期検出回路
１６Ｆｉ、第２図（５）で示すようにハイレベルのパル
スを導出し始める。

本発明の他の実厖例として、導通周期検出回路１６にお
ける抵抗１７とトランス１８との直列回路に１コンデン
サを直列に介在してもよい。また４通および遮断同期検
出回ｗ６１６．２６のダイオード１９．２０；２７．２
８に小容量のコンデンサを並列にそれぞれ接続して、ノ
イズを吸収して、ノイズによる誤動作を防ぐようにして
もよい。

遅延回路ＤＬ１．ＤＬ２は、単安定回路などによって実
現されてもよい。また２巻線形ラッチングリレーを用い
て他のリレー駆動回路を構成してもよい。

以上のように本発明によれば、ダイオードが遮断する半
周期に第１リレースイツチを導通し、ダイオードが導通
ずる他の半周期に第２リレースイツチを導通ずるように
して負荷２を電力付勢し、また負荷２の消勢時にはダイ
オードが４通する半周期に第２リレースイツチを遮断し
、ダイオードが遮断する半周期に第１リレースイツチを
遮断するようにしたので、これらの第１および第２リレ
ースイツチの接点からアークが発生することが防がれる
。また２ツチングリレーを一時的に電力付勢するように
したので、消費電力が少ない。また回路構成が簡単であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２図はその
動作を説明するための波形図である。１・・・交流電源、２・・・負荷、５・・・ダイオード
、６・・・第１リレースイツチ、７・・・直列回路、８
・・・第２リレースイツチ、９・・・並列回路、ｌｏ・
・・ｇ１５１クッチングリレー、１３・・・第２ラツチ
ングリレー、１６・・・導通周期検出回路、１８・・・
トランス、２５・・・変流器、２６・・・遮断周期検出
回路、６１・−・ＩＩＩ！Ｊレー駆助回路、６３・・・
第２リレー駆動回路、ＤＬｌ・・・第１遅延回路、ＤＬ
２・・・第２遅延回路、ＦＦ１・・・第１ツリツブ７０
ツブ、ＦＦ２・・・第２７リツプ７０ツブ、ＦＦ３・・
・第３７リツプ７０ング、ＦＴ・・・フリップフロップ代理人　　　弁理士　西教圭一部

Claims

【特許請求の範囲】文法電源と負荷とに一列に介在されるスイッチ−路にお
いて、ダイオード、ダイオードに直殉に接続される第１リレースイツチを有
する第１ラツチングリレー、ダイオードおよび第１リレースイツチから成る直列回路
に並列に接続される第２リレースイツチを有するＩＩ２
ラッチングリレー、前記直列回路および＠２リレースイッチから成る並列回
路に並列に接続され、電圧波形の半周期を検出して負荷
の電力付勢にあたってその周期検出出力を導出する導通
周期検出回路、突流電源、負荷および前記並列回路の電流経路の途中Ｋ
ｌｉ！けられ、電流波形の半周期を検出して負萄Ｏ消勢
にあたってその周期検出出力を導出すｈ１ｍ断周期検出
回路、ならびに制御回路であって、第１および第２９ツチングリレーに個別的にそれぞれ対
応する第１および第２７リツプ７０ツブ、第１および第２ラツチングリレーに共通に対応する第３
ツリツブ７０ツブ、導通および遮断周期検出出力をそれぞれ遅延させて第３
７リツプ７０ツブに与える第１および第２遅延回路、な
らびに、第１およびｌＮ３７！Ｊツブフロツプの各一方の安定状
急に応答して、第１および第２ラツチングリレーを一時
的にそれぞれ駆動して第１および第２リレースイツチを
導通させ、第３および第２７リツプ７０ツブの各一方の
安定状態に応答して第１および第２ラツチングリレーを
一時的に駆動して４ｓ１および第２リレースイツチを速
断する回路を含み、導通周期検出出力によって＠１７１７ツプ７０ツブを一
方の安定状急に変えるとともに第１遅延回路を介して第
３７リツプ７０ツブを一方の安定状１１に変えるととも
に、第２遅延回路を介して第１７リツプ７０ツグ、およ
び第３７リツプ７０ツブを他方の安定状急に変え、遮断
周期検出出力によって第２７リツプ７０ツブを一方の安
定状急に変えるとともに、第１遅延回路を介して第３７
リツプフロ、ツブを一方の安定状急に変えるとともに、
第２遅延回路を介して第３７リツプフロツプおよび第２
７リンプ７０ツブを他方の安定状態に変える、そのよう
な制御回路を含むことを特徴とするスイッチ回路。