JPS58209017A

JPS58209017A - 交流スイツチ回路

Info

Publication number: JPS58209017A
Application number: JP9188282A
Authority: JP
Inventors: 正人小林
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1982-05-28
Filing date: 1982-05-28
Publication date: 1983-12-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、開閉Ｕ１作する接点間のアークの発生を防ぐ
交流電源と負荷との間に介在される交流スイッチ回路に
関する。

第１図を参照して、先行技術では、交流電源１と負荷２
との間に、第１リレースイツチ６およびダイオード５か
ら成る直列回路、ならびに第２リレースイツチ７を並列
に接続していた。そのため通電時に、第２リレースイツ
チ７の接触抵抗が増大すると、第２リレースイツチ７の
端子間の電圧篩″ＦＣ負荷電流×接触抵抗）も増大する
。この電圧降下がダイオード５の順方向電圧降下以上と
なると、第１リレースイツチ６を介してダイオード５に
分流する現象が発生する。たとえば負荷電、流を２ＯＡ
とし、第２リレースイツチ７の接触抵抗を５ｍΩとした
ときに、第２リレースイツチ７の端子間電圧降下は０．
Ｉ　Ｖとなり、ダイオード５の順方向電圧降下（０，７
〜１．０ｖ程度）よりも充分に小さいので、ダイオード
５への分流はない。ところが、何らかの理由で接触抵抗
が１００　ｍΩに増大すると、ｇｉ＋記電圧降丁は２Ｖ
となり、ダイオード５の順方向電圧降下よりも大となる
ので、ダイオード５に分流する。このようなダイオード
５への分流が大となるにつれて、ダイオード５での発熱
はが大となり、最終的には熱破壊に達する。

また、第１図の先行技術では、過大電流が流れたときし
て、＃Ｊ２リレースイッチ７の端子間電圧が増大してダ
イオード５への分流が生じる。たとえば、＠２リレース
イッチ７の接触抵抗を５ｍΩとし、定格開閉電流を２Ｏ
Ａとしたときに、第２リレースイツチ７の端子間電圧降
下は０．１ｖである。

ところが何らかの理由で４　（１０Ａの負荷電流が流れ
たとすると、前記電圧降下は２Ｖとなり、ダイオード５
への分流が生じる。

本発明は、上述の技術的課題を解決し、ダイオードへの
分流現象が生じることを防止した交流スイッチ回路を提
供することを目的とする。

以下、図面によって本発明の詳細な説明する。

第２図は本発明の一実施例の電気回路図である。

交流電源１と負荷２とは、本件交流スイッチ回路に端子
３，４によって直列に介在される。端子３゜４に接続さ
れるラインｅ３．ｅ４間には、ダイオード５と、そのダ
イオード５に直列に接続される第１リレースイツチ６と
から成る直列回路が接続される。この直列回路には、第
２リレースイツチ７が並列に接続される。また、ダイオ
ード尋には第３リレースイツチ８が並列に接続される。

第１リレースイツチ６は、第１ラツチングリレー１０に
関連するものである。この第１ラツチングリレー１０は
、いわゆる１巻線形ラッチングリレーであり、リレーコ
イル５２を有する。このリレーコイル５２が一時的に矢
符５７の向きに励磁されると、第１リレースイツチ６は
導通して、その導通状態を機械的に自己保持する。また
リレーコイル５２が一時的に反対の矢符５８の向きに励
磁されると、第１リレースイツチ６はオフ状態となって
そのオフ状態を自己保持する。

第１ラツチングリレー１０のリレーコイル５２を駆動す
るために第１リレーｆｆｉ！？回路６１が設けられる。

この第１リレー駆動回路６１において半導体スイッチン
グ素子となるトランジスタＴＲＩおよびトランジスタＴ
Ｒ２は直列接続され、それらの接続点５３は第１ラツチ
ングリレー１０のリレーコイル５２の一方端子に接続さ
れる。トランジスタＴＲ３とトランジスタＴＲ４とは直
列接続され、それらの接続点５４はリレーコイル５２の
他方端子に接続される。

接続点５３．５４間にはリレーコイル５２の逆起電力防
止用としてツェナダイオード５９．６０が相互に逆方向
に直列に接続される。

ＡＮＤゲートＧ３の出力は反転用のトランジスタＴＲ５
のベースに与えられるとともに、前述のトランジスタＴ
Ｒ４のベースに与えられる。トランジスタＴＲ５のコレ
クタは、トランジスタＴＲ１のベースに接続される。Ａ
ＮＤゲー）Ｇ４の出カバ、トランジスタＴＲ６のベース
に与えられるとともに、トランジスタＴＲ２のベースに
与エラれる。トランジスタＴＲ６のコレクタは、トラン
ジスタＴＲ３のベースに接続される。

ＡＮＤゲートＧ３の出力がハイレベルになると＼トラン
ジスタＴＲ４、ＴＲ５が導通し、トランジスタＴＲ１は
導通する。ＡＮＤゲートＧ４の出力はローレベルであり
、したがってトランジスタＴＲ２，ＴＲ６が遮断してい
る。そのためトランジスタＴＲ３が遮断している。こう
してトランジスタＴＲＩ、接続点５３、リレーコイル５
２、接続点５４、およびトランジスタＴＲ４を通る電流
経路が形成され、リレーコイル５２には矢符５７の方向
に電流が流れる。そのため第１リレースイツチ６が導通
して自己保持される。

ＡＮＤゲートＧ４からの出力がハイレベルとなったとき
には、トランジスタＴＲ２，ＴＲ６が導１ｆｆｉＬ、、
トランジスタＴＲ３が導通する。ＡＮＤゲートＧ３の出
力は、ローレベルでありトランジスタＴＲ４，ＴＲ５が
遮断し、トランジスタＴＲＩが遮断している。こうして
トランジスタＴＲ３、接続点５４、リレーコイル５２、
接続点５３および、トランジスタＴＲ２を通る電流経路
が形成され、リレーコイル５２には上記とは逆方向の矢
符５８方向の励磁電流が流れる。これによって第１リレ
ースイツチ６が遮断して自己保持される。

第２リレースイツチ７に関連する第２ラツチングリレー
１１も第１ラツチングリレー１０と同様に１巻線形ラッ
チングリレーであり、そのリレーコイル６２を躯ｅ１す
るだめの第２リレーＵ　ｉｔ＋　回路６３が設けられる
。この第２リレー駆動回路６３は第１リレー躯動回路６
１と同様に構成され、トランジスタＴＲ７〜ＴＲ１２と
、ツェナダイオード６８．６９とを含み、トランジスタ
ＴＲ１０。

ＴＲＩＩのベースにはＡＮＤゲートＧ５の出力が与えら
れ、またトランジスタＴＲ８，ＴＲ１２（７）ベースに
はＡＮＤゲートＧ６の出力が与えられる。

ＡＮＤゲートＧ５の出力がハイレベルになると、トラン
ジスタＴＲｌ０．ＴＲＩＩが導通し、トランジスタＴＲ
７は導通する。ＡＮＤゲートＧ６の出力はローレベルで
あり、したがってトランジスタＴＲ８，ＴＲ１２が遮断
している。そのためトランジスタＴＲ９が遮断している
。こうしてトランジスタＴＲ７、接続点６４、リレーコ
イル６２、接Ｍ、　Ｑ　６５およびトランジスタＴ　Ｒ
ｌ　Ｏを曲る電流経路が形成され、リレーコイル６２に
は矢符６６の方向に電流が流れる。そのため第２リレー
スイツチ７が導通して自己保持される。

ＡＮＤゲートＧ６からの出力がハイレベルとなったとき
には、トランジスタＴＲ８、ＴＲ１２が導ｉＭＬ、Ｉ−
ランジスタＴＲ９が導通する。ＡＮＤゲートＧ５の出力
はａ−レベルであり、トランジスタＴＲＩＩ）、ＴＲＩ
Ｉが遮断し、トランジスタＴＲ７が遮断している。こう
してトランジスタＴＲ９、接続点６５、リレーコイル６
２、接続点６４およびトランジスタＴＲ８を通る電流経
路が形成され、リレーコイル６２には上記とは逆方向の
矢符６７方向の励磁電流が流れる。これによって第２リ
レースイツチ７が遮断して自己保持される。

第３リレースイツチ８に関連する第３ラツチングリレー
１２も第１および第２ラツチングリレー１０．１１と同
様に１巻線形ラッチングリレーであり、そのリレーコイ
ル７０を駆動するための第３リレー駆動回路７１が設け
られる。この第３リレー駆動回路７１は第１および第２
リレー駆動回路６１．６２と同様に構成され、トランジ
スタＴＲ１３〜ＴＲ１８と、ツェナダイオード７２，７
３とを含む。トランジスタＴＲ１６，ＴＲ１７のベース
にはＡＮＤゲートＧ７の出力が与えられ、またトランジ
スタＴＲ１４，ＴＲ１８のベースにはＡＮＤゲー）Ｇ８
の出力が与えられる。

ＡＮＤゲートＧ７の出力がハイレベルになると、トラン
ジスタＴＲ１６，ＴＲ１７が導通し、トランジスタＴＲ
１３は導通ずる。ＡＮＤゲートＧ８の出力はローレベル
であシ、シたがってトランジスタＴＲ１４，ＴＲ１８が
遮断している。そのためトランジスタＴＲ１５が遮断し
ている。こうしてトランジスタＴＲ１３、接続Ｑ７４、
リレーコイｔｖ　７０　、接ａ点７５およびトランジス
タＴＲｌ６を通る電流経路が形成され、リレーコイル７
０には矢符７６の方向に電流が流れる。そのため第３リ
レースイツチ８が導通して自己保持される。

ＡＮＤゲートＧ８からの出力がハイレベルとなつたとき
には、トランジスタＴＲ１４，ＴＲ１８が導通し、トラ
ンジスタＴＲ１５が導通する。ＡＮＤゲートＧ７の出力
はローレベルであり、トランジスタＴＲ１６，ＴＲ１７
が遮断し、トランジスタＴ　Ｒ１３が遮断している。こ
うしてトランジスタＴＲ１５、接続点７５、リレーコイ
ル７０、接続点７４およびトランジスタＴＲ１４を通る
電流経路が形成され、リレーコイル７０には上記とは逆
方向の矢符７７方向の電流が流れる。これによって第３
リレースイツチ８が遮断して自己保持される。

リレーコイル５２，６２．７０に流れる電流が遮断する
とき、そのリレーコイル５２，６２．７０に供給電圧Ｖ
ｃｃ　　を超える電圧が発生し、トランジスタＴＲｌ−
ＴＲ１Ｂを破壊しないためにツェナダイオード５９　、
６０　、６８　、６９　、７２　。

７３が設けられる。各端子１００には供給電圧Ｖｃｃが
与えられる。ここでツェナダイオード５９．６０．６８
，６９，７２．７３のブレークダウン電圧は供給電圧Ｖ
ｃｃ　　の電圧を超える値であり、かクトランジスタＴ
Ｒｌ−ＴＲ１８が破壊する電圧未満の値である。

ＡＮＤグー）Ｇ３〜Ｇ８の出力がハイレベルからローレ
ベルにそれぞれ変化すると、リレーコイル５２，６２．
７０には逆起電力が発生する。このときリレ−コイル５
２→接続点５３→ツェナダイオード５９→ツェナダイオ
ード６０→接続点５４→リレーコイル５２、リレ−コイ
ル６２→接続点６４→ツェナダイオード６８→ツェナダ
イオード６９→接続点６５−リレーコイル６２、リレ−
コイル７０→接続点７４→ツェナダイオード７２→ツェ
ナダイオード７３→接続点７５→リレーコイル７０、あ
るいはその逆の方向に電流が流れ、ツェナダイオード５
９，６０，６８，６９，７２゜７３はブレークダウンす
る。ツェナダイオード５９．６０，６８，６９，７２．
７３がブレークダウンすることによって逆起電力が吸収
され、したがってトランジスタＴＲｌＮＴＲ１８が破壊
されることはない。

オフ時検出回Ｆ＠１６において、第２リレースイツチ７
と並列に、抵抗１７とトランス１８の１次巻線１８ａと
から成る直列回路が接続される。トランス１８の２次巻
線１８ｂには並列に、コンデンサ１９、ダイオード２０
．２１が接続される。

なおダイオード２０．２１は相互に逆方向に接続されて
いる。コンデンサ１９およびダイオード２０　、２１を
介するトランス１８の出力は、矩形波成形回路２２に入
力される。この矩形波成形回路２２からの正の矩形パル
ス出力は、オフ時検出出力として正または負の一方の半
周期毎に導出される。このオフ時検出パルスは、ＡＮＤ
ゲートＧ９および反転回路２３から成る立ち上り微分回
路２４に与えられる。この立ち上り微分回Ｆ＠２４から
の出力は遅延回路ＤＬＩを介してライン／ｌに与えられ
る。

端子３と第１リレースイツチ６の接続点との間のライン
ｅ３には、変流器２５が設けられる。この変流器２５の
出力は、オン時検出回路２６に入力される。オン時検出
回路２６は、前述のオフ時検出回路１６と同様に、コン
デンサ２７、ダイオード２８．２９および矩形波成形回
路；３Ｃ）を含む。

オン時検出回路２６からの正のパルスは、ＡＮＤゲート
ＧｌＯおよび反転回路３１から成る立ち上り微分回路３
２、ならびに遅延回路ＤＬ２を介して、オン時検出出力
として正または負の一方の半周期毎に出力される。

ラインｆ’ｌ　、　ｅ２を介する信号は、制御回路３３
に設けられたＡＮＤゲートＧｌ　、Ｇ２の一方の入力に
与えられる。またＡＮＤゲートＧｌ　、Ｇ２の各他方の
入力には、信号制御回路３４のＡＮＤゲートＧ１５．Ｇ
１６の入力が個別に与えられる。

ＡＮＤゲートＧｌ　、Ｇ２の出力はＯＲゲートＧ１１に
それぞれ与えられる。このＯＲゲートＧ１１の出力は、
単安定回路３５に与えられるとともに、ＯＲゲートＧ１
４を介して単安定回Ｆ＠３６に与えられる。

単安定回路３５の出力はＡＮＤゲートＧ３．Ｇ８に与え
られるとともに、反転回路４８を介してＡＮＤゲートＧ
４．Ｇ７ふ・よび微分回路３７に与えられる。この微分
回路３７は反転口１８３８およびＡＮＤゲートＧ１２か
ら成る。微分回路３７の出力は、ＯＲゲートＧ１４に与
えられるとともに、単安定回ｌｉ！１４：ｓ　９　ｖｃ
与えられる。単安定回路３９の出力ＶｉＡＮＤゲートＧ
５　、Ｇ６にそれぞれ与えられるとともに、反転回路４
０に与えられる。この反転回路４０の出力は反転回路４
１およびＡＮＤゲートＧ１３から成る微分回路４２を介
してＯＲゲートＧ１４に与えられる。また反転回路４０
の出力はＡＮＤゲートＧ４．Ｇ７にそれぞれ与えられる
。単安定回路３６の出力は、ＡＮＤゲートＧ３　、Ｇ４
　、Ｇ５　、Ｇ６　、Ｇ７　、Ｇ８にそれぞれ与えられ
る。

信号制御回路３４には、オン動作信号またはオン動作信
号を入力するための入力端子４３が接続される。この入
力端子４３からの信号は、ＡＮＤゲートＧ３　、Ｇ５　
、Ｇ７にそれぞれ与えられるとともに、ＮＯＲゲートＧ
１９の一方の入力、反転回路４４、およびＡ、　Ｎ　Ｄ
ゲートＧ１５．Ｇ１８の一方の入力に与えられる。反転
回路４４の出力は、ＮＯＲゲー）Ｇ１９の他方の入力お
よびＡＮＤゲートＧｌ　８の他方の入力にそれぞれ与え
られるとともに、ＡＮＤゲートＧ８に与えられ、さらに
ＡＮＤゲートＧ１６の一方の入力に与えられる。ＮＯＲ
ゲートＧ１９およびＡＮＤゲートＧ１８の出力はＯＲゲ
ートＧ１７を介して単安定回路４５に与えられ、単安定
回路４５の出力ＶｉＡＮＤゲートＧ１５．Ｇ１６の他方
の入力にそれぞれ与えられる。さらにＡＮＤゲートＧ１
５の出力はＡＮＤゲートＧｌに与えられ、ＡＮＤゲート
Ｇ１６の出力はＡＮＤゲートＧ２に与えられる。なお、
ＡＮＤゲー１−Ｇｌ８および反転回路４４は立ち上り微
分回路４６を構成する。またＮＯＲゲートＧ１９および
反転回路４４は立ち下り微分回路４７を１ＮＩｆｆｌす
る。

第３図を参照して動作を説明する。交流電源ｌから端子
３に向けて第３図（１）に示す電圧波形を有する交流電
力が供給されている。第１、第２および第３リレースイ
ツチ６．７．８が遮断してｈる状態では、トランス１８
の２次巻１１８ｂＫは電圧波形の各周期毎に誘起電圧が
生じ、ダイオード２　（１、２１の働きによって第３図
（２）で示すごとく順方向電圧降下分以上の電圧がカッ
トされた波形の信号が矩形波成形回路２２に与えられる
。矩形波成形回路２２からは第３図（３）で示す波形の
オフ時検出信号が導出される。このオフ時検出信号は、
トランス１８の出力が負荷電源に対［７て進み位相とな
っていることから、同様に進み位相となっている。そこ
で立ち上り微分回路２４によって第３図（４）で示すご
とく、前記オフ時検出信号の立ち上りに応じて正のクロ
ックパルスが発生され、さらに第３図（５）で示すよう
に、遅延回路ＤＬｌによって時間Ｔ１だけ遅延させる。

それによって電圧波形の正の位相に同期したタロツクパ
ルスが得られる。以後、このタロツクパルスをオンパル
スト呼ぶことにする。なお、立ち土り微分回路２４に代
えて、論理的手段を用いてもよい。前記オンパルスは、
ＡＮＤゲートＧｌの一方の入力に与えられる。

このような状態で、入力端子４３に与えられる信号が第
２図（８）で示すように時刻ｔｌにおいてローレベルか
らハイレベルになったとする。このような入力信号の立
ち上りに同期して立ち上り微分回路４６からは第３図（
７）で示すようなタロツクパルスが導出され、ＯＲゲー
１−Ｇｌ７を介して単安定回路４５に与えられる。この
タロツクパルスの入力に応じて単安定回路４５からは第
３図（８）で示すように、パルス幅Ｗ４のパルスが出力
される。

こｃｖパルス７Ｗ４１１負荷電源の１サイクルに対Ｅし
た値に選ばれている。このパルス幅Ｗ４のパルスハ入力
信号がハイレベルからローレベルドナったときも発生す
るので、ＡＮＤゲートＧ１５で入力信号との論理積によ
り、第３図（９）で示すようにパルス幅Ｗ４のパルスを
ＡＮＤゲー）Ｇｌの他方の入力に与える。そのため、Ａ
ＮＤゲートＧｌからは、第３図（１０）で示すように、
オンパルスに対応したタロツクパルスが出力される。し
かも、パルス幅Ｗ　’４が交流電源の１周期に対応して
選ばれているので、前記クロックパルスは単１回だけ出
力されることになり、誤動作が防止される。

Ａ　Ｎ　Ｄ　ケ）　Ｇ　ｚからの夕ロックパルスハ単安
足回路３５に与えられるとともにＯＲゲー）Ｇ１４を介
［７て単安定回路３６に与えられる。単安定回路３５で
は、前記クロックパルスの入力に応じて第３図（１１）
で示すようにパルス幅Ｗｌのパルスを出力する。このパ
ルス幅Ｗ１は、交流電源のほぼ半サイクルに対応する値
に選ばれており、この値は第１リレースイツチ６が導通
してから第２リレースイツチ７が導通するまでの時間に
対応する。

単安定回路３５の出力はＡＮＤゲートＧ３　、Ｇ８に与
えられるとともに、反転回路４８で第３図（Ｉ匂で示す
ように反転される。この反転回Ｗｔ４８からの反転信号
は、ＡＮＤゲートＧ４　、Ｇ７に与えられるとともに微
分回路３７に与えられ、微分回路３７からは反転信号の
立ち上りに同期して正のタロツクパルスが出力される。

なお微分回路３７に代えて論理手段を用いてもよい。前
記圧のクロックパルスはＯＲゲートＧ１４を介して単安
定回路３６に与えられるとともに、単安定回路３９に与
えられ、単安定回路３９からは第３図（Ｉ３）で示すよ
うに、パルス１ｌｉＷ３のパルスが導出される。このパ
ルス幅Ｗ３は交流電源のほぼ半サイクルに対応した値に
選ばれ、この値は第２リレースイツチ７が導通してから
第３リレースイツチ８が導通するまでの時間に対応して
いる。

中、安定回路３９の出力は、ＡＮＤゲートＧ５゜Ｇ６に
入力されるとともに、反転回路４０を介してＡＮＤゲー
トＧ４、微分回路４２およびＡＮＤゲートＧ７に与えら
れる。微分回路４２からは、反転回路４０の出力の立ち
上り時すなわち単安定回路３９の立ち下り時に対応して
正のクロックパルスが導出され、その正のフロックパル
スミ０ＲゲートＧ１４に与えられる。したがってＯＲゲ
ートＧ１４には、第３図（１０）で示すＯＲゲートＧｌ
ｌからのクロックパルス、単安定回路１５からのパルス
の立ち下りに同期したクロックパルス、および単安定回
路３９からのパルスの立ち下りに同期したりａツクパル
スが与えられることになり、３つの時系列に対応したタ
ロツクパルスが単安定回路３６に与えられることになる
。その結果、単安定回路３６からは、第３図０４）で示
すように、各時系列に対応（−でパルス幅Ｗ２を有する
３つのパルスが出力される。このパルス幅Ｗ２は、第１
％、第２および第３リレースイツチ６．７．８の動作時
間以上の値に選ばれてあ・す、しかもＷｌ＞Ｗ２であり
かっＷ３＞Ｗ２に選ばれている。この単安定回路３６の
出力はＡＮＤゲート６３〜Ｇ８にそれぞれ与えられる。

ＡＮＤゲート０３〜Ｇ８は、単安定回路３６の出力を各
リレースイッチ６〜８のオンオフ信号に選別している。

先ず、第１リレースイツチ６に関して、ＡＮＤゲートＧ
３には、入力端子４３からの入力信号、単安定回路３５
の出力および単安定回路３６の出力が与えられている。

したがって第３図（１□□□で示すように、ＡＮＤゲー
トＧ３の出力は単安定回路３６の出力が・・イレベルで
ある時間だけハイレベルとなる。またＡＮＤゲートＧ４
には単安定回ｒＩ！ｒ３５の出力が反転回１ｉ３３６で
反転されて与えられているのでローレベルである。した
がって、前述のように第１リレー駆動回路６１″′Ｃは
、ＡＮＤゲートＧ３の出力がハイレベルとなるのに応じ
てリレーコイル５２には矢符５７の方向に電流が流れ、
第１リレースイツチ６が導通して自己保持される。しか
も、第１リレースイツチ６が導通するのは、第３図（１
８）で示すように、ダイオード５が逆方向バイアスとな
るとき、すなわち交流電源の負の位相のときである。

第２リレースイツチ７に関して、ＡＮＤゲートＧ５の出
力は第３図（１６）で示すように単安定回路３６の出力
が２回目にハイレベルとなるときにハイレベルとなり、
それに応じてリレーコイル６２には矢符６６の方向に電
流が流れ、第２リレースイツチ７が導通して自己保持さ
れる。しかも第２リレースイツチ７が導通するのは、第
３図（１９）で示すようにダイオード５が順方向バイア
スとなるとき、すなわち交流電源の正の位相となるとき
である。

第３リレースイツチ８に関して、ＡＮＤゲートＧ７の出
力は第３図θカで示すように、単安定回路３６の出力が
３回目にハイレベルとなるときにハイレベルとなり、そ
れに応じてリレーコイル７０に矢符７６の方向に電流が
流れ、第３リレースイツチ８が導通して自己保持される
。しかも第３リレースイツチ８が導通するのは、第３図
（２０）で示すように、ダイオード５が逆方向バイアス
となるとき、すなわち交流電源の負の位相となるときで
ある。

このようにして、電力付勢時には、第１リレースイツチ
６、第２リレースイツチ７および第３リレースイツチ８
の順に導通する。しかも第１および第３リレースイツチ
６　、８ｔ／″ｉ交流電源の負の位相で導通し、第２リ
レースイツチ７は交流電源の正の位相で導通するので、
無アーク状態での電力付勢が達成される。

上述のごとき電力付勢に応じて、第３図Ｃυで示すごと
き負荷電流が流れる。なお第３図３０において斜線で示
す部分はダイオード５に流れる。この負荷電流はトラン
ス１Ｂの１次巻線１８ａに流れず、したがって２次巻線
１８ｂには起電力が発生しない。変流器２５に発生した
出力は、第３図（イ）で示すように、ダイオード２８．
２９によって順方向電圧降下分だけカットされて、矩形
波成形回路３０に入力される。この矩形波敗形回Ｆ＠３
０から出力された第３図（イ）で示す波形のパルスの立
ち上りに応じて、微分回路３２からは第３図−で示すタ
ロツクパルスが出力され、さらに遅延回路ＤＬ２で時間
Ｔ２だけ遅延されたタロツクパルスが第３図（ハ）で示
すようにラインｅ２に出力される。

このようにして、負荷電流の正の位相に同期したタロツ
クパルス（以下、これをオフパルスと言う）がラインｅ
２からＡＮＤゲートＧ２の一方の入力に与えられる。

このような状態における時刻ｔ２で入力端子４３への入
力信号がハイレベルからローレベルニ変化したとする。

このような入力信号の変化に応じて、立ち下り微分回路
４７からは正のクロックパルスが第３図（７）で示すよ
うに単安定回路４５に与えられ、単安定回路４５からは
パルス幅Ｗ４の正のパルスが第３図（８）で示すように
ＡＮＤゲートＧ１５、Ｇ１６に与えられる。ＡＮＤゲー
トＧ１６には反転回路４４で反転された出力が与えられ
ているので、ＡＮＤゲートＧ１６からは第３図（社）で
示スパルスがＡＮＤゲートＧ２に与えられる。そのため
ＡＮＤゲー１−Ｇ２からは第３図（財）で示すように、
入力信号がハイレベルからローレベルに変化してから唯
一のオフパルスがＯＲゲ−）Ｇｌｌを介して単安定回路
３５に与えられるとともに、ＯＲゲートＧｌ　ｌ　、Ｇ
１４を介して単安定回路３６に与えられる。そのため単
安定回路３５からは、第３図（１１）で示すようにパル
ス幅Ｗｌのパルスが出力され、第３図（１２で示すよう
に反転されて、ＡＮＤゲー１−Ｇ４　、Ｇ７に与えられ
るとともに立ち上り微分回路３７に与えられる。立ち上
り微分回路３７からの正のクロックパルスｌ’ｊＯＲゲ
ートＧ１４に与えられるとともに単安定回路３９に与え
られる。したがって、単安定回路３６からは、前述の電
力付勢時と同様に、３つの時系列に対応したパルス幅Ｗ
２の３つのパルスが第３図（１４）で示スように出力さ
れ、ＡＮＤゲート６３〜Ｇ８に与えられる。

先ず第３リレースイツチ８に関連して、ＡＮＤゲートＧ
８には、入力端子４３からの信号を反転回路４４で反転
した信号、単安定回路３５の出力および単安定回路３６
の出力が与えられている。

したがって、第３図（至）で示すように、ＡＮＤゲート
Ｇ８の出力は、単安定回路３６からの１回目のパルスに
対応してハイレベルとなり、それに応じて第３リレー駆
動回路７１におけるリレーコイル７０に矢符７７の方向
に電流が流れる。したがって第３リレースイツチ８が遮
断する。１−９かも第３リレースイツチ８け第３図（イ
）で示すように、ダイオード５が遮断状態のとき、すな
わち負荷電流の負の位相のときに遮断する。

第２リレースイツチ７に関して、ＡＮＤゲートＧ６には
、反転回路４４で反転された入力信号、単安定回路３９
の出力および単安定回路３６の出力が与えられている。

したがって第３図（２）で示すように、ＡＮＤゲートＧ
６の出力は、単安定回路３６からの２回目のパルスに対
応してハイレベルとなり、それに応じて第２リレー駆動
回路６３におけるリレーコイル６２に矢符６７の方向に
電流が流れる。したがって第２リレースイツチ７が遮断
する。しかも第２リレースイツチ７は、第３図（Ｉ９）
で示すように、ダイオード５が導通状態のとき、すなわ
ち負荷電圧の正の位相のときに遮断する。

さらに、第１リレースイツチ６に関して、ＡＮＤゲート
Ｇ４には、反転回路３６の出力、反転回路４０の出力、
反転回路４４の出力および単安定回路３６の出力が与え
られている。したがってＡＮＤゲートＧ４の出力は、第
３図（ハ）で示すように、単安定回路３６の３回目のパ
ルスに応じてハイレベルとなり、それによって第１リレ
ー駆動回路６１におけるリレーコイル５２に矢符５８の
方向に電流が流れる。したがって第１リレースイツチ６
が遮断する。しかも第１リレースイツチ６は、第３図（
１８１で示すように、ダイオード５が遮断状態のとき、
すなわち負荷電流の負の位相のときに遮断する。

このようにして、電力消勢時には、第３リレースイツチ
８、第２リレースイツチ７および第１リレースイツチ６
の順に遮断する。しかも第１および第３リレースイツチ
６．８は負荷電流の負の位相で遮断し、第２リレースイ
ツチ７は負荷電流の正の位相で遮断するので、無アーク
状態での電力消勢が達成される。

電力消勢が達成されると、変流器２５には出力が発生せ
ず、トランス１８の出力が生じることになる。

上述のごとく未発明によれば、電力付勢時には第１Ｓ第
２および第３リレースイツチをこの順に導通し、電力消
勢時には第３、第２および第１リレースイツチをこの順
に遮断する。しかも第１および第３リレースイツチは負
荷電圧および電流の負の位相で導通、遮断し、第２リレ
ースイツチは負荷電圧および電流の正の位相で導通、遮
断するので、無アーク状態による開閉が達成される。ま
た通電時には第２リレースイツチ、ならびに第１および
第３リレースイツチの２つの電路を構成するので、各リ
レースイッチの接点容量を軽減することが可能である。

さらに、第２リレースイツチの接触抵抗が増大したとし
ても、第１および第３リレースイツチの電路が形成され
るので、舵記接触抵抗の増大にともなう負荷電流の第２
リレースイツチでの通電容量減少分は１ｉｆＪ紀電路で
吸収され、ダイオードへの分流が防止される。したがっ
てダイオードの熱破壊が生じることはない。上述とは逆
に第３リレースイツチの接触抵抗が増大したとしても、
第２リレースイツチが並列に接続されてＡるので、ダイ
オードへの分流は生じない。さらに、負荷電流が何らか
の原因により増大して過大電流になったとしても、２つ
の電路を有しているので、ダイオードに分流し始める負
荷電流の値を約２倍程度にすることができる。

【図面の簡単な説明】

第１図は先行技術を示す電気回路図、第２図は未発明の
一実施例の電気回路図、第３図は動作を説明するための
タイミングチャートである。ｌ・・・交流電源、２・・・負荷、５・・・ダイオード
、６°°°第１す′−フインチ・　７°°°第、、ビリ
′−スイッチ・８・・・第３リレースイツチ、１６・・
・オフ時検出回路、２６・・・オン時検出回路、３３・
・・制御回路、３４・・・信号側？Ｂ１１回路、４３・
・・入力端子第１図

Claims

【特許請求の範囲】交流電源と負荷との直列回路に第１リレースイツチおよ
びダイオードから成る直列回路、ならびに第２リレース
イツチを並列に接続し、電力付勢時には交流電源の電圧
波形がダイオードの逆方向の半周期において第１リレー
スイツチを導通し、遅れて第２リレースイツチをダイオ
ードの順方向の半周期において導通し、電力消勢時には
前記電圧波形がダイオードの順方向の半周期で第２リレ
ースイツチを遮断し、遅れてダイオードの逆方向の半周
期で第１リレースイツチを遮断するようにした交流スイ
ッチ回路において、前記ダイオードと並列に第３リレースイツチを接続シ、
各リレースイッチの遮断時における交流電源と負荷との
直列回路の電気的変化を検出して正または負の一方の半
周期毎に出力するオフ時検出回路を設け、各リレースイ
ッチの導通時における交流電源と負荷との直列回路の電
気的変化を検出して正または負の一方の半周期毎に出力
するオン時検出回路を設け、負荷を電力付勢させるため
の入力信号ならびに前記オフ時検出回路およびオン時検
出回路の出力により、電力付勢時には、第１リレースイ
ツチをダイオードの逆方向電圧のとき導通させるために
必要とする第１リレー駆動回路の制御信号とし、次にダ
イオードの順方向電圧のとき第２リレースイツチを導通
させるために必要とする第２リレー駆動回路の制御信号
とし、さらに続いてダイオードの逆方向電圧のとき第３
リレースイツチを導通させるために必要とする第３リレ
ー駆動回路の制御信号とし、電力消勢時には、ダイオー
ドの逆方向電圧のとき第３リレースイツチを遮断するた
めに必要とする第３リレー駆動回路の制御信号とし、次
にダイオードの順方向電圧のとき第２リレースイツチを
遮断するために必要とする第２リレー駆動回路の制御信
号とし、さらに続いてダイオードの逆方向電圧のとき第
３リレースイツチを遮断するために必要とする第１リレ
−躯ω１回路の制御信号とする制御回路を設けたことを
特徴とする交流スイッチ回路。