JPH02123910A

JPH02123910A - 電源遮断装置

Info

Publication number: JPH02123910A
Application number: JP63275753A
Authority: JP
Inventors: Masakazu Kato; 雅一加藤; Koichi Yomogihara; 弘一蓬原
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1988-10-31
Filing date: 1988-10-31
Publication date: 1990-05-11
Anticipated expiration: 2013-03-18
Also published as: JP2728902B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」本発明は、電源遮断装置に関し、特に負荷に対して比較
的大きな電力を供給するためオン・オフ動作する半導体
スイッチ素子が短絡故障しなとき、負荷へ供給される電
力を強制的に遮断する電源遮断装置に関する。

［従来の技術］従来、提案されているフェールセーフな電源遮断装置の
回路例を第３図と第４図に示す。

第３図の電源遮断装置では、比較的大きな電力を供給し
得る交流電源３１に対し、モータ等の負荷３２と、トラ
ンジスタ、サイリスタ、トライアック等の半導体スイッ
チ素子によって構成される無接点式ソリッド・ステート
・リレー（以下ＳＳＲと記す）３３とをループ状に直列
的に接続し、さらに、負荷３１と５ＳＲ３３との間にノ
ーマリ・クローズ（正常動作時クローズ）のリレー接点
３４を介設し、このリレー接点３４の開閉動作をリレー
３５で制御している。そして、５ＳＲ３３の端子間電圧
を電圧センサ３６に入力し、電圧センサ３６の出力を２
人力ＯＲ回路３７の一方の入力端子に与えると共に、５
ＳＲ３３をオン・オフ制御するため５ＳＲ３３に供給さ
れる制御信号ＩをＯＲ回路３７の他方の入力端子にも与
え、かかる構成で得られるＯＲ回路３７の出力によって
前記リレー３５を動作させるように構成されている。

上記従来装置は、使用当初に、リレー３５がＯＦＦ状態
にあり、従って、接点３４が開放している。この状態で
、制御信号Ｉが高電位レベル（以下、ト［レベルという
。）になった場合は、５ＳＲ３３はＯＮするが、接点３
４のＩＩＦＪ放により負荷３２には電流が流れない。し
かし、制御信号ＩのＨレベルによりＯＲ回路３７が出力
するため、リレー３５が動作し、接点３４が接触するこ
とにより、負荷３２に電流が流れ、稼動する。

また、制御信号■が低電位レベル（以下、Ｌレベルとい
う。）になった場合は、５ＳＲ３３が正常である限り、
ＳＳＲがＯＦＦ’するため、負荷３２には電流が流れな
くなる。また、ＳＳＲ端子間電圧が１ルベルになり、電
圧センサー３６が出力して、ＯＲ回路が出力するので、
リレー３５は動作状態を保持するため、接点３４が接触
状態を維持する。

そして、５ＳＲ３３が短絡故障を起こした場合は、制御
信号ＩがＨレベルの時は、リレー３５の動作及′び接点
３４の接触状態は短絡故障を生じない場合と変らないの
で、負荷に対して支障がない。

これに対して、制御信号■かＬレベルの際に５ＳＲ３３
に短絡故障を起こした場合は、ＳＳＲ端子間電位がＬレ
ベルとなるので、電圧センサー３６が出力しなくなり、
ＯＲ回路がＯＦＦするため、リレー３５が非励磁状態と
なり、接点３４を開放する。ずなわち、負荷電源を強制
的に遮断する。こうして、この従来の回路例では、制御
信号■かＬレベルであるにも拘わらす５ＳＲ３３に故障
が生じて短絡して５ＳＲ３３が結果的にオン状態になっ
たとしても、リレー接点３４はオフ状態であるので、負
荷３２に電力が供給されることはなく、負荷が動作する
危険を回避し、制御上の安全性を高いものにしていた。

また、リレー３５のもう一つの接点を用いることにより
、ＳＳＲの短絡故障を検出することが可能である。

次に、第４図の電源遮断装；Ｗにおいて、電源３１、負
荷３２．５ＳＲ３３、リレー３５については前述したも
のと同じである。この回路例では、５ＳＲ３３と電源３
１との間のラインに電源センサ４１を配置し、そのライ
ンに流れる電流の有無を電圧による論理信号に変換して
、２人力を有する一致検出回路４２の一方の入力端子に
入力させる。−散積出回路４２の他方の入力端子には、
制御信号■を供給させ、この−散積出回路４２の出力が
リレー３５に与えられる。

上記構成において、制御信号■がしレベルであるとき、
５ＳＲ３３はオフ状態であるので、−散積出口路４２の
２人力は共にしレベルとなってリレー３５をｒｊｆｊＪ
ｌａ状態に保ち、その結果、リレー接点３４は通常第４
図に示される通り、オン状層に維持される。次に、制御
信号■がＨレベルになると、５ＳＲ３３がオン動作して
負荷３２に電源３１がら電力が供給される。このため、
電流センサ４１は電流を検出し、その結果、−散積Ｂ１
回ｌ？８４２の２人力がＨレベルとなるので、リレ、−
３５は引き続き励磁状態に保たれ、リレー接点３４をオ
ン状態に保つ。制御信号ＩがＬレベルであるにも拘わら
す５ＳＲ３うに短絡故障か生じて５ＳＲ３３がオン状態
になったときは、−散積出回路４２の２人力は不一致と
なるので、リレー３５は非励磁状態となり、リレー接点
３４はオフ動作して、負荷３２に電力が供給されるのを
防止する。

［発明が解決しようとする課Ｕ］上記第３図の電源遮断装置においては、使用当初は、リ
レー３５が非励磁状態にあるから、この装置を、制御信
号ＩがＬレベルの状態から使用を開始するときは、５Ｓ
Ｒ３３が短絡故障を生じているか否かを知ることができ
ず、これを可能にするためには、ＯＲ回路３７又はリレ
ー３５に、使用当初に別の動作信号を与えなければなら
ない、という問題がある。

また、第４図に示される電源遮断装置では、制御信号Ｉ
がＬレベルの状態で５ＳＲ３３が短絡故障したとき一致
検出回路４２及びリレー３５を介してリレー接点３４が
オフ状態になると一致検出回路４２の２人力が共にＬレ
ベルとなって、リレー３５を介してリレー接点３４が再
びオン動作して妓初の状態に戻り、その後、上記動作を
繰り返すという回路設計上の問題が生じる。また、この
ようにしてリレー接点３４がオン・オフを反復すると、
リレー接点３４はメカニカルな構成のもので形成されて
いるので、接点部分に溶着等の問題が生じる。

こうして、この発明の目的は、従来装置に簡単な回路を
付加することより、上述した従来装置の問題点を解決し
、機械的可動部の損傷が少ない、かつ動作信頼性の高い
電源遮断装置を提供することにある。

［課題を解決するための手段］本発明に係る電源遮断装置は、制御信号に基き負荷電源
から負荷への給電を制御する半導体スイッチ素子に対し
、フェールセーフの目的で半導体スイッチ素子の動作状
態を検出するセンサ（電圧センサ又は電流センサ）を備
え、前記半導体スイッチ素子が短絡故障したとき前記セ
ンサ及びリレー回路を介して給電ライン上の接点をオフ
状態にし、負荷への給電を強制的に遮断する電源遮断装
置において、第２の電源手段を設け、この第２電源手段による電圧が
前記半導体スイッチ素子と前記センサに常に与えられる
ように構成したものである。

「作用］本発明装置においては、第２の電源手段の働きによって
、電圧センサ及びＯＲ回路を利用した電源遮断装置では
、制御信号がＬレベルであってもリレーが励磁され、そ
の接点がオン状態に維持される。従って、制ａＩＩ信号
がＬレベル状態で使用開始しても、正常に機能する。そ
して、制御信号がＬレベルの時に５Ｓｒｔが短絡故障し
たときはリレーが非励磁状態となってリレー接点が開放
して、負荷への給電が強制的に遮断される。

また、電流センサ及び−数構出回路を利用した電源遮断
装置では、制御信号がＬレベル状態下でＳＳＲの短絡故
障により一致検出回路の２人力が不一致となって接点が
オフ状態となった後も、電流センサには第２の電源から
電流が流れ続けるため、−数構出回路の２人力の入力状
態が再度一致することはなく、リレーの非励磁状態が保
持される。

［この発明の実施例］以下に、本発明の実施例を第１図及び第２図の図面に基
いて説明する。

第１図は、本発明に係る電源遮断装置の第一実施例を示
す。この実施例は第３図で説明した従来の回路を改善し
たものである。

第１図において、３１は負荷給電用の交流電源、３２は
負荷、３３は５ＳＲ５３４はリレー接点、３５はリレー
、３６は電圧センサ、３７はＯＲ回路であり、これらの
回路要素は第３図において説明されたものと同じである
ので、ここの説明でも同一符号を付し、詳細な説明は省
略する。

電源３１、負荷３２、リレー接点３４．５ＳＲ３３はこ
の順序で直列的に接続され、ＳＳＲ，３３には負荷給電
制御用の制御信号■が供給されている。

この回路構成によれば、リレー接点３４と５ＳＲ３３が
共にオン状態にあるとき、電源３１から負荷３２に対し
電力が供給される。

負荷３２は例えばモータであるので、電源３１は比軸的
に高電力供給用のものである。

上記回路には、さらに新しい回路要素として、第２の交
流電源１１、変圧器１２、所定の高いインピーダンスを
有する抵抗１３が付加されている。抵抗１３と変圧器１
２の２次コイル１２ｂは、直列に接続され、５ＳＲ３３
の両端子の間に接続される。この場合、抵抗１３１１１
Ｊ端子はリレー接点３４と５ＳＲ３３の間のライン上に
接続される。また、第２の電源１１は変圧器１２の１次
コイル１２ａに接続される。電圧センサ３６の入力にＣ
ま、５ＳＲ３３の端子間電圧、換言すれば、抵抗１３と
２次コイル１２ｂの直列回路部分の端子間電圧が入力さ
れるように構成されている。

ＯＲ回路３７の２人力のそれぞれに電圧センサ３６の出
力及び制御信号■が入力されること、リレー３５の出力
でリレー接点３４のオン・オフ動作を制御することにつ
いては、第３図で説明した構成と同じである。

上記回路の作用について説明する。制御信号■がＬレベ
ルで５ＳＲ３３がオフ状態にあるとき、電源１１による
出力電圧が変圧器１２で所定の電圧に変換され、更に抵
抗１３での電圧降下を受けて低減され、電圧センサ３６
に入力されるので、ＯＲ回路３７を経てリレー３５は励
磁され、リレー接点３４はオフ状態に保持される。

リレー接点３４がオン状態であるので電源１１の供給電
圧は負荷３２にも与えられるが、抵抗１３を高いインピ
ーダンスに設定しているので、供給電圧は低い値となり
、この電圧によって負Ｒ３２が駆動されることはない。

また、リレー接点３４がオン状態にあることによって、
抵抗１３及び２次コイル１２Ｆ）を介し電源３１につい
ても通電路が形成されるが、抵抗１３の高いインピーダ
ンスによって供給電流が低い値に制限されるので、この
状態で負荷３２力月ＳＩＫ動されることもない。換言す
れば、上記のような回路状態が形成されるように、抵抗
１３のインピーダンスは所定の高い値に設定される。

かかる回路状態において、制御信号ＩがＨレベルになる
と、５ＳＲ３３がオン動作して、電８３１から負荷３２
に対し大きな電力が供給され、負荷３２が駆動される。

このとき、電圧センサ３６に入力される電圧は、５ＳＲ
３３の端子間の電圧を入力しているのでＬレベルになる
が、制御信号■はＯＲ回路３７にも供給されているので
、これによってリレー３５は励磁状態に保持され、リレ
ー接点３４はオンのままである。このようにして、制御
信号ＩがＩＩレベルである限り、負荷電源３１から負荷
３２への電力供給が継続される。

次に、制御信号ＩがＬレベルの状態において、５ＳＲ３
３が短絡故障してオン状態になったときには、電圧セン
サ３６の出力がＬレベルになり、かつ制御信号■もＬレ
ベルであるので、ＯＲ回路３７の出力かＬレベルになっ
てリレー３５を非励磁状態にする。その結果、リレー接
点３４はオフ動作して負荷３２に駆動電力が供給される
のを阻止する。

この実施例の構成によれば、通常の状態において、追加
された第２電源１１等の回路の作用でリレー３５を励磁
し、リレー接点３４をオン状態に保持し、短絡故障によ
ってリレー３５が非励磁状態になるので、５ＳＲ３３に
おける短絡故障を判別でき、また回ｉ設計上も好ましい
。

第２図は本発明の第二実施例を示す、この実施例は、第
４図にに示した従来回路を改善したものである。

電源３１、負荷３２．５ＳＲ３３、リレー接点３４、リ
レー３５は第１図で説明したものと同じであり、電流セ
ンサ４１、−数構出回路４２は、第４図で説明したもの
と同一であり、第２の電源１１、変圧器１２、抵抗１３
は第１図で説明したものと同じであるので、それぞれ同
一の符号を付す０以上の回路要素は既にそれぞれ対応す
る図面に従って説明をしであるので、ここでは詳細な説
明を省略する。

電源３１、負荷３２．５ＳＲ３３、リレー接点３４、リ
レー３５、電流センサ４１、数種出回路４２の接続構成
は、第４図の構成と同じである。かかる回路構成におい
て、抵抗１３と変圧器１２の２次コイル１２ｂとの直列
回路部分が、リレー接点３４及びＳＳＴ’１１゜３３の
中間ラインと電流センサ４１及び電源３１の中間ライン
との間に接続される。変圧器１２と第２の電源１１との
関係は第１図において述べた通りである。

上記構成によれば、電ａ１１によって５ＳＲ３３に対し
て常に電圧を印加しているので、制御信号ＩがＬレベル
時に５ＳＲ３３が短絡故障して前述の通りリレー接点３
４がオフ動作しても、第２の電源１１によって電流セン
サ４１に電流が流れ続け、−数種出回路４２の入力にお
ける不一致状態を維持する。これによって、５ＳＲ３３
に短絡故障が生じたときにはリレー接点３４はオフ状態
に保たれ、オン・オフ動作を繰り返すことない。

なお、抵抗１３と２次コイル１２ｂとの間の符号Ａの箇
所に、リレー接点３４と反対動作を行うリレー接点（リ
レー接点３４のバック接点）を配置することもできる。

この構成によれば、リレー３５が非励磁のとき、すなわ
ちリレー接点３４がオフ動作したときにの、み、第２＠
源１１からの給電を可能にすることになる。これにより
、第２電源１１に係る電力消費を低下させることができ
る。

また、前記の各実施例において第２の電源１１を別途に
用意せず、電源３１を利用して第２の電源に相当する電
圧を作り出すことも可能である。

［発明の効果］以上の説明で明らかなように、本発明によれば、従来の
電源Ｍ断装置の回路に戊かな回路、すなわち第２の電源
回路を（＝３加するだけで、従来装置の不具合を解消し
、回路性能を高め、緊急時に要求される電源遮断装置の
動作信頼性を高めることができる。

【図面の簡単な説明】

第１図は本発明に係る電源遮１ｔＩ７装；Ｗの第一実施
例を示す回路図、第２図は本発明に係る電源遮断装置の
第二実施例を示す回路図、第３図は従来の電源遮断装置
の構成を示す回路図、第４図は他の従来の電源遮断装置
の構成を示す回路図である。１１・・・第２の交流電源、１２・・・変圧器、１３・・・抵抗、３１・・・負荷用交″ａ電源、３２・・・負荷、３３・・・ＳＳＲ（ソリッド・ステート・リレー）、４・・・リレー接点、５・・・リレー６・・・電圧センサ、７・・・ＯＲ回路、１・・・電流センサ、２・・・−数種出回路。

Claims

【特許請求の範囲】

（１）負荷への給電を制御する半導体スイッチ素子に対
し、このスイッチ素子の動作状態を検出するセンサを備
え、前記スイッチ素子が短絡故障したときこの故障を前
記センサで検出し、リレー回路を介して給電ラインのリ
レー接点をオフ状態にして、負荷への給電を遮断する電
源遮断装置において、第２の電源手段を設け、この第２の電源手段の電圧が前記スイッチ素子と前記センサに常に与えら
れるように構成したことを特徴とする電源遮断装置。
（２）第２電源手段と前記スイッチ素子及び前記センサ
との間に、前記スイッチ素子がＯＦＦ状態において、前
記負荷電源又は第２の電源により前記負荷を稼動させな
いための所定の高インピーダンスを有する抵抗を接続し
たことを特徴とする特許請求の範囲第１項に記載の電源
遮断装置。