JPS6149336A - 多極負荷開閉装置 - Google Patents
多極負荷開閉装置Info
- Publication number
- JPS6149336A JPS6149336A JP17111984A JP17111984A JPS6149336A JP S6149336 A JPS6149336 A JP S6149336A JP 17111984 A JP17111984 A JP 17111984A JP 17111984 A JP17111984 A JP 17111984A JP S6149336 A JPS6149336 A JP S6149336A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- load
- contact
- input signal
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野＞
この発明は、サイリスタ、トチイアツク、トラフ′ジス
タのような半導体スイッチング素子で電源の投入としゃ
断を行ない、定常状癌；で右接点により負荷に通電する
多極の負荷開閉装置に関するものである。
タのような半導体スイッチング素子で電源の投入としゃ
断を行ない、定常状癌；で右接点により負荷に通電する
多極の負荷開閉装置に関するものである。
〈従来技術とその問題点〉
従来、１極の負荷開閉装置として、第３図に示すものが
知られている。図において、１は入力信号回路、２は負
荷回路である。入力信号回路１は１対の入力端子Ｉｔ、
Ｉ２間に発光ダイオードのような発光表示素子りと抵抗
体ＲＬＩとの直列回路にリレーコイルＸが並列接続され
て構成されている。
知られている。図において、１は入力信号回路、２は負
荷回路である。入力信号回路１は１対の入力端子Ｉｔ、
Ｉ２間に発光ダイオードのような発光表示素子りと抵抗
体ＲＬＩとの直列回路にリレーコイルＸが並列接続され
て構成されている。
負荷回路２は電源端子ＰＬ、Ｐ、２間に半導体スイッチ
ング素子Ｑ、たとえばトライアックの第１、第２電極間
に上記リレーコイルＸのリレー接−１７，ｘ ｂが並列
接続されるとともに、上記トライアックＱのトリガ端子
と第１電極間に他のリレー接点Ｘ ａが抵抗体Ｒ１２を
介し接続されて構成されている。上記リレー接点Ｘａは
、たとえば可動接点と固定接点との接点間隔を他のリレ
ー接点ｘｂのそれよりも小さく設定することにより、Ｏ
Ｎ動作か緊くかつＯＦＦ動作が遅くなるように構成され
ている。なお、Ｄは発光表示素子りの保護用ダイオード
、Ｅは交流電源、ＲＬは負荷である。
ング素子Ｑ、たとえばトライアックの第１、第２電極間
に上記リレーコイルＸのリレー接−１７，ｘ ｂが並列
接続されるとともに、上記トライアックＱのトリガ端子
と第１電極間に他のリレー接点Ｘ ａが抵抗体Ｒ１２を
介し接続されて構成されている。上記リレー接点Ｘａは
、たとえば可動接点と固定接点との接点間隔を他のリレ
ー接点ｘｂのそれよりも小さく設定することにより、Ｏ
Ｎ動作か緊くかつＯＦＦ動作が遅くなるように構成され
ている。なお、Ｄは発光表示素子りの保護用ダイオード
、Ｅは交流電源、ＲＬは負荷である。
」１記構成において、入力端子Ｉｔ、Ｉ２間に入力信号
が印加されると、リレーコイルＸが励磁され、まずリレ
ー接点Ｘａがリレー接点ｘｂよりもハ１〈閉成されてト
ライアックＱがトリガされ、このトチイアツクＱが定常
の通電状態となる所定の＆ｋＬ時間後に他のリレー接点
ｘｂが゛閉成されて。
が印加されると、リレーコイルＸが励磁され、まずリレ
ー接点Ｘａがリレー接点ｘｂよりもハ１〈閉成されてト
ライアックＱがトリガされ、このトチイアツクＱが定常
の通電状態となる所定の＆ｋＬ時間後に他のリレー接点
ｘｂが゛閉成されて。
負荷ＲＬへの通電はこのリレー接点ｘｂを通じて行なわ
れる。
れる。
つぎに、入力信号が断たれて、リレーコイルＸが消磁さ
れると、リレー接点Ｘａはリレー接点Ｘｂよりも遅く開
放され、リレー接点ｘｂが開放されてからリレー接点Ｘ
ａが開放されるから、負荷゛上流のしゃ断はトチイアツ
クＱによって行なわれる。そして、トライアックＱは電
源電圧の零クロスにおいて消弧され、もって負荷ＲＬへ
の通電がしゃ断される。
れると、リレー接点Ｘａはリレー接点Ｘｂよりも遅く開
放され、リレー接点ｘｂが開放されてからリレー接点Ｘ
ａが開放されるから、負荷゛上流のしゃ断はトチイアツ
クＱによって行なわれる。そして、トライアックＱは電
源電圧の零クロスにおいて消弧され、もって負荷ＲＬへ
の通電がしゃ断される。
このように、負荷電流の投入としゃ断とをトライアック
Ｑによって行なわれるから、負荷電流の投入としゃ断時
にリレー接点ｘｂにアークが発生せず、その接点寿命を
長くすることができるととも１こ、定常状態では上記リ
レー接点ｘｂを通じて大電流が負荷ＲＬに流れ、トライ
アックＱには負荷電流が流れないから、トチイアツクＱ
の発熱にもとづく焼損を防止することができる。
Ｑによって行なわれるから、負荷電流の投入としゃ断時
にリレー接点ｘｂにアークが発生せず、その接点寿命を
長くすることができるととも１こ、定常状態では上記リ
レー接点ｘｂを通じて大電流が負荷ＲＬに流れ、トライ
アックＱには負荷電流が流れないから、トチイアツクＱ
の発熱にもとづく焼損を防止することができる。
ところが、上記負荷開閉装置における負荷回路２を、第
４図に示すように３相交流電源ＥのＲｌＳ、Ｔ相に対し
、その各゛を源端子Ｒ１，Ｒ２，Ｓ １．Ｓ２およびＴ
ｌ、Ｔ２において複数接続した場合、１つのリレーコイ
ルＸに組込まれる。各リレー接点Ｘａ１〜Ｘ ａ ３お
よびＸｂｌ〜Ｘｂ３の設定数が増大するばかりでなく、
リレー接点Ｘ ａ ｌ〜Ｘ ａ ３トリレ一接点Ｘｂｌ
−Ｘｂ３ と（７）ＯＮ 、ＯＦＦ動作に時間差をも
たせかつ通電容量差をもたせなければならないために、
大形か？複雑な構造となり、しかも、リレーコイル又と
各リレー接点Ｘａ！ ” Ｘ ａ ３ 、 Ｘ ｂ １
〜Ｘ ｂ ３ （！ｌ： （７） 相！、 間ｖ） ’
七％ 絶縁をとることが困難であるなどの欠点がある。
４図に示すように３相交流電源ＥのＲｌＳ、Ｔ相に対し
、その各゛を源端子Ｒ１，Ｒ２，Ｓ １．Ｓ２およびＴ
ｌ、Ｔ２において複数接続した場合、１つのリレーコイ
ルＸに組込まれる。各リレー接点Ｘａ１〜Ｘ ａ ３お
よびＸｂｌ〜Ｘｂ３の設定数が増大するばかりでなく、
リレー接点Ｘ ａ ｌ〜Ｘ ａ ３トリレ一接点Ｘｂｌ
−Ｘｂ３ と（７）ＯＮ 、ＯＦＦ動作に時間差をも
たせかつ通電容量差をもたせなければならないために、
大形か？複雑な構造となり、しかも、リレーコイル又と
各リレー接点Ｘａ！ ” Ｘ ａ ３ 、 Ｘ ｂ １
〜Ｘ ｂ ３ （！ｌ： （７） 相！、 間ｖ） ’
七％ 絶縁をとることが困難であるなどの欠点がある。
〈発明の目的〉
この発明は上記欠点を解消するためになされたもので、
３相交流電源などに複数の負荷回路を接続するに際し、
１つのリレーコイルに組込まれるリレー接点の設定数を
低減してその構造の小形。
３相交流電源などに複数の負荷回路を接続するに際し、
１つのリレーコイルに組込まれるリレー接点の設定数を
低減してその構造の小形。
簡素化を図るとともに、リレーコイルと各リレー接点と
の相互間の電気絶縁を十分にとることができる多極負荷
開閉装置を提供することを目的とする。
の相互間の電気絶縁を十分にとることができる多極負荷
開閉装置を提供することを目的とする。
〈発明の構成と効果〉
この発明による多極負荷開閉装置は、１対の入力端子間
に入力信号の印加によって励磁される１対のリレーコイ
ルを並列接続した入力信号回路と、電源に負荷を介して
直列接続された半導体スイッチング素子を有しかつ上記
入力信号回路に電気的に絶縁された複数の負荷回路とを
備え、一方のリレーコイルは他方のリレーコイルで駆動
される多極のリレー接点よりもＯＮ動作が早くかつＯＦ
Ｆ動作の遅い多極のリレー接点を有するとともに、ＯＮ
動作が早くかつＯＦＦ動作の遅いリレー接点をに２半導
体スイッチング素子のトリガ接点とし、ＯＮ動作が遅く
かつＯＦＦ動作の早いリレー接点を上記半導体スイッチ
ング素子に並列接続して負荷の通断電用有接点とした構
成を有する。
に入力信号の印加によって励磁される１対のリレーコイ
ルを並列接続した入力信号回路と、電源に負荷を介して
直列接続された半導体スイッチング素子を有しかつ上記
入力信号回路に電気的に絶縁された複数の負荷回路とを
備え、一方のリレーコイルは他方のリレーコイルで駆動
される多極のリレー接点よりもＯＮ動作が早くかつＯＦ
Ｆ動作の遅い多極のリレー接点を有するとともに、ＯＮ
動作が早くかつＯＦＦ動作の遅いリレー接点をに２半導
体スイッチング素子のトリガ接点とし、ＯＮ動作が遅く
かつＯＦＦ動作の早いリレー接点を上記半導体スイッチ
ング素子に並列接続して負荷の通断電用有接点とした構
成を有する。
上記のように１つの入力信号回路に対して３相交１ズＣ
電源などの負荷回路を複数設けるに際し、１対のリレー
コイルを入力信号回路に並列接続し、ＯＮ動作が早くか
つＯＦＦ動作の遅い多極のリレー接点ヲー力のリレーコ
イルに、また、ＯＮＯ作が遅くかつＯＦＦ動作の早いリ
レー接点を他方のリレーコイルに設定したことに、より
、○Ｎ、ＯＦＦ・ＥＩＪ作の異なる２グループのリレー
接点が１対の各リレーコイルに個別に組込まれることと
なり、１つのリレーコイルに組込まれるリレー接点の設
定数を半減させてその構造の小形、１；イ素化が達成で
きるとともに、リレーコイルと各リレー接点との相１間
の電気絶縁を十分にとることができる。
電源などの負荷回路を複数設けるに際し、１対のリレー
コイルを入力信号回路に並列接続し、ＯＮ動作が早くか
つＯＦＦ動作の遅い多極のリレー接点ヲー力のリレーコ
イルに、また、ＯＮＯ作が遅くかつＯＦＦ動作の早いリ
レー接点を他方のリレーコイルに設定したことに、より
、○Ｎ、ＯＦＦ・ＥＩＪ作の異なる２グループのリレー
接点が１対の各リレーコイルに個別に組込まれることと
なり、１つのリレーコイルに組込まれるリレー接点の設
定数を半減させてその構造の小形、１；イ素化が達成で
きるとともに、リレーコイルと各リレー接点との相１間
の電気絶縁を十分にとることができる。
〈実施例の説明〉
以下、この発明の実施例を図面にしたがって説明するつ
第１図はこの発明による多極負荷開閉装置の−・例を示
す断面図で、第４図と同一部分には同一・の；；’；
ｒ’が付されている。
第１図はこの発明による多極負荷開閉装置の−・例を示
す断面図で、第４図と同一部分には同一・の；；’；
ｒ’が付されている。
図において、第４図と異なる点は１対のリレーコイルＸ
Ａ、ＸＢを入力信号回路１の入力端子■１．１２間に並
列接続し、一方のリレーコイルＸＡは接点ＸＡｌ−ＸＡ
３を有するたとえば小形リレーからなり、他方のリレー
コイルＸＢは接点ＸＢＩ〜ＸＢ３を有するたとえば大形
リレーからなる。
Ａ、ＸＢを入力信号回路１の入力端子■１．１２間に並
列接続し、一方のリレーコイルＸＡは接点ＸＡｌ−ＸＡ
３を有するたとえば小形リレーからなり、他方のリレー
コイルＸＢは接点ＸＢＩ〜ＸＢ３を有するたとえば大形
リレーからなる。
このように、一方のリレーコイルＸＡは小形リレーから
なり、他方のリレーコイルＸＢは大形リレーから構成さ
れているので、一方のりレーコイ・Ｌ−Ｘ Ａの接αＸ
Ａｌ−ＸＡ３は、他方のリレーコイル二くの接点ＸＢＩ
〜ＸＢ３よりもＯＮ動作およびＯＦＦ動作が川に早く構
成される。
なり、他方のリレーコイルＸＢは大形リレーから構成さ
れているので、一方のりレーコイ・Ｌ−Ｘ Ａの接αＸ
Ａｌ−ＸＡ３は、他方のリレーコイル二くの接点ＸＢＩ
〜ＸＢ３よりもＯＮ動作およびＯＦＦ動作が川に早く構
成される。
一方のリレーコイルＸＡにはダイオードＤ３がＵ方向に
接続され、他方のリレーコイルＸＢには逆方向のダイオ
ードＤ１と１ｌＩｎ方向のツェナダイオ−１” Ｚ Ｄ
の直列回路が並列接続され、さらに。
接続され、他方のリレーコイルＸＢには逆方向のダイオ
ードＤ１と１ｌＩｎ方向のツェナダイオ−１” Ｚ Ｄ
の直列回路が並列接続され、さらに。
］−記リす−コイルＸ Ａ、Ｘ ８間には逆流防止用の
ダイオード’Ｄ２が接続されている。なお、Ｒ１−１は
発光表ボ素了−Ｌの電流制限用抵抗体、Ｒ２’ｌ〜Ｒ２
’３は各トライアックＱｌ−Ｑ３のトリガ電流制限抵抗
体である。
ダイオード’Ｄ２が接続されている。なお、Ｒ１−１は
発光表ボ素了−Ｌの電流制限用抵抗体、Ｒ２’ｌ〜Ｒ２
’３は各トライアックＱｌ−Ｑ３のトリガ電流制限抵抗
体である。
Ｅ記構成において、入力端子Ｉ ｌ、Ｉ ２間に入力信
号が印加されると、リレーコイルＸＡ、ＸＳが共に励磁
され、まず小形のリレー接点ＸＡＩ〜ＸＡ３が第２図（
Ａ）に示すように、同図ＣＢ）に示す大形のリレー接点
ＸＢ１〜ＸＢ３よりも早い時点１０で開成されてトライ
アックＱ１〜Ｑ３がトリ力され、トライアックＱｌ−Ｑ
３が定常の通電状態となる所定のと延時間後に池のリレ
ー接点ＸＢＩ−ＸＢ３が時点ｔ１で閉成され、負荷ＲＬ
への通電がこのリレー接点ＸＢＩ−ＸＢ３を通じて行な
われるから、トライアックＱ１〜Ｑ３の発熱にもとづ〈
焼損を防止することができる。
号が印加されると、リレーコイルＸＡ、ＸＳが共に励磁
され、まず小形のリレー接点ＸＡＩ〜ＸＡ３が第２図（
Ａ）に示すように、同図ＣＢ）に示す大形のリレー接点
ＸＢ１〜ＸＢ３よりも早い時点１０で開成されてトライ
アックＱ１〜Ｑ３がトリ力され、トライアックＱｌ−Ｑ
３が定常の通電状態となる所定のと延時間後に池のリレ
ー接点ＸＢＩ−ＸＢ３が時点ｔ１で閉成され、負荷ＲＬ
への通電がこのリレー接点ＸＢＩ−ＸＢ３を通じて行な
われるから、トライアックＱ１〜Ｑ３の発熱にもとづ〈
焼損を防止することができる。
つぎに、入力信号が断たれて、リレーコイルＸＡ、ＸＢ
が消磁されると、まず小形のリレー接点ＸＡ１〜ＸＡ３
は大形のリレー接点ＸＢＩ−ＸＢ３の開放時点ｔ５より
もすい時点ｔ２で開放されようとするか、各リレーコ・
ｆルＸ Ａ、Ｘ Ｂにはその消磁の際に逆起°上方が発
生し、リレーコイルＸＡの逆起電力にもとつく電流ｉｆ
がダイオードＤ３を通じて北記リレーコイルＸＡに流れ
続けるから、小形のリレー接点ＸＡＩ〜ＸＡ３の開放時
点Ｌ２を時点ｔ４まで遅狂させることができる。
が消磁されると、まず小形のリレー接点ＸＡ１〜ＸＡ３
は大形のリレー接点ＸＢＩ−ＸＢ３の開放時点ｔ５より
もすい時点ｔ２で開放されようとするか、各リレーコ・
ｆルＸ Ａ、Ｘ Ｂにはその消磁の際に逆起°上方が発
生し、リレーコイルＸＡの逆起電力にもとつく電流ｉｆ
がダイオードＤ３を通じて北記リレーコイルＸＡに流れ
続けるから、小形のリレー接点ＸＡＩ〜ＸＡ３の開放時
点Ｌ２を時点ｔ４まで遅狂させることができる。
また、他方のリレーコイルＸＢの消磁の際に発生する逆
起電力にもとづ＜ ’ｉｌＹ流１２はダイオードＤＩと
１１「（力面のツェナダイオードＺＤの直列回路を通じ
て」１記リレーコイルＸＢに流れ続けようとするけれど
も、リレーコイルＸＳの逆起電力がツェナタイオードＺ
Ｄのツェナ電圧以下になったとき、リレーコイルＸＢに
流れる電流１２はしゃ断されるから、大形のリレー接点
ＸＢＩ〜ＸＢ３の開放＋ｔ’Ｆ点Ｌ５を時点ｔ３まで短
縮させることができる。
起電力にもとづ＜ ’ｉｌＹ流１２はダイオードＤＩと
１１「（力面のツェナダイオードＺＤの直列回路を通じ
て」１記リレーコイルＸＢに流れ続けようとするけれど
も、リレーコイルＸＳの逆起電力がツェナタイオードＺ
Ｄのツェナ電圧以下になったとき、リレーコイルＸＢに
流れる電流１２はしゃ断されるから、大形のリレー接点
ＸＢＩ〜ＸＢ３の開放＋ｔ’Ｆ点Ｌ５を時点ｔ３まで短
縮させることができる。
このため小形のリレー接点ＸＡＩ〜ＸＡ３は大形のリレ
ー接点ＸＢＩ−ＸＢ３の開放時点ｔ３よりも遅い時点ｔ
４で開放され、負荷電流のしゃ断をトライアックＱ１〜
Ｑ３によって行なえる。
ー接点ＸＢＩ−ＸＢ３の開放時点ｔ３よりも遅い時点ｔ
４で開放され、負荷電流のしゃ断をトライアックＱ１〜
Ｑ３によって行なえる。
このように、負荷゛電流の投入としゃ断とをトライアッ
クＱ１〜Ｑ３によって行なわれるから、頚荷電流の投入
としゃ断時にリレー接点ＸＢＩ〜ＸＢ３にアークが発生
せず、その接点寿命を長くすることができるとともに、
定常状態では上記リレー接点ＸＢＩ−ＸＢ３を通じて大
電流を負荷ＲＬｉ、：流すものであり、トライアックＱ
ｌ−Ｑ３には負荷Ｔｆ、 １ｉ。
クＱ１〜Ｑ３によって行なわれるから、頚荷電流の投入
としゃ断時にリレー接点ＸＢＩ〜ＸＢ３にアークが発生
せず、その接点寿命を長くすることができるとともに、
定常状態では上記リレー接点ＸＢＩ−ＸＢ３を通じて大
電流を負荷ＲＬｉ、：流すものであり、トライアックＱ
ｌ−Ｑ３には負荷Ｔｆ、 １ｉ。
がｌＡＱれないから、トライアックＱ１〜Ｑ３の発熱に
もとづく焼損を防電することができる。
もとづく焼損を防電することができる。
また、各リレー接点ＸＡｌ−ＸＡ３およびＸＢＩ〜ＸＢ
３は１対の小形および大形の各リレーコイルＸＡ。
３は１対の小形および大形の各リレーコイルＸＡ。
ＸＳにそれぞれ個別に組込まれることとなり、各リレー
コイルＸＡ、ＸＢに組込まれるリレー接点ＸＡｔ−ＸＡ
３とＸＢＩ−ＸＢ３の設定数を半減させてその構造を小
形、簡素化できるとともに、リレーコイ７１／ＸＡ、Ｘ
Ｂ、！：各ＩＪ Ｌ、−接点ＸＡｌ−ＸＡ３． ＸＢＩ
〜ＸＢ３どの相互間の電気絶縁を十分にとることかて
きる。
コイルＸＡ、ＸＢに組込まれるリレー接点ＸＡｔ−ＸＡ
３とＸＢＩ−ＸＢ３の設定数を半減させてその構造を小
形、簡素化できるとともに、リレーコイ７１／ＸＡ、Ｘ
Ｂ、！：各ＩＪ Ｌ、−接点ＸＡｌ−ＸＡ３． ＸＢＩ
〜ＸＢ３どの相互間の電気絶縁を十分にとることかて
きる。
なお、上記実施例において、半導体スイッチング−１−
してトチイアツクＱｌ−Ｑ、３で負荷ＲＬに゛Ｉ山断電
する場合について説明したけれども、この半導体スイッ
チング索子Ｑ１〜Ｑ３はサイリスタやトランジスタなど
の他の半導体スイッチング７（ｊ′であってもよい。
してトチイアツクＱｌ−Ｑ、３で負荷ＲＬに゛Ｉ山断電
する場合について説明したけれども、この半導体スイッ
チング索子Ｑ１〜Ｑ３はサイリスタやトランジスタなど
の他の半導体スイッチング７（ｊ′であってもよい。
また、０荷回路２は３相交流電源Ｅに接続される場合に
ついて説明したけれども、負荷回路２は？ｎ相交流電電
源に複数個並列接続されるものであってもよい。
ついて説明したけれども、負荷回路２は？ｎ相交流電電
源に複数個並列接続されるものであってもよい。
第１図はこの発明による多極負荷開閉装置の一例を示す
回路図、第２図はこの発明による多極負荷開閉装置の動
作を説明するためのタイムチャート、第３図は従来の準
極負荷開閉装置の回路図、第４図は従来の多極負荷開閉
装置を示す回路図である。 ｌ・・・入力信号回路、２・・・負荷回路、Ｅ・・・電
源、ＲＬ・・・負荷、Ｑｌ−Ｑ３・・・半導体スイッチ
ング素ｆ−，ＸＡ、Ｘ５−ＩＪ レーコイＪｌ／、 Ｘ
Ａｌ−ＸＡ３． ＸＢＩ〜ＸＢ３・・・リレー接点。
回路図、第２図はこの発明による多極負荷開閉装置の動
作を説明するためのタイムチャート、第３図は従来の準
極負荷開閉装置の回路図、第４図は従来の多極負荷開閉
装置を示す回路図である。 ｌ・・・入力信号回路、２・・・負荷回路、Ｅ・・・電
源、ＲＬ・・・負荷、Ｑｌ−Ｑ３・・・半導体スイッチ
ング素ｆ−，ＸＡ、Ｘ５−ＩＪ レーコイＪｌ／、 Ｘ
Ａｌ−ＸＡ３． ＸＢＩ〜ＸＢ３・・・リレー接点。
Claims (1)
- （１）１対の入力端子間に入力信号の印加によつて励磁
される１対のリレーコイルを並列接続した入力信号回路
と、電源に負荷を介して直列接続された半導体スイッチ
ング素子を有しかつ上記入力信号回路に電気的に、絶縁
された複数の負荷回路とを備え、一方のリレーコイルは
他方のリレーコイルで駆動される多極のリレー接点より
もＯＮ動作が早くかつＯＦＦ動作の遅い多極のリレー接
点を有するとともに、ＯＮ動作か早くかつＯＦＦ動作の
遅いリレー接点を上記半導体スイッチング素子のトリガ
接点とし、ＯＮ動作が遅くかつＯＦＦ動作の早いリレー
接点を上記半導体スイッチング素子に並列接続して負荷
の通断電用有接点としたことを特徴とする多極負荷開閉
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17111984A JPS6149336A (ja) | 1984-08-16 | 1984-08-16 | 多極負荷開閉装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17111984A JPS6149336A (ja) | 1984-08-16 | 1984-08-16 | 多極負荷開閉装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149336A true JPS6149336A (ja) | 1986-03-11 |
Family
ID=15917330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17111984A Pending JPS6149336A (ja) | 1984-08-16 | 1984-08-16 | 多極負荷開閉装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149336A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184225A (ja) * | 1987-01-27 | 1988-07-29 | 富士電機株式会社 | 電磁接触器 |
| JPH08725U (ja) * | 1995-03-28 | 1996-04-23 | 富士電機株式会社 | 電磁接触器 |
-
1984
- 1984-08-16 JP JP17111984A patent/JPS6149336A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184225A (ja) * | 1987-01-27 | 1988-07-29 | 富士電機株式会社 | 電磁接触器 |
| JPH08725U (ja) * | 1995-03-28 | 1996-04-23 | 富士電機株式会社 | 電磁接触器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051394A (en) | Zero crossing ac relay control circuit | |
| JPS60117518A (ja) | リレ−装置 | |
| JPS62190620A (ja) | ハイブリツド電力制御装置 | |
| US4656365A (en) | Solid state power controller leakage current shunt circuit | |
| US20080129124A1 (en) | Hybrid electrical switching device | |
| JPS5939846B2 (ja) | 電気的接触器 | |
| KR960013395A (ko) | 자기발생장치 | |
| US3337741A (en) | Semiconductor-controlled power circuit having a single-pole, doublethrow switching action | |
| JPS6149336A (ja) | 多極負荷開閉装置 | |
| KR900015424A (ko) | 스위치 모드 전원회로 | |
| JPS6149334A (ja) | 多極負荷開閉装置 | |
| JPS61281420A (ja) | 蓄積電荷形電力トランジスタを用いた固体回路遮断器 | |
| SU1721653A1 (ru) | Устройство дл бездуговой коммутации электрической цепи | |
| JPH01189820A (ja) | 遮断回路 | |
| JPS6231322A (ja) | 電源遮断装置 | |
| JPS60141178A (ja) | モ−タの制御装置 | |
| SU1251198A1 (ru) | Гибридный бездуговой аппарат | |
| JPS6288424A (ja) | 負荷開閉装置 | |
| JPS63184225A (ja) | 電磁接触器 | |
| SU1056340A1 (ru) | Устройство коммутации трехфазной активной нагрузки | |
| JPS64772B2 (ja) | ||
| JPS58121519A (ja) | 抵抗接点付きしや断器 | |
| RU2020741C1 (ru) | Бесконтактный путевой переключатель | |
| RU2038688C1 (ru) | Устройство для подключения нагрузки к источнику электропитания | |
| SU1275625A1 (ru) | Устройство дл защиты потребител от напр жени обратной пол рности при включении питани |