JPS58209818A - 交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開閉動作する接点間のアーク発生を防ぐ交流
電源と負荷との間に介在される交流スイッチ回路に関す
る。

第１図を参照して、先行技術では、交流電源１と負荷２
との間に、第１リレースイツチ６およびダイオード５か
ら成る直列回路、ならびＫ１２１Ｊレースイツチ７を並
列に接続していた。そのため通電時に、第２リレースイ
ツチ７の接触抵抗か増大すると、第２リレースイツチ７
の端子間の電圧降下（負荷電流×接触抵抗）も増大する
。この電圧降下かダイオード５のＩｌ＆Ａ方向電方向電
工以上となると、第１リレースイツヂ６會介してダイオ
ード５に分流する現象が発生する。たとえば負荷電流１
２０Ａとし、第２リレースイツチ７の接触抵抗ｆ　５　
ｍΩとしたときに、第２リレースイツチ７の端子間電圧
降下は（１，］Ｖとなり、ダイオード５のＩＩ方方向圧
師下（０，７〜１．ＯＶ程朋）よりも十分に小さいので
、ダイオード５への分流はない。ところが、伺らかの理
由で接触抵抗が１００ｍΩに増大すると、前記電圧降下
は２ｖとガリ、ダイオード５の順方向電圧１卑下よりも
大となるので、ダイオード５に分流する。このようなダ
イオード５への分流が大となるにつれて、ダイオード５
での発熱量が大となり、最終的には熱破壊に達する。

また、第１　ｒｌの先行技術では、過大電流が流れたと
きに、第２リレースイツチ７の端子間電圧が増大してダ
イオード５への分流が生じる。たとえば、第２リレース
イツチ７の接触抵抗ｆ　５　ｍΩとし、定格開閉電流ｋ
　２　ＯＡとしたときに、第２リレースイツチ７の端子
間電圧降下は０．１ｖでめるＣところが側らかの理由で
４０ＯＡの負荷電流が流れたとすると、前記電圧降下は
２Ｖとなり、ダイオード５への分流が生じる。

本発明は、上述の技術的課題全解決し、ダイオードへの
分流現象が生じることを防止した又流スイッチ回路を提
供すること全目的とする。

以下、図面によって本発明の詳細な説明する。

第２図は本発明の一実施例の電気回路図である。

交流電源ｌと負荷２とは、本件交流スイッチ回路に端子
３．４によって直列に介在される。端子３゜４に接続さ
れるライン１３．１４間には、ダイオード５と、そのダ
イオード５に直列に接続される第１リレースイツチ６と
から成る直列回路が接続される。この直列回路には、第
２リレースイツチ７が並列に接続される。

第１リレースイツチ６は、第１ラツチングリレ＝１０に
関連するものでりる。この第１ラツチングリレー１０は
、いわゆる１巻線形ラッチングリレーでめり、リレーコ
イル５２ケ有する。このリレーコイル５２が一時的に矢
符５７の向きに励磁されると、第１リレースイツチ８は
導通して、その導通状態を８ｇ械的に自己保持する。ま
たリレーコイル５２が一時的に反対の矢符５８の向きに
励磁されると、第ｌリレースイッチ６はオフ状態となっ
てそのオフ状態を自己保持する。

ｌｆｓ　ｌ　７ツチングリレーｌＯのリレーコイル５２
を駆動するために第１１Ｊレ一駆動回路６１が設けられ
る。この第１リレー駆動回路６１において半導体スイッ
チング素子となるトランジスタＴＲＩおよびトランジス
タＴＲ２は直列接続され、それらの接続点５３はｉｌラ
ッチングリレーｌＯのリレーコイル５２の一方端子に接
続される。トランジスタＴＲ３とトランジスタＴＲ４と
は直列接続され、それらの接続点５４はリレーコイル５
２の他方端子に接続される。

接続点５３．５４間にはリレーコイル５２の逆起電力防
止用としてツェナダイオード５９．６０が相互に逆方向
に直列に接続される。

ＡＮＤケートＧ３の出力は反転用のトランジスタＴＲ５
のベースに与えられるとともに、前述のトランジスタＴ
Ｒ４のペースに与えられる。トランジスタＴＲ５のコレ
クタは、トランジスタＴＲ■のべ−２に接続キれる。Ａ
ＮＤケー）Ｇ４の出力は、トランジスタＴＲｔｊのベー
スに与えられるとともに、トランジスタＴＲ２のベース
に与えられる。トランジスタＴＲ６のコレクタは、トラ
ンジスタＴＲ３のベースに接続される。

ＡＮＤケートＧ３の出力がハイレベルになると、トラン
ジスタＴＲ４，Ｔ　Ｒ５が導通し、トランジスタＴＲＩ
は導通する。ＡＮＤケー）Ｇ４の出力はローレベルであ
り、したかつてトランジスタＴＲ２，ＴＲ６が遮断して
いる。そのためトランジスタＴＲ３か遮断している。こ
うしてトランジスタＴＲｌ５接続点５３、リレーコイル
５２、ｍｈ虞５４、およびトランジスタＴＲＪを通る電
流経路か形成され、リレーコイル５２には矢符５７の方
向に電流か流れる。そのため第１１Ｊレースイツチ６か
２ｉ！！辿して、自己保持される。

ＡＮＤケートＧ４からの出力かハイレベルとなったとき
には、トランジスタＴＲ２，ＴＲ６が導通シ、トランジ
スタＴＲ３か導通ずるｏＡＮＤケ−）Ｇ３の出力は、ロ
ーレベルでろり、トランジスタＴＲ４，ＴＲ５が遮断し
、トランジスタＴＲ１が遮断している。こうして、トラ
ンジスタＴＲ３、接続点５４、リレーコイル５２、接続
点５３および、トランジスタＴＲ２’（７７辿る電流経
路が形成され、リレーコイル５２には上記とは逆方向の
矢符５８方回の励磁電流が流れる。これによってｉｌリ
レースイッチ６が遮断して自己保有烙ｎる。

第２リレースイツチ７に関連する第２ラツチングリレー
１１も第１ラツチングリレーｌＯと同様に１巻紳形ラッ
チングリレーであり、そのリレーコイル６２を駆動する
ための第２リレー祁動回路６３が設けられる。この第２
リレー躯動回路６３は第ｌリレー駆動回路６１と同様に
構成され、トランジスタＴＲ７〜ＴＲＩ　２と、ツェナ
ダイオード６８．ｔｉ９とｔ昔み、トランジスタＴＲｌ
０゜ＴＲＩＩのベースには、ＡＮＤケートＧ５の出力か
与えられ、筐だトランジスタＴＲＪ　ＴＲ１２のベース
にはＡＮＤケートＧ６の出力が与えられる。

ＡＮＤケー）Ｇ５の出力かハイレベルになると、トラン
ジスタＴＲｌ０．ＴＲＩＩか′ｌｋ通し、トランジスタ
ＴＲ７に導通する。ＡＮ１１グー）Ｇ６の出力はローレ
ベルでるり、したがってトランジスタＴＲ８，ＴＲ１２
が遮断している。そのためトランジスタＴＲ９７１−遮
断している。こうしてトランジスタＴＲ７、′＃Ｃ続点
６４、リレーコイル６２、接り点６５およびトランジス
タＴＲｌ０ケ通る電流経路か形成され、リレーコイル６
２にに矢符６６の方向に電流が流れる。そのため第２リ
レースイツチ７が導通して自己保持される。

ＡＮＤケー）Ｇ６からの出力がハイレベルとなったとき
ｖｃは、トランジスタＴＲ８，ＴＲ１２が碑通し、トラ
ンジスタＴＦｔ９が導通する。ＡＮＤグー）Ｇ５の出力
にローレベルであり、トランジスタＴＲＩυ、ＴＲＩＩ
か連断し、トランジスタＴＲ７かｍｋしている。こうし
て、トランジスタＴＲ９、接続点６５、リレーコイル６
２、接続点６４および、トランジスタＴＲＢを通る電流
経路が形成され、リレーコイル６２には上記とは逆方向
の矢符６７方向の励磁電流が流れる。これによって第２
リレースイツチ７が遮断して自己保持される。

リレーコイル５２．６２に流れる電流が遮断するとき、
そのリレーコイル５２．６２に供給電圧ＶｃＱ　ｋ超え
る電圧が発生し、トランジスタＴＲｌ−ＴＲ１Ｚを破壊
しないためにツェナダイオード５９，６０，６８．６９
が設けられる。各端子１００には供給電圧Ｖｃｃが与え
られる。ここでツェナダイオード５９，６０゜６８．６
９のブレークダウン電圧は供給電圧Ｖｃｃの電圧を超え
る値であり、かつ、トランジスタＴＲｌ−Ｔｌ’ｔ１２
か破壊する電圧未満の値である０ ＡＮＤケー）０３〜Ｇ６の出力がハイレベルからローレ
ベルにそれぞれ変化すると、リレーコイル５２．６２に
は逆起電力が発生する。このときリレーコイル５２→接
続点５３→ツエナダイオード５９→ツェナダイオード６
０→接続点５４→リレーコイル５２、リレ−コイル６２
→１ｆＪＺ点６４→ツェナダイオード６８→ツェナダイ
オード６９→接Ｏｃ点６５→リレーコイル６２、めるい
はその逆の力量に電流が流れ、ツェナダイオード５９゜
６０．６８．６９はブレークダウンする。ツェナダイオ
ード５９，６０，６８．６９がブレークダウンすること
によって逆起電力が吸収され、したがってトランジスタ
ＴＲＩ〜ＴＲ１２が破壊されることはない。

オフ時検出回＃５１６において、第２リレースイツチ７
と並列に、抵抗１７とトランス１８の１次巻線１８ａと
から成る１■列回路が接続される。トランス１８の２次
巻＆１１８ｂには並列に、コンデンサ１９、ダイオード
２０．２１が接続される。

なおダイオード２０．２１は相互に逆方向に接続されて
いる。コンデンサ１９およびダイオード２０．２１’ｅ
弁するトランス１８の出力は、矩形波成形回路２２に入
力される。この矩形波成形回路２２からの正の矩形パル
ス出力は、オフ時検出出力として正筐たは負の一方の半
周期毎に導出される。このオフ時検出パルスは、ＡＮＤ
グー）Ｇ７および反転回路２３から成る立ち上り微分回
路２４に与えられる。この立ち上り微分回路２４がらの
出力は遅姑回路Ｄ　ＴＪ　Ｉｋ介してラインｌ！ｌに与
えられる。

端子３と第１リレースイツチ６の接続点との間のライン
１３には、変流器２５が設けられる。この変流器２５の
出力は、オン時検出回路２６に入力される。オン時検出
Ｉ！、！ｌ路２６ｒＩ′ｉ、、前述のオフ時検出回路１
６と同（求に、コンデンサ２７、ダイオード２８．２９
および矩形波成形回路３０を含む。

オン時検出回路２６からの正のパルスは、ＡＮＤグー）
Ｇ８および反転回路３１から成る立ち上り微分回路３２
、ならひに遅延ＩｇＩ略ＤＬ２を介して、オン時検出出
力として正または負の一方の半周期毎に出力される。

ラインｉｎ、１２を介する信号は、制御回路３３に設け
られた第１および第２のケートとしてのＡＮＤグー）Ｇ
ｌ、Ｇ２の一方の入力に与えられる。またＡＮＤグー）
Ｇｌ、Ｇ２の各他方の入力には、信号制御回１８３４の
ＡＮＤグー）Ｇ１３゜Ｇ１４の入力が個別に与えられる
。ＡＮＤケーグーｌ、Ｇ２の出力はＯＲグー）Ｇ９にそ
れぞれ与えられる。このＯＲグー）Ｇ９の出力は、第１
の１次時回路としての半安定回路、＋５に与えられると
ともに、ＯＲグー）Ｇ１２’ｅ介して第３の限時回路と
しての単安定回路３６に与えられる。

単安定回路３５の出力はＡＮＤゲーゲー）３に与えられ
るとともに、反転回路４８を介してＡＮＤケートＧ４お
よび微分回ｗ５３７に与えられる。この微分回路３７は
反転回路３８およびＡＮＤケーグーｌＯから成る。微分
回路３７の出力は、ＯＲゲートＧ１２に与えられるとと
もに、第２の限時回路としての単ｆ？回＆１８３９に与
えられる。単安定回路３９の出力はＡＮＤケートＧ５．
Ｇ６にそれぞれ与えられるとともに、反転回路４０に与
えられる。この反転回路４０の出力は反転回路４１およ
びＡＮＤゲート（）１１から成る微分回路４２を介して
ＯＲグー）Ｇ１２に与えられる。また反転回路４０の出
力はＡＮＤゲートＧ４に与えられる。単安定回路３６の
出方は、ＡＮＤケーグー３゜Ｇ４．Ｇ５．Ｇ６にそれぞ
れ与えられる。

信号制御回路３４には、オン動作信号またはオフ動作信
号全入力するための入力端子４３が接続される。この入
力端子４３がらの信号は、ＡＮＤケートＧ５に与えられ
るとともに、ＮＯＲケートＧ１５の一方の入力、反転回
ｗ５４４、およびＡＮＤグー）Ｇ１６の一方の入力に与
えられる。反転回路４４の出力は、ＮＯＲグー）Ｇ１５
の他方の入力およびＡＮＤゲートＧ１６の他方の入力に
それぞれ与えられるとともに、ＡＮＤグー）Ｇ６に与え
られ、さらにＡＮＤケートＧ１４の一方の入力に与えら
れる。ＮＯＲグー）Ｇ１５およびＡＮＤゲートＧ１６の
出力はＯＲグー）Ｇ１７を介して単安定回路４５に与え
られ、単安定回路４５の出力はＡＮＤケーグー（）１３
．　Ｇ１４の他方の入力にそれぞれ与えられる。さらに
ＡＮＤグー）Ｇ１３の出力はＡＮＤゲーゲーｌに与えら
れ、ＡＮＤゲートＧ１４の出力ｒ、１：　Ａ　Ｎ　Ｄグ
ー）Ｇ２に与えられる。なお、ＡＮＤグー）Ｇ１６およ
び反転回路４４は立ち上り微分回路４６を構成する。ま
たＮＯＲケーグー１５および反転回路４４は立ち下り倣
分回１１ｉ８４７全構成する。

第３図を参照して動作全説明する。父流電ｍ、■から端
子３に向けて第３図（１）に示す電圧波形を有する交流
電力が供給式れている。第１および第２リレースイツチ
６．７が遮断じている状態では、トランス１８の２次巻
線１８ｂには電圧波形の各周期毎に誘起電圧が生じ、ダ
イオード２０、．２１の働きによって第３図（２）で示
すごとく順方同電圧降下分以上の電圧がカットされた波
形の信号が矩形波成形回路２２に与えられる。矩形ｖ成
形回路２２からは第３図（３）で示す波形のオフ時＃！
■信号か導出される。このオフ時検出信号は、トランス
１８の出力が負向篭源に対して進み位相となっているこ
とから、ｆ＝様に進み位相と寿っている。そこで立ち上
り微分回路２４によって第３図（４）で示すごとく、別
記オフ時検出信号の立ち上りに応じて正のクロツクパル
スヲ発生芒れ、さらに第３図（５）で示すように、遅延
回路ＤＬＲによって時間Ｔｌだけ遅延させる。それによ
って電圧波形の正の位相に同期したクロックパルスか得
られる０以後、このクロックパルスケオンパルスと呼ぶ
ことにする。なお、立ち」ニリ倣分回￥６２４に代えて
、論理的手段を用いてもよい。＋ｉｉＪ記オンパルスは
、ＡＮＤゲーゲーｌの一方の入力に与えられる。

このようガ状態で、入力端子４３に与えられる１８号が
第２図（６）で示すように時刻ｔ１においてローレベル
からハイレベルになったとする０このような入力信号の
立ち上りに同期して立ち上り微分回路４６からは第３図
（７）で示すようなりロックパルスが導出きれ、ＯＲゲ
ートＧ１７に介して単安定回路４５に与えられる。この
クロックパルスの人力に応じて年安定回に？Ｓ４５から
は第３図（８）で示すように、パルス幅Ｗ４のパルスが
出力される。

このパルス幅Ｗ４は負＠電源の１サイクルに対応したイ
１白に選ばれている。このパルス幅Ｗ４のパルスは入力
１ｇ号がハイレベルからローレベルとなったときも元止
ずるので、ＡＮＤゲートＧ１３で人力信号との論理積に
より、第３図（９）で示すようにパルス幅Ｗ４のパルス
’１ＡＮＤグー）Ｇｌの他方の入力に与える。そのため
、ＡＮＤケーグーｌからは、第３図（１０）で示すよう
に、オンパルスに対応したクロックパルスが出力される
。しかも、パルス幅Ｗ４が交流電源の１周期に対応して
選ばれているので、ｒｉｉｌ記クロツクロックパルス回
たけ出力てれる。

ＡＮＤグー）Ｇｌからのクロックパルスは年女に回！１
ｌｉ３５に与えられるとともにＯＲタケ−Ｇ１２を介し
て単安定回路３６に与えられる。単安定回路３５では、
前記クロックパルスの人力に応じて第３図（１すで示す
ようにパルス幅Ｗ１のパルス全出力する。このパルス幅
ｗｉは交流電源のほぼ半サイクルに対応する値に選ばれ
′ており、この値は第１リレースイツチ６が導通してか
ら第２リレースイツチ７が導通するまでの時間に対応す
る０単ｉ定回ｔ！１５３５の出力はＡＮＤグー）Ｇ３に
与えられるとともに、反転回路４８で第３図（１２１で
示すように反転される。この反転回路４８からの反転信
号は、ＡＮＤグー）Ｇ４に与えられるとともに微分回路
３７に与えられ、微分回路３７からは第３図０３１で示
すように反転信号の立ち上りに同期して正のクロックパ
ルスが出力される。なお微分回路３７に代えて論理手段
を用いてもよい。前記正のクロックパルスはＯＲゲー）
Ｇ１２’を介して単安定回路３６に与えられるとともに
、単安定回路３９に与えられ、単安定回路３９からは第
３図０４）で示すように、パルス幅Ｗ２のパルスが導出
される。

このパルス幅Ｗ２は交流電源のほぼ半サイクルに対応し
た値に選はれ、この値は第２リレースイツチ７が導通し
てから第１リレースイツチ６が連断するまでの時間に対
応している。

単安定回路３９の出力は、ＡＮＤグー）Ｇ５゜Ｇ６に入
力されるとともに、反転回路４０を介して、Ａ　Ｎ　Ｄ
ゲートＧ４、歓分凹Ｗ５４２に与えられる。

微分回路４２からは、第３図（１６）で示す反転回路４
０の出力の立ち上り時すなわち単安定回路３９の立ち下
り時に対応して、第３図（国で示すように正のクロック
パルスが導出され、その正のクロックパルス１ｄＱＲゲ
ートＧ１２に与えられる。したがって、ＯＲケートＧ１
２には、第３図（ｌＯ）で示すＯＲグー１−０９からの
クロックパルス、単安定回路３５からのパルスの立ち下
りに同期したクロックパルス、および単安定回路３９か
らのパルスの立ち下りに同期したクロックパルスが与え
られることになり、３つの時系列に対応したクロックパ
ルスが年女冗回路３６に与えられることになる。その結
果、単安定回路３６からは、第３図（１ηで示すように
、各時系列に対応してパルス幅Ｗ３を有する３つのパル
スが出力される。このパルス幅Ｗ３は、第１および第２
リレースイツチ６．７の動作時間以上の値に選ばれてお
り、しかもｗｌ）ｗ３でめりかつＷ２＞Ｗ３に選ばれて
いる。この単安定回路３６の出力はＡＮＤグー）０３〜
Ｇ６にそれぞれ与えられる。

ＡＮＤケート０３〜Ｇ６は、単安定回路３６の出力を各
リレースイッチ６．７のオンオフ信号に選別している０
先ず、第１リレースイツチ６に関して、ＡＮＤグー）Ｇ
３には、単安定回路３９の出力および単安定回路３６の
出力が与えられている。したがって第３図０〜で示すよ
うに、ＡＮＤゲートＧ３の出力は準安定１ｒ４略３６の
出力がハイレベルでめる時間だけハイレベルとなる。ま
たＡＮＤゲー）Ｇ４には単安定回路３５の出力が反転回
路３６で反転されて与えられているのでローレベルであ
る。したがって、前述のように第１リレー駆動回路６１
では、ＡＮＤグー）Ｇ３の出力がハイレベルとなるのに
応じてリレーコイル５２には矢符５７の方向に電流が流
れ、第１リレースイツチ６がオンして自己保持される。

しかも、第１リレースイツチ６が導通するのは、第３図
Ｑυで示すように、ダイオード５が逆方向バイアスとな
るとき、すなわち交流電源の負の位相のときである。

第２リレースイツチ７に関して、ＡＮＤゲートＧ５の出
力は第３図０９）で示すように年女足回ｗ！５３６の出
力が２回目にハイレベルとなるときにハイレベルとなり
、それに応じてリレーコイル６２には矢符６６の方向に
電流が流れ、第２リレースイツチ７かオンして自己保持
される。しかも第２リレースイツチ７が導通ずるのは、
第３図（イ）で示すようにダイオード５がｊ１１１方向
バイアスとなるとき、すなわち又流電源の正の位相とな
るときでるる。

次いで、ＡＮＤケーグー４には、単安定回路３６の出力
、反転回路４Ｂで反転された単安定回路３５の出ツバお
よび反転（ロ）路４０で反転された単安定回路３９の出
力が与えられているので、ＡＮＤグー）Ｇ４の出力は、
第３図例で示すように、単安定回路３６の出力が３回目
にハイレベルとなるときに応じてハイレベルとなる。そ
れによって、第１リレー駆動回路６１のリレーコイル５
２には矢符５８の方向に励磁電流が流れ、第３図Ｑ１）
で示すように第１リレースイツチ６がリセットされてオ
フする。このリセット動作は交流電源の負の位相のとき
に行なわれる。

このようにして、電力付勢時には、第１リレースイツチ
６が負の位相のときに導通し、続いて第２リレースイツ
チが正の位相のときに導通し、さらに負の位相のときに
第１リレースイツチ６がリセットされて遮断する。した
がって無アーク状態での電力付勢が達成され、通１１状
態は第２リレースイツチ７のみによって維持される。

上述のごとき電力付勢に応じて、第３回置で示すごとき
負荷電流が流れる。なお第３図（ホ）において斜線で示
す部分はダイオード５に流れる。この負荷電流はトラン
ス１８の１次巻線１８ａＫ流れず、したがって２次巻線
１８１）には起電力が発生しない。変流器２５に発生し
た出力は、第３図（ハ）で示すように、ダイオード２８
．２９によって順方向電圧降下分だけカットされて、矩
形波成形回路３０に入力される。この矩形波成形回路３
０から出力されｆｃ第３図に２５）で示す波形のパルス
の立ち上りに応じて、微分回ｗ５３２からは＄３図図脅
示すクロックパルスが出力され、さらに遅延回路ＤＬ２
で時間Ｔ２だけ遅延されたクロックパルスが゛第３図（
ロ）で示すようにライン１２に出力される。

このようにして、負荷電流の正の位相に同期したクロッ
クパルス（以下、これをオフパルスと言う）がライン１
２からＡＮＤケーグー２の一方の入力に与えられる。

このような状態における時刻ｔ２で入力端子４３への入
力信号がハイレベルからローレベルＫＷ化したとする。

このような人力信号の変化に応じて、立ち下り微分（ロ
）路４７からは正のクロックパルスが第３図（７）で示
すように単安定回路４５に与えられ、単安定回路４５か
らはパルス幅Ｗ４の正のパルスが第３図（８）で示すよ
うにＡＮＤケートＧ１３、Ｇ１４に与えられる。ＡＮＤ
ケーグー）１４には反転回路４４で反転された出力が与
えられているので、ＡＮＤケーグー１４からは第３図（
ハ）で示すパルスがＡＮＤケートＧ２に与えられる。そ
のためＡＮＤケーグー２からは、第３１四で示すように
、入力信号がハイレベルからローレベルに変化してから
唯一のオフパルスがＯＲゲート０９を介して単安定回路
３５に与えられるとともに、ＯＲグー）Ｇ９．Ｇ１２を
介して単安定回路３６に与えられる。そのため単安定回
路３５からは、第３図（１１）で示すようにパルス幅Ｗ
ｌのパルスが出力され、第３図０２１で示すように反転
されて、ＡＮＤケーグー）４に与えられるとともに立ち
上り微分回路３７に与えられる。立ち上り微分回１３７
からの正のクロックパルスはＯＲグー）ｏｔ２に与えら
れるとともに単安定回路３９に与えられる。

したがって、単安定回路３６からは、前述の電力付勢時
と同様に、３つの時系列に対応したパルス幅Ｗ２の３つ
のパルスが第３図（１４）で示すように出力され、ＡＮ
Ｄケーグー３〜Ｇ６に与えられる。

先ず、ＡＮＤグー）Ｇ３の出力は、単安定回路３６の出
力が第１回目にハイレベルでめるときに応じてハイレベ
ルとなり、それに応じてリレーコイル５２に矢符５８の
方向に励磁電流が流れ、第１リレースイツチ６が、負の
位相のときに第３図ｅυで示すように導通する。このと
きＡＮＤゲートＧ５の出力は、第３図（１９）で示すよ
うにローレベルのままであり、ＡＮＤケーグー６の出力
が、第３図四で示すようにハイレベルとなる。すなわち
、ＡＮＤゲートＧ６には、単安定（９）路３６の出力、
単安定回路３９の出力および反転、回、路、４．４−で
反転された入力信号が与えられているので、ＡＮＤグー
）Ｇ６の出力は単安定回路３６の出力が２回目にハイレ
ベルとなるのに応じてハイレベルとなる。それに応じて
第２リレー駆動（ロ）路６３のリレーコイル６２に矢符
６７の方向に励磁電流が流れ、第２リレースイツチ７が
負荷電流の正の位相のときに第３図（２）で示すように
遮断する。次いで、ＡＮＤグー）Ｇ４の出力が単安定回
路３６の出力が３回目にハイレベルとなるのに応じて、
第３図伏０）で示すようにハイレベルとなる。したがっ
て第１リレースイツチ６が負の位相のときにリセットさ
れて遮断する。

このようにして、電力消勢時には、第１リレースイツチ
６が負荷電流の負の位相のときに導通し、次いで第２リ
レースイツチ７が正の位相のときに遮断し、さらに第１
リレースイツチ６が負の位相のときに遮断する。したが
って無アーク状態での電力消勢が達成される。

以上のように、通電時にはｉｌリレースイッチ６は遮断
しているので、ダイオード５への分流現象が生じること
はなく、シたがってダイオード５の熱破壊が生じるおそ
れはない。

第４図は本発明の他の実施例の電気回路図であり、第２
図および第３図の実施例に対応する部分には同一の参照
符を付す。この実施例では、第１リレー駆動回路６１の
リレーコイル５２に第１リレースイツチ６を導通すべく
矢符５７の方向に励磁電流を流すための制御信号はＯＲ
グー）Ｇｌ　８から、第１リレー駆動回路６１に入力さ
れる。このＯＲケートＧ１８にはＡＮＤグー）Ｇ２２．
Ｇ２３の出力が与えられる。またリレーコイル５２に矢
符５８の方向に励ｉｔ流を流して第１リレースイツチ６
を導通するための制御信号はＡＮＤゲートＧ１９から第
１リレー駆動回路６１に与えられる。

第２リレー駆動回路６３においては、リレーコイル６２
に矢符６６の方向に励磁電流を流して第２リレースイッ
チ７ケ導通するため□の制御信号はＡＮＤゲートＧ２０
から与えられる。またリレーコイル６２に矢符６７の方
向に励磁電流を流して第２リレースイツチ７を遮断する
ための制御信号はＡＮＤグー）Ｇ２１から第２リレー躯
動回路６３に与えられる。ＡＮＤゲートＧ２０の一方の
入力には、入力端子４３からの入力信号が与えられ、他
方の入力にはＯＲゲートＧ２４の出力が与えられる。ま
たＡＮＤグー）Ｇ２１の一方の入力には反転回路４４で
反転された入力信号が与えられ、他方の入力にＯＲゲー
トＧ２４の出力が与えられる。ＯＲゲートＧ２４にはＡ
ＮＤケートＧ２５゜Ｇ２６の出力がそれぞれ与えられる
。

ＯＲゲゲーＧ９および単安定回路３５の間にはＯＲゲー
ト（）２７が介在され、ＯＲケグーＧ９の出力はＯＲゲ
ートＧ２７の一方の入力に与えられる。また微分回路３
７の出力は、単安定回路３９に与えられるとともに、フ
リップフロップ５０の入力端子Ｔに与えられる。このフ
リップフロップ５０はいわゆるＤ形フリップフロップで
あり、入力端子Ｔにトリガパルスが与えられると、入力
端子りへの入力状Ｕ＋上セツト力Ｑから出力する。

フリップフロック５０において、リセット出力Ｑは入力
端子りに与えられており、したがって入力端子Ｔにトリ
ガパルスが与えられる毎にセット出力Ｑからはハイレベ
ルとローレベルの信号とが繰返して出力される。

フリップ７０ツブ５０のセット出力ＱＪｊ：Ａ　Ｎ　Ｄ
−夛・、−）　（）　２　Ｂの一方の入力に与えられる
。またＡＮＤゲート０２８の他方の入力には微分回路４
２の出力が与えられる。このＡＮＤゲート０２８の出力
はＯＲケートＧ２７の一方の入力に与えられる０ ＡＮＤゲートＧ２２には、年女足回１８３６の出力、フ
リップフロップ５００セツト出力Ｑおよび単安定回路３
９の出力が与えられる。ＡＮＤゲートＧ２３には、単安
定回路３６の出力、単安定回路３５の出力およびフリッ
プ７０ツブ５０のリセット出力Ｑが与えられる。ＡＮＤ
グー）Ｇ１９には、第２図のＡＮＤグー）Ｇ４と同様に
単安定回路３６の出力、反転回路４０で反転された単安
定回路３９の出力および反転回路４８で反転された単安
定回路３５の出力が与えられる。ＡＮＤゲートＧ２５に
は、単安定回路３６の出力、フリップフロップ５００セ
ツト出力Ｑ１単安定回路３５の出力が与えられる。ＡＮ
ＤゲートＧ２６には、単安定回路３６の出力、率女足１
ｊ１２回路３９の出力およびフリップフロップ５０のリ
セット出力Ｑが与えられる。

第５図を参照して動作を説明する。この第５図において
第５図（１）〜第５図（１０）は前述の第３図＋１ｉ〜
第３図（ｌＯ）と同様であるので、説明全省略する。第
５図（１０）で示すＡＮＤケーグー１からのクロックパ
ルスは、ＯＲゲー）Ｇ９．ＧＩＯを介して単安定回路３
６に入力されるとともに、ＯＲケグーＧ９゜Ｇ２７’ｉ
介して単安定回路３５に入力される。したがって、単安
定回路３６からは第５図（則で示すようにパルス幅Ｗ３
のパルスが出力され、単安定回路３５からは第５図（川
で示すようにパルス幅Ｗ５のパルスが出力される。この
パルス幅Ｗ５は、負荷電圧のほぼｌ／４周期に対応する
値に選ばれる。この単安定回路３５の出力は第５図（１
４で示すように反転回路４８で反転されて微分回路３７
に与えられる。この微分回路３７からは第５図（Ｉ萄で
示すように、反転回路４８の出力の立ち上りにシー） じて正のクロックパルスが出力される。

倣分ＩＬＩＩ略３７からのクロックパルスは、単安定回
路３９およびフリップフロップ５０の入力端子Ｔに与え
られる。フリップフロッグ５０のリセット出力Ｑはハイ
レベルであるので、前記入力端子Ｔへのトリガパルスの
入力に応じて、セット出力Ｑは第５図（Ｉ７）で示すよ
うにハイレベルとなってＡＮＤケート０２８の一方の入
力に与えられる。またフリップフロップ５０のリセット
出力Ｑはローレベルとなる。一方、単安定回路３９は、
第５図（１４）で示すようにパルス幅Ｗ６のパルスを出
力する。

このパルス幅Ｗ６は負荷電圧のほぼｌ／４周期に対応し
ている。したがって両パルス幅の和（Ｗ５＋Ｗ６）は、
負荷電圧のほぼ半サイクルに対応し、この値は第１リレ
ースイツチ６を導通させる信号を出してから第２リレー
スイツチ７を導通させる信号を出すまでの時間に設定さ
れている。

単安定回路３９の出力は、反転回路４０で第５図（ｌＩ
ｌｉ）で示すように反転され、それに応じて微分回路４
２からは第５図（１（１１で示すようにクロックパルＣ
蟲 スが出力される。このクロックパルスは、第５図（ｌＯ
）で示したクロックパルスから（Ｗ５＋Ｗ６）の時間だ
け遅れて出力される。ここでオフ時検出回路１６からの
オンパルスに対応した第５図（１０）のオンパルスを第
１オンパルスと呼ひ、そのｉｔオンバパルから（Ｗ５＋
Ｗ６）時間だけ遅れて微分回路４２から出力されるクロ
ックパルス’ｒｉ２．ｄ−ｙパルスと呼ぶ。

第２オンパルスはＡＮＤゲートＧ２８の他方の入力に与
えられる。ここでＡＮＤケート０２８の一方の入力には
フリップフロップ５０からハイレベルであるセット出力
が与えられているので、結局ＡＮＤゲート０２８からは
、第５図（１８）で示すように第２オンパルスがＯＲゲ
ートＧ２７に与えられる。そのため、単安定回路３５か
らは第５図（ｌ　ｌ）で示すように、パルス幅Ｗ５のパ
ルスが再び出力される。このパルスは反転（ロ）１８４
８で反転され、その反転信号の立ち上りに応じて微分回
路３７からフリップフロップ５０の入力端子Ｔにトリカ
バルスが入力される。したがって７リツプフロツプ５０
のセット出力Ｑはローレベルとなる。

一方、微分回Ｅ３７からのクロックパルスに応じて、単
安定回路３９からは第５図（１４）で示すように、パル
ス幅Ｗ６のパルスが再び出力され、反転回路４０で第５
図（１５）で示すように反転される。この反転ＩＣＭ号
の立ち上りに応じて、微分回路４２から第５図（１６）
で示すようにクロックパルスが出力される。このクロッ
クパルスｆｆｉ、ｉｉオフパルスト呼ぶ。

上述のごとき動作に伴なって、単安定回路３６には、第
５図（ｌｆｉｌで示すように、第１オンパルス、第２オ
ンパルスおよび第１オフパルスが（Ｗ５＋Ｗ６）の時間
間隔をあけて順次入力されることになり、単安定回路３
６からは第５図（１９）で示すようにパルス幅Ｗ３のパ
ルスが３回出力される。なおＷ３糞（Ｗ５＋Ｗ６）であ
る。

第１リレースイツチ６に関連して、ＯＲゲートＧ１８に
は、ＡＮＤゲートＧ２２．Ｇ２３の出力が与えられてい
る。ここでＡＮＤゲートＧ２２には、単安定回路３６の
出力、フリップフロップ５００セツト出力および年女足
回Ｗ８３９の出力が与えられており、ＡＮＤケートＧ２
３には、単安定回路３６の出力、単安定回路３５の出力
およびフリップフロップ５０のリセット出力Ｑが与えら
れている。したがってＡＮＤゲートＧ２２の出力は、単
安定回路３９の出力がハイレベルである時間だけハイレ
ベルであり、またＡＮＤケートＧ２３の出力は、単安定
回路３５の出力がノーイレペルである時間だけハイレベ
ルでるる。その結果ＯＲゲート０１８からは、単安定回
路３６のパルス幅Ｗ３に対応したパルス幅を有するハイ
レベルのパルスが第５図−）で示すように、第１リレー
駆動回路６１に与えられる。したがってリレーコイル５
２には、矢符５７方向に電流が流れ、第１１Ｊレースイ
ツチ６が導通して自己保持される。しかも第１リレース
イツチ６が導通するのは、第３図（イ）で示すように、
ダイオード５が逆方向バイアスとなるとき、すなわち負
荷電圧の負の位相のときでめる。

第２リレースイツチ７に関してＡＮＤケートＧ２２は、
ＯＲケートＧ２４および入力端子４３からの信号が与え
られている。ＯＲゲートＧ２４には、ＡＮＤゲー）Ｇ２
５．Ｇ２６が与えられており、ＡＮＤゲートＧ２５には
単安定回路３６の出力、フリップ７０ツブ５０のセット
出力Ｑ１単安定回路３５の出力が与えられ、ＡＮＤグー
）０２６には、単安定回路３６の出力、単安定回路３９
の出力およびフリップフロップ５０のリセット出力Ｑが
与えられる。したがってＡＮＤグー）Ｇ２５の出力は、
単安定回路３５の出力がハイレベルである時間だけハイ
レベルとなり、ＡＮＤゲートＧ２６の出力は、単安定回
路３９の出力がハイレベルでめる時間だけハイレベルと
なる。その結果、ＯＲゲートＧ２４の出力は、単安定回
路３６の２回目のパルスに対応した時間だけハイレベル
となり、ＡＮＤケート（）２０から第２リレー駆動回路
６３には第５図０１）で示すパルスが与えられる。その
結果、リレーコイル６２には矢符６６の方向に電流が流
れ、第２リレースイツチ７が導通して自己保持される。

しかも第２リレースイツチ７が導通するのは、第５図（
ハ）で示すように、ダイオード５がＪ［方向バイアスと
なるとき、すなわち負荷電圧の正の位相となるときであ
る。

次いでＡＮＤグー）（）１９には、単安定回路３６の出
力、反転回路４８、反転された単安定回路３５の出力お
よび反転回路４０で反転された単安定回路３９の出力が
与えられている。そのためＡＮＤケーグー）１９の出力
は、第５図（ハ）で示すように、単安定回路３６の出力
が３［２Ｊ目にハイレベルとなるときに応じてハイレベ
ルとなる。それによって第１リレー駆動回路６１のリレ
ーコイル５２には、矢符５８の方向に励磁電流が流れ、
第５図脅で示すように、第１リレースイツチ６がリセッ
トされる。このリセット動作は、交流電源の負の位相の
ときに行なわれる。

このようにしてダイオード５の辿畔丁時に、第１ＩＪ　
Ｌ／−スイッチ６が導通し、続いてダイオード５の導通
時に第２リレースイツチが導通し、第２リレースイツチ
７が導通した抜のダイオード５の遮断時に第１　ＩＪシ
レーイッチが遮断する。このような一連の動作を行なう
ことにより、無アーク状態で電力付勢が達成されるとと
もに、通電状態は第２リレースイツチ７のみによって保
持されるので、ダイオード５への分流現象は生じない。

上述のごとき電力付勢に応じて、第５図に）で示すごと
き負荷電流が流れる。この負荷電流は、トランス１８の
１次巻純１８ａに流れず、したがって２次巻ｇ１ｓｂに
は起霜、力が発生しない。変流器２５に発生した出力は
、第５図（ハ）で示すように、ダイオード２８．２９に
よって順方向電圧降下分だけカットされて矩形波成形回
路３０に入力される。この矩形波成形回路３０からは、
第５図（イ）で示すごとき波形のパルスが出力され、そ
のパルスの立上がりに応じて微分回路３２からは第５図
（７）で示すクロックパルスが出力され、さらに遅延回
路ＤＬ２で時間Ｔまたけ遅延されたクロックパルスが、
第５回置で示すように、ラインｉ！２に出力てれる。こ
のようにして負荷電流の正の位相に同期したクロックパ
ルス（以下これを第３オンパルスと呼ぶ）がライン１２
からＡＮＤゲートＧ２の一方の入力に与えられる。

このような状態において、時刻ｔ２で入力端子４３への
入力信号がハイレベルカラローレベルに変化したとする
。このような入力信号の変化に応じてＡＮＤゲートＧ２
は、第５図脅て示すように、パルス幅Ｗ４のハイレベル
信号が与えられ、したがってＯＲグー）Ｇ９からは前記
第３オンパルスが第５図ｔ、３υで示すように出力され
る。この第３オンパルスは、単安定回路４０からのパル
スのパルス幅Ｗ４が交流電源の１周期に対応して設定さ
れているため、ただ１回だけ出力されることに々す、誤
動作が防止される。前記第３オンパルスは、ＯＲケート
０２７を介して年女足回１８３５に与えられるとともに
、ＯＲケートＧ１２’に介して単安定回路３６に与えら
れる。このようにして、上述の電力付勢時に、第５図（
用〜第５図（Ｉ９）で説明したのと同様に各回路が動作
し、単安定回路３６には、第５図０６）で示すように、
第１オンパルス、塚２オフパルス、第３オフパルスがそ
れぞれ出力され、それに応じて単安定回路３６からは、
第５図（１９）で示すように、パルス幅Ｗ３の３つのパ
ルスが出力される。

しかも第１オンパルスは、負荷電流の正の位相に同期し
、第２オフパルスは、負荷電流の負の位相に同期し、第
３オフパルスは、負荷電流の正の位相でそれぞれ発生す
ることになる。

先ずＯＲグー）Ｇ１８の出力は、単安定回路３６が第１
回目にハイレベルとなるときに応じてハイレベルとなり
、それに応じて第１リレースイツチ６が負荷電流の負の
位相のときに、第５回置で示すように導通する。次いで
ＡＮＤグー）Ｇ２１の出力が単安定回路３６の第２回目
のハイレベルのときに応じて、第５図に）で示すように
ハイレベルとなり、それに応じて第２リレースイツチが
負荷電流の正の位相のときに第５図（財）で遮断する。

さらにＡＮＤケーグー１９の出力が、第５図翰で示すよ
うに、単安定回路３６の第３回目のハイレベルのときに
応じてハイレベルとなり、したがって第１リレースイツ
チ６が第５因りで示すように、負荷電流の負の位ホ」の
ときにリセットされて遮断する。

このように電力消勢時には、第ｌリレースイッチ６が負
荷電流の負の位相のときに導通し、次いで第２リレース
イツチ７が正の位相のときに遮断し、さらに第１リレー
スイツチ６が負の位相のときに遮断する。

上述のごとく本発明によれば、通電時には第２リレース
イツチのみが導通しているので、ダイオードへの分流現
象が生じることはなく、したがってダイオードの熱破壊
が生じることはない。

【図面の簡単な説明】

第１図は先行技術を示す電気回路図、第２図は本発明の
他の実施例の′電気回路図、第３図は動作を説明するた
めのタイミングチャート、第４図は本発明の他の実施例
の電気回路図、第５図は第４図の実施例の動作全説明す
るためのタイミングチャートでるる。 ｌ・・・交流重態、２・・・負荷、５・・・ダイオード
、６・・・第１リレースイツチ、７・・・第２リレース
イツチ、１６・・・オフ時検出回路、２６・・・オン時
検出回路、３５．３６．３９・・・年女足回Ｎ、６１・
・・第１リレー駆動回路、６３・・・第２リレー駆動回
路、Ｇ２７・・・ＯＲゲート、５ｏ・・・フリップフロ
ップ代理人　　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 ｆ１１交流電源と負荷との直列回路に挿入され、互に並
   列接続された負荷島閉用０２個の第１１第２のリレース
   イッチでろって、該第１のリレースイッチはダイオード
   を直列に接続し、リレースイッチのオン動作は交流電源
   の電圧波形がダイオードの逆方向の半周期においてその
   第１のリレースイッチ全オンし、遅れて第２のリレース
   イッチをダイオードのｊＩＩ方回方向周期においてオン
   させ、さらにリレースイッチのオフ動作は上記電圧波形
   がダイオードの順方向の半周期においてその第２のリレ
   ースイッチをオフし、遅れてｍｌのスイッチをダイオー
   ドの逆方向の半周期においてオフさせる又流スイッチ回
   路において、 前記第１．、第２のリレースイッチのオフ時における交
   流電源と負伺との直列回路の電気的変化を検出して正ま
   たは負の一方の半周期毎に出力するオフ時検出回路全な
   し、このオフ時検出（ロ）路の半周期毎の出力と負１ｒ
   　ｗオンさせる入力信号との一致によって出力するｉｌ
   ｌのゲート全なし、このグー４出力は前記第１のリレー
   スイッチをダイオードの連方向電圧のときオン動作させ
   るために必要とする第１のリレー駆動回路の制御信号と
   し、次にこの５１’　１のリレースイッチがオン動作し
   た後であってダイオードの順万回電、圧のとき前記第２
   のリレースイッチ全オン動作式せるために必要とする第
   ２のリレー駆動回路の制御信号とし、さらに第２のリレ
   ースイッチがオン動作した後であってダイオードの逆方
   向電圧のとき第１のリレースイッチ全オフ動作させるた
   めに必要とする第１のリレー駆動回路の制御信号とし、
   次に前記第１１第２のリレースイッチのオン時における
   交流電源と負荷との直列回路の電気的変化全検出して正
   または負の一方の半周期毎に出力するオン時検出回路ケ
   なし、このオン時検出回路の半周期毎の出力と負荷全オ
   フさせる入力信号との一致によって出力する第２のダー
   トをなし、このゲート出力は第１のリレースイッチをダ
   イオードの逆方向電圧のときオン製作させるために必要
   とする第１のリレー駆動回路の制御坤侶号とし、次に第
   １のリレースイッチのオン動作後に前記第２のリレース
   イッチをダイオードの順方向電圧のときオフ動作させる
   ために必要とする第２のリレー駆動回路の制御信号と、
   さらにこの第２のリレースイッチがオフ動作した後であ
   ってダイオードの逆方向′電圧のとき第１のリレースイ
   ッチ全オフ動作させるために必要とする第ｌのリレー駆
   動回路の制御信号とし、前記第１および第２０ケートヲ
   、交流電源の半周期に対応するパルス幅のパルスを出力
   する第１の限時回路に接続し、第１の限時回路のパルス
   の立ち下りに応じたクロックパルスを交流電源の半周期
   に対応するパルス幅のパルスを出力する第２の限時回路
   に与え、前記第ｌのケートおよび第２のケートのいずれ
   かの出力と、第１の限時回路の立ち下りに応じたクロッ
   クパルスと、第２の限時回路の立ち下りに応じたクロッ
   クパルスとを、前記半周期よりもわずかに小なるパルス
   幅でろって第１および第２のリレースイッチｒオン、オ
   フさせるための３つのパルスケ川力する第３の限時回路
   に力えることを％徴とする交カ１１スイッチ回路。 （２）交流電源と負荷との直列回路に挿入され、互に並
   列１ρ絖された負荷開閉用の２個の第１１第２のリレー
   スイッチであって、該第１のリレースイッチはダイオー
   ドｋｆ白夕１ｊにｌ夛にし、リレースイッチのオン動作
   は交流電源の電圧波形がダイオードの逆方向の半周期に
   おいてそのｉ％　ｌのリレースイッチをオンし、遅れて
   第２のリレースイッチをダイオードの１１方向の半周期
   においてオンさせ、さらにリレースイッチのオフ動作は
   上記電圧波形がダイオードのＩｉ＋方向の半周期におい
   てその第２のリレースイッチ全オフし、遅れて第１のス
   イッチをダイオードの逆方向の半周期においてオフさせ
   る交流スイッチ回路において、 前記第１１第２のリレースイッチのオフ時における交流
   電源と負荷との直列回路の電気的変化全検出して正また
   は負の一方の半同期毎に出力するオフ時検出回路をなし
   、このオフ時検出回路の半周期毎の出力と負荷全オンさ
   せる入力信号との一致によって出力する第１のケート葡
   なし、このゲート出力は前記第１のリレ−スイッチ全ダ
   イオードの逆方向電圧のときオン動作させるために必要
   とする第１のリレー駆動回路の開側１個号とし、次にこ
   の第ｌのリレースイッチがオン動作した後でろってダイ
   オードのｊ１方回電圧のとき前記第２のリレースイッチ
   全オン動作させるために必要とする第２のリレー駆動（
   ロ）路の制御信号とし、さらに第２のリレースイッチが
   オン動作した後であってダイオードの逆方向電圧のとき
   ｉｌのリレースイッチ全オフ動作させるために必要とす
   るｉｌのリレー駆動回路の制御イぎ号とし、次に前記第
   １１第２のリレースイッチのオン時における交流電源と
   負荷との直列ＩＰＩＮの電気的変化全検出して正または
   負の一方の半周期毎に出力するオン時検出回路をなし、
   このオン時検出回路の半周期毎の出力と負＃全オフさせ
   る入力信号との一致によって出力する第２のゲートにな
   し、このケート出力は第１のリレースイッチ會タイオー
   ドの逆方向電圧のときオン動作させるために必要とする
   第１のリレー駆動回路の制御信号とし、次に第１のリレ
   ースイッチのオン動作後に前記第２のリレースイッチ全
   ダイオードの順方向電圧のときオフ動作させるために必
   要とする第２のリレー駆動回路の制御信号と、さらにこ
   の第２のリレースイッチがオフ動作した後であってダイ
   オードの逆方向電圧のとき第１のリレースイッチをオフ
   動作させるために必要とする第１のリレー駆ル１１回路
   の制御信号とし、前記第１および第２のケート葡、交流
   電源のほぼｌ／４周期に対応するパルス幅のパルスを出
   力する第１の限時回路にＯＲケート會介して接続し、第
   １の限時回路のパルスの立ち下りに応じたクロックパル
   スを交流電源のはｌ’ｆｌ／４周期に対応するパルス幅
   のパルスを出力する第２の限時回路に与え、第２の限時
   回路の立ち下りに応じたクロックパルスをそのクロック
   パルスに応じて交流電源のほぼ半周期に対応するパルス
   幅゛のパルスを出力する手段に与え、そのパルス出力手
   段を前記ＯＲゲゲー金介して第１の限時回路に与え、前
   記Ｍｌのグートおよび第２のケートのいずれかの出力と
   、第２の限時回路の立ち下りに応じたクロックパルスと
   會、前記半周期よりもわずかに小なるパルス幅であって
   第１および第２のリレースイッチをオン、オフさせるた
   めの３つのパルスを出力する第３の限時回路に与えるこ
   とに％徴とする交流スイッチ回路。