JPS61296626A - 三相交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は三相交流スイッチ回路に関し、さらに詳しくは
リレースイッチを用いてゼロクロス開閉を行なうように
した三相交流のスイッチ回路に関する。

背景技術 三相交流回路の開閉器としては電磁開閉器（マグネット
リレー）、ソリッドステートリレー（ＳＳＲ）などが用
いられている。これら開閉器のうち、電磁開閉器は導通
抵抗（ＯＮ抵抗）が低く、通電時の発熱したがって温度
常勝が低いので小型化できまたソリッドステートリレー
は機械的接点が無いので長寿命である、といった長所を
有する反面、電磁開閉器には開閉時の突入電流やアーク
の発生によって接点が損傷し寿命が短い、またソリッド
ステートリレーは導通抵抗（ＯＮ抵抗）が大で通電時の
発熱のため大きな放熱器を必要とし、小型化が困難とい
った欠点があった。このため通電時の導通抵抗が低く、
発熱量の少ない、長寿命でしかも小型の電磁開閉器が所
望されていた。

目　　　　的 本発明の目的は、上述の技術的課題を解決し、従来の電
磁開閉器とソリッドステートリレーの長所をとりいれ欠
点を補い、導通抵抗が低くしかも小型長寿命の交流スイ
ッチ回路を提供することである。

実施例 第１図は本発明の一実施例の電気回路図である。

三相交流電源ＡＣのＣ相、ｂ相、Ｃ相の各相は三相交流
スイッチ回路１の電源端子ａｌ　、ｂｌ　、ｃｌ　　に
それぞれ接続され、三相負荷Ｚを構成するＺ　ａｔ　Ｚ
　ｂ。

Ｚｃの各相負荷は端子−Ｇ２　、ｂ２　、Ｇ２にそれぞ
れ接続されている。端子ａｌｙａ２間にはリレーＲ８Ｉ
の第１のリレースイッチ５ｗ１ａが介在している。端子
ｂ１　　にはリレーＲ８２のり接点、リレーＲ８３の接
点、および抵抗Ｒ１のそれぞれ一方の端子が接続されて
いる。端子ｅｌ、ｃ２間にはリレーＲ３４のリレースイ
ッチｓｗ４が介在しており、さらにリレーＲ８５のリレ
ースイッチｓｗ５の一方の端子が端子ｃ１　　に接続さ
れており、前記リレースイッチｓｗ５の他方の端子には
ダイオードＤ２のアノードが接続され、ダイオードＤ２
のカソードは、前記リレースイッチｓｗ４の他方の端子
に接続さている。ゼロクロス検出用トランスＰＴのリン
グコアＫを貫通して、前記リレースイッチｓｗ２の他方
の端子から端子ｂ２　　に電流ゼロクロス検出ラインＩ
Ｃが後続されている。またリングコアに２は電圧ゼロク
ロス検出用の１次側コイルＬ１．２次側コイルＬ２がそ
れぞれ対向して巻回されており、１次側コイルＬ１の一
方は前記ダイオードＤ１のカソードに接続されており、
他方は抵抗Ｒ１に接続されている。また右側コイルＬ２
は制御回路２の比較入力端子ｐｌｔｐ２に接続されてい
る。前記リレーＲ８１〜Ｒ８５は制御回路２のリレー駆
動回路（図示せず）の各村を成す出力端子ｐ３　ｔｐ４
　ｔｌ）５、ｐ６、ｐ？　＋＋３８、ｐ９．ｐｌｏ　　
およびｐＨ，ｐ１２にこの順で接続されている。

制御回路３の端子ｐ１３　　には電源電圧＋Ｖｃｃが接
続され、また端子ｐ１３．ｐ１４間には抵抗Ｒ２が接続
され、端子ｐ１４．ｐｌｓ間にはスイッチＳＷが接続さ
れ、スイッチＳＷが開（ＯＦ　Ｆ　）のときは端子ｐ１
４　　はｒＨＪレベルで、スイッチＳＷが閉（ＯＮ）状
態のときは端子ｐ１４　　はｒＬＪレベルとなる。

第２図は制御回路２の回路図である。比較回路Ｃ１の比
較入力端子ｐｉ、ｐ２には前述の検出コイル［，２が鰺
鯵され−でいスー人力七綽Ｈ鯰Ｃ１め出力は第１微分回
路Ｑ１、第２微分回路Ｑ２の各入力端子に接続され、第
１微分回路Ｑ１も出力は３人力ＡＮＤデー）Ｇ７の第３
人力端子に接続され、第２微分回路Ｑ２の出力は３人力
ＡＮＤデー）Ｇ８、Ｇ９の各第２入力端子に接続されて
いる。入力端子ｐ１３　　には電源電圧＋Ｖｃｃが接続
され、入力端子ｐ１３．ｐｌＡ間には抵抗Ｒ２が、また
入力端子ｐ１４．ｐ１５開にはＯＮ１０　Ｆ　Ｆスイッ
チＳＷが接続され、端子ｐ１５　は設置される。入力イ
ンター７エイスＣ２は前記スイッチＳＷのスイッチング
！！！！様に対応した出力をラインＬ１に導出する。ラ
インＬ１は３分岐し、その１は第１遅延回路ＤＬ１の入
力端子に、その２はＮＯＴデートＧ５の入力端子に、そ
の３は３人力ＡＮＤ？−）Ｇ１７、Ｇ１９．Ｇ２１．Ｇ
２３．Ｇ２５の各ｔＪＳ２入力端子に共通に接続されて
いる。前記ＮＯＴデートＧ５の出力端子はライン！２を
介して、３人力ＡＮＤデー）Ｇ１６．Ｇ１８．Ｇ２０．
Ｇ２２．Ｇ２４の各第２入力端子に接続されている。第
１遅延回路ＤＬＩの出力は分岐して、その１はＮＯＴデ
ー）Ｇ４の入力端子に、その２は第２遅延回路ＤＬ２の
入力に、その３は第３微分回路Ｑ３、第４微分回路Ｑ４
、Ｎ０Ｔ５’−）　Ｇ　１０およびＡＮＤデートＧ１５
の一方の入力端子に接続されている。第２遅延回路ＤＬ
２の出力はＮＯＴデー）Ｇ３の入力端子ＥＸ−ＯＲデー
トＧ１．Ｇ２の各一方の入力端子にそれぞれ接続されて
いる。ＮＯＴＯＲデートＧ２力は第３遅延回路ＤＬ３の
入力端子に接続されている。第３遅延回路ＤＬ３の出力
は第４遅延回路ＤＬ４の入力および前記ＥＸ−ＯＲデー
）Ｇｌの他方の入力端子に接続されている。第４遅延回
路ＤＬ４の出力端子はＥＸ−ＯＲデートＧ２、Ｇ６の各
一方の入力端子に接続され、ＥＸ−ＯＲデー）Ｇ６の他
方の入力端子は、前記ＮＯＴデー）Ｇ４の出力端子が接
続されている。ＥＸ−ＯＲデー）Ｇ６の出力端子は３人
力ＡＮＤデートＧｌ　６．Ｇｌ　７．Ｇｌ　８．Ｇｌ　
９．Ｇ２０．Ｇ２１．Ｇ２２、Ｇ２３．Ｇ２４．Ｇ２５
　　の各第１入力端子に共通に接続されている。前記Ｅ
Ｘ−ＯＲデー）Ｇ１の出力端子は３人力ＡＮＤデー）Ｇ
８の第１入力端子に接続され、ＥＸ−ＯＲデー）Ｇ２の
出力端子は３人力ＡＮＤデートＧ７およ（／Ｇ９の第１
入力端子にそれぞれ接続されている。、３人力ＡＮ１）
’／’−）Ｇ７の出力端子は第２ワンショット回路Ｆ２
の入力端子に、３人力ＡＮＤデー）Ｇ８の出力端子は第
１ワンショット回路Ｆ１の入力端子に、３人力ＡＮＤデ
ー）Ｇ９の出方端子は第３ワンショット回路Ｆ３の入力
端子にそれぞれ接続されている。第１ワンショット回路
Ｆ１の出力はＡＮＤデートＧ１２の一方の入力端子、Ａ
ＮＤデートＧ１４の一方の入力端子およびＡＮＤ５／−
）　Ｇ　１５の一方の入力端子に接続され、さらに３人
力ＡＮＤデー）Ｇ７の＠１人人力子に接続されている。

第２フンショット回路Ｆ２の出力端子はＮＯＴデー）Ｇ
２６の入力端子、３人力ＡＮＤデー）Ｇ９の第３入力端
子、ＡＮＤデー）Ｇ３の一方の入力端子および３人力Ａ
ＮＤデートＧ１８．Ｇ１９の各第３入力端子にそれぞれ
接続されている。第３ワンショット回路Ｆ３の出力端子
は３人力ＡＮＤデートＧ２１の第３人力端子に接続され
ている。

ＮＯＴＯＲデートＧ２出力端子は、ＡＮＤデートＧ１２
．Ｇ１３の各一方の入力端子に接続されている。、ＮＯ
ＴＯＲデートＧ２６力端子は３人力ＡＮＤデー）Ｇ８の
第３人力端子およびＡＮＤデートＧ１４の一方の入力端
子に接続されている。

第３微分回路Ｑ３および第４微分回路Ｑ４のそれぞれの
出力端子はＮ０Ｒ５’−）Ｇｌｌの入力端子にそれぞれ
個別的に接続され、ＮＯＲデートＧ１１の出力端子は第
４ワンショット回路Ｆ４の入力端子に接続されている。

＄４ワンショット回路Ｆ４の出力は第５微分回路Ｑ５の
入力端子に接続されるとともに、３人力ＡＮＤデー）Ｇ
１６の第３入力端子に接続されている。第５微分回路Ｑ
５の出力端子は第５ワンショット回路Ｆ５の入力端子に
接続され、第５ワンショット回路Ｆ５の出力端子は３人
力ＡＮＤデートＧ１７の第３人力端子に接続されている
。ＡＮＤデートＧ１２の出力端子は第５遅延回路ＤＬ５
の入力端子に、ＡＮＤデー）Ｇｌ　３の出力端子は第６
遅延回路ＤＬ６の入力端子に、ＡＮＤデニトＧ１５の出
力端子は第７遅延回路ＤＬ７の入力端子にそれぞれ接続
されている。またＡＮＤ？−）　Ｇ　１４の出力端子は
３人力ＡＮＤデートＧ２０およびＧ２３の第３入力端子
に接続されている。第５遅延回路ＤＬ５の出力端子は３
人力ＡＮＤデートＧ２４の第３入力端子に、第６遅延回
路ＤＬ６の出力端子は３人力ＡＮＤデートＧ２２の第３
入力端子に、＠７遅延回路ＤＬ７の出力端子は３人力Ａ
ＮＤデートＧ２５の第３入力端子にそれぞれ接続されて
いる。リレー駆動回路に１のセット入力端子ｓ１　　は
、３人力ＡＮＤ？−）ＧｌＧの出力端子に、リセット入
力端子ｒ１　　は３人力ＡＮＤ？−）　Ｇ　１７の出力
端子に接続されている。リレー駆動回路に２のセット入
力端子は３人力ＡＮＤデートＧ１８の出力端子に、リセ
ット入力端子「２　は３人力ＡＮＤデー）Ｇ１９の出力
端子に接続されている。ＭＳ３リレー駆動回路に３のセ
ット入力端子ｓ１　　は３人力ＡＮＤデー）Ｇ２０の出
力端子に、リセット入力端子ｒ３は３人力ＡＮＤデート
Ｇ２１の出力端子に接続されている。第４リレー駆動回
路に４のセット入力端子ｓ１　　は３人力ＡＮＤデート
Ｇ２２の出力端子に、リセット入力端子ｒ４　は３人力
ＡＮＤデートＧ２３の出力端子に接続されている。第５
リレー駆動回路に５のセット入力端子ｓ５　　は３人力
ＡＮＤデー）Ｇ２４の出力端子に接続されている。リセ
ット入力端子「５　は３人力ＡＮＤデートＧ２５の出力
端子に接続されている。

上記リレー駆動回路に１〜に５の各村を成す出力端子ｐ
３　＋１）４、ｐ５ｔｐ６、ｐ７　、ｐ８、ｔ）９＊ｐ
ｌＯ１ｐＨ，ｐ１２にはそれぞれリレーＲ８Ｉ〜Ｒ３５
のコイルが接続されており、各リレー駆動回路のセット
入力端子がｒＨＪのとき、対応するリレースイッチが能
動化し、各リセット入力端子が「Ｈ」のとき対応するリ
レースイッチは非能動化する。第３図は第１図の三相交
流回路各部の波形図であり、第４図は第２図の制御回路
のタイミングチャートである。第１図・第２図と第３図
・第４図とを対照しつつ以下本発明の一実施例の三相交
流スイッチ回路の動作について説明する。

三相負荷Ｚへの電力付勢時には第４図（１）で示される
時刻ＴＯにおいて前記ＯＮ１０　Ｆ　ＦスイッチＳＷが
閉じられると、端子ｐ１４　　はｒＨＪレベルから「Ｌ
」レベルに変化し、このレベル変化Ｈ→ＬはＯＮ信号と
して入力インター７エイスＣ２を介してライン！１に導
出される。このＯＮ信号は第１遅延回路ＤＬＩの入力端
子に与えられ、第１遅延回路ＤＬＩは上記ＯＮ１０　Ｆ
　Ｆスイッチｓｗの開閉時のバウンス波形をキャンセル
するために予め時刻ＴＯを基準として遅延時間ｔ１　　
に設定されており、第４図（２）に示すように時刻Ｔ１
において信号Ａを導出する。この信号ＡはＡＮＤ５’−
）Ｇ１５と、ＮＯＴデーデーＩＯを介して反転された後
、ＡＮＤデートＧ１２．Ｇ１３の各一方の入力端子と、
ＮＯＴデートＧ４を介して反転された後ＥＸ−ＯＲデー
）Ｇ６の一方の入力端子と、第３および第４微分回路Ｑ
３．Ｑ４の入力端子と、さらにｆ：ＩＳ２遅延回路ＤＬ
２の入力端子とにそれぞれ与えられる。

ＰＩＳ２遅延回路ＤＬ２は、第１図のリレーＲ８Ｉ〜Ｒ
３５がそれぞれ定められた位相で導通、あるいは遮断す
るために正常なゼロクロス検出信号を得るための誤動作
防止用として設けられ、予め時刻Ｔ１を基準として遅延
側１２　　（ｔ２　≧２　ｙｒ、ただしπ＝１８０度）
に設定されており、電力付勢時には第４図（５）に示す
ように時刻Ｔ２において信号りを導出する。この信号り
はＮＯＴデー）Ｇ３を介して第３遅延回路ＤＬ３の入力
端子およびＥＸ−ＯＲデデーＧｌ、Ｇ２の各一方の入力
端子に与えられる。

第３遅延回路ＤＬ３は、第１図におけるリレーＲ８３の
リレースイッチｓｗ３をダイオードＤ１の遮断時に導通
させるためと、第１図におけるリレーＲ８４のリレース
イッチｓｗ４をダイオードＤ２の導通時に導通させるた
めに予め時刻Ｔ２を基準として遅延回時開ｔ３　（ｔ３
≧２Ｋ）に設定されており、電力付勢時には第４図（６
）に示すように時刻Ｔ５において信号Ｅを導出する。こ
の信号Ｅは前記ＥＸ−ＯＲデー）Ｇｌの他方の入力端子
および第４遅延回路ＤＬ４の入力端子に与えられ、ＥＸ
−ＯＲデー）Ｇｌはこれによって前記信号りと信号Ｅの
ＥＸ−ＯＲをとってその出方を３人カＡＮＤデー）Ｇ８
の入力端子に導出する。ＥＸＯＲデートＧ２は信号りと
、ｔＩＳ４遅延回路ＤＬ４の出力信号ＦとのＥＸ−ＯＲ
をとってその出力を３人カＡＮＤ５／−トＧ７．Ｇ９の
各１の入力端子に導出する。

！！ｆｓ４遅ｇ　回路Ｄ　Ｌ　４　ハ、１１図７７）’
ｊシレー８２のリレースイッチｓｗ２がダイオードＤ１
の導通時に、電力付勢時にお（２１ては導通、電力消勢
においては遮断するため、およびリレーＲ８３のリレー
スイッチｓｗ３が電力情勢時において、ダイオードＤ１
の遮断時に遮断するために設けられ、第４図（７）に示
すごとく時開Ｔ５を基準として遅延時間ｔ４　　に設定
されており、時刻Ｔ９において信号Ｆを導出する。検出
トランスＰＴの２次側コイルＬ２は第３図（３）に示す
電圧ｖｂをまず検出し、次いでリレースイッチｓｗ３が
導通するとリングコアに内を貫通しているラインノｂに
よってｂ相電流Ｉ）を検出し、端子Ｐ　１　、Ｐ　２を
介して比較回路ｃｌｊよこれによって第３図（８）に示
す信号Ｇを導出し、第１微分回路Ｑｌ、Ｑ２の各入力端
子に与える。

第４微分回路Ｑ４は信号Ａの立下りでパルスを発生させ
、第３微分回路Ｑ３は信号Ａの立上りでノ（ルスを発生
させ、これらのパルスはＮＯＲデートＧ１１を介して第
４ワンショット回路Ｆ４に入力され、第４フンショット
回路Ｆ４は第４図（３）に示す信号Ｂを導出し、この信
号Ｂと、ライン！３を介して得られるＥＸ−ＯＲデー）
Ｇ６の出力とラインノ２を介して得られるＯＮ信号の反
転信号とは第１リレー駆動回路に１のセット、リセット
信号発生回路を形成する３人力ＡＮＤデー）Ｇ１７の各
入力に与えられ、第４図（２０）に示すセット信号ＳＬ
Ｓが導出されてリレーＲ８Ｉが駆動され、そのリレース
イッチｓｗｌは導通する。

リレースイッチｓｗｌが導通すると前記検出トランスＰ
Ｔは電圧ｖｂを検出し、その出力を比較回路Ｃ１に導出
する。

信号りのレベルが第４図（５）に示す時刻Ｔ２において
ＨからＬに変化した後、最初に得られる前記電圧ｖｂの
正から負へのゼロクロス、すなわち第３図および第４図
における時刻Ｔ４において第３ワンショット回路Ｆ３が
動作し、第４図（９）に示す信号Ｈな導出する。この信
号Ｈは予め設定された時間中ｔ５　　（ｔ５≧７π／６
）を有するパルスである。信号Ｈの期間内において検出
される電圧■ｂの負荷から正へのゼロクロス、すなわち
第３図、第４図の時刻Ｔ６のゼロクロス検出信号によっ
て第２ワンショット回路Ｆ２が動作し、第４図（１１）
に示す信号Ｊを導出する。

上記信号Ｈは第５遅延回路ＤＬ５によって第４図（９）
に示すように時開ｔ６　　（ｔ６＝ｙ／３）遅れ、第４
図（１０）に示す信号■が導出される。また信号Ｊは、
第６遅延回路ＤＬ６によって第４図（１１）に示すよう
に時間七〇遅れ、第４図（１２）に示す信号Ｋが導出さ
れる。これらの遅延信号Ｊ、には、前記電圧ｖｂのゼロ
クロス検出信号を等価的に電圧Ｖｃのゼロクロス検出信
号とする目的のために設定されている。

信号Ｈと、ＮＯＴＯＲデートＧ６して得られる信号Ｊの
反転出力とのＡＮＤ出力と、ライン！２を介して得られ
るＯＮ信号の反転出力と、ラインノ３を介して得られる
ＥＸ−ＯＲデー）Ｇ６の出力とは、第３リレー駆動回路
に３のセット、リセット信号発生回路を形成する３人力
ＡＮＤデートＧ２０の各入力端子に与えられ、第４図（
２１に示すセット信号Ｓ３Ｓが導出されてリレーＲ８３
が駆動されリレースイッチｓｗ３は導通する。

次に信号Ｊと、ラインノ２を介して得られるＯＮ信号の
反転出力と、ライン！３を介して得られるＥＸ−ＯＲデ
ートＧ６の出力とは、第２リレー駆動回路に３のセット
、リセット信号発生回路を形成する３人力ＡＮＤデー）
Ｇｌ　８の各入力端子に与えられ、第４図（２２）に示
すセット信号Ｓ２８が導出されてリレーＲ３２が駆動さ
れリレースイッチｓｗ２は導通する。

信号Ｉとフィン、ｉ２′２を介して得られるＯＮ信号の
反転出力とラインノ３を介して得られるＥＸＯＲデー）
Ｇ６の出力とは、第５リレー駆動回路に５のセット、リ
セット信号発生回路を形成する３ｘ　−ｈ　Ａ　Ｎｒｒ
ｓ　Ｊ／　−Ｌ　（”：　９　Ａ　ｅｒｒ　Ｌ　Ｌ力６
羊にＸｉられセット信号Ｓ５Ｓが導出されてリレーＲ８
５が駆動されリレースイッチｓｗ５は導通する。

信号にとラインＪ！２を介して得られるＯＮｉ号の反転
出力と、ラインノ３を介して得られるＥＸ−ＯＲデー）
Ｇ６の出力とは第４リレー駆動回路に４のセット１、リ
セット信号発生回路を形成する３人力ＡＮＤデー）Ｇ２
２の各入力端子に与えられ、第４図（２４）に示すセッ
ト信号Ｓ４Ｓが導出されてリレーＲ８４は駆動されその
リレースイッチ＝ｗ４が導通ずる。

これによってリレースイッチｓｗ３がダイオードＤ１遮
断時に導通し、続いてリレースイッチＳｗ２がダイオー
ドＤ１導通時に導通し、リレースイッチｓｗ４がダイオ
ードＤ２導通時に導通する。

以上の一連の動作によってゼロクロスで電力付勢が完了
する。

次に電力消勢時には第３図および第４図に示される時刻
′ｒ１１においてＯＮ１０　Ｆ　ＦスイッチＳＷが開か
れることによって、端子Ｐ１４はｒＬＪレベルからｒＨ
Ｊレベルに変化し、このＬ−４Ｈのレベル変化は第４図
（１）に示すＯＦＦ信号として遅延回路ＤＬＩ〜ＤＬ４
によって予め設定された遅延時間ｔ１〜ｔ４にしたがっ
てそれぞれ出力が変化する。

まず第４図（１）に示す時刻Ｔ１１においてＯＦＦ信号
が導出され、続いて時間ｔ１遅れて第４図（２）に示す
時刻Ｔ１２において信号Ａが反転してＬ−４Ｈとなる。

上記信号Ａの反転出力は第４微分回ｗｒＱ４によってそ
の立下りでパルスが発生し、第４ワンショット回路Ｆ４
を動作させ、第４図（３）で示す信号Ｂを再び導出する
。この信号ＢはＯＦＦ信号導出後すべでのリレースイッ
チがリセット動作を完了し、復旧するまでの時間に等し
い時間巾Ｗを有するパルスである。

ＯＦＦ信号は＄２遅延回路ＤＬ２によって時間ｔ２　　
遅れ、第４図（５）に示す時刻Ｔ１３においてレベルが
ｒＬＪからｒＨＪに変化する。上記信ｔＤの反転出力が
導出されてから最初に得られるｂ相負荷電流ｒｂの正か
ら負へのゼロクロス点、すなわち第３図（６）の時刻Ｔ
１４で第１ワンショット回路Ｆ１が動作し、第４図（９
）に示す時刻Ｔ１４でＭ間中Ｗ　２　（Ｗ　２≧２π／
３）の信号Ｈ′を導出する。

この信号Ｈの期間中に得られる正へのゼロクロス点、す
なわち第３図（６）の時刻Ｔ１６で第２ワンショット回
路Ｆ２が動作し、第４図（１１）に示す時刻Ｔ１６で時
間中Ｗ　３　（Ｗ　３≧２に）の信号Ｊを導出する。こ
の信号Ｊの期間中に得られる電流■ｂの正から負へのゼ
ロクロス点、すなわち第３図（６）で示す時刻Ｔ１７で
第３ワンショット回路Ｆ３が動作し、ｆＩＳ４図（１４
）の時刻Ｔ１７で示す時間中Ｗ　５　（Ｗ　５≧リレー
スイッチの動作時ｆｌｆｌ）の前記信号Ｈは第７遅延回
路ＤＬ７によって時間ｔ７（ｔ７　＝　２　ｘ／３　）
だけ遅延され、第４図（１３）で示す信号Ｉ−が導出さ
れる。この信号りはｂ相電流１１３とＣ相電流Ｉｃ　ど
の位相差２π／３を形成し、これによって電流Ｉｃのゼ
ロクロス、くを等価的にえようとするもので第３図（７
）に示す電流Ｉｃの時刻Ｔ１５における正から負へのゼ
ロクロス、くと一致する。

信号Ｈと信号Ｊの出力反転信号とのＡＮＤと、ラインノ
１を介して得られるＯＦＦ信号と、ライン７３を介して
得られるＥＸ−ＯＲデートＧ６の出力とは第４リレー駆
動回路に４のセット、リセット入力信号発生回路を形成
する３人力ＡＮＤデー）Ｇ２３の各入力端子に与えられ
、第４図（２５）に示すリセット信号Ｓ４Ｒが導出され
、リレーＲ８４は復旧し、リレースイッチｓｗ４は第４
図（１９）に示されるように信号Ｊと、ＯＦＦ信号と、
ライン！３を介しで与えられるＥＸ−ＯＲデートＧ６の
出力とは、第２リレー駆動回路に２のセット、リセット
入力信号発生回路を形成する３人力ＡＮＤデー）Ｇｌ　
９の各入力端子に与えられ、第４図（１７）に示すリセ
ット信号Ｓ２Ｒが導出され、リレーＲ８２は復旧し、リ
レースイッチｓｗ２は第４図（１７）で示されるように
遮断される。

信号りと、ＯＦＦ信号と、ラインノ３を介して与えられ
るＥＸ−ＯＲデー）Ｇ６の出力とは、第５リレー駆動回
路に５のセット、リセット入力信号発生回路を形成する
３人力ＡＮＤデー）Ｇ２５め欠Ｉ＋港ヱｔゆ六＋ＳＬ柄
　鎗Ａ阿ｔ９区Ａ鴫キ＋１１セット信号Ｓ５Ｒが導出さ
れ、リレーＲ３５は復旧し、リレースイッチｓｗ５は第
４図（１８）で示されるように遮断される。

信号Ｈと、ＯＦＦ信号と、ラインノ３を介して与えられ
るＥＸ−ＯＲデートの出力とは第３リレー駆動回路のセ
ット、リセット入力信号発生回路を形成する３人力ＡＮ
Ｄデー）Ｇ２１の各入力端子に与えられ、第４図（２８
）で示すリセット信号Ｓ３Ｒが導出され、リレーＲ８３
は復旧し、リレースイッチｓｗ３は第４図（１６）で示
されるように遮断される。

信号Ｃと、ＯＦＦ信号と、ライン！３を介して得られる
ＥＸ−ＯＲデー）Ｇ６の出力とは、第１リレー駆動回路
に１のセット、リセット入力信号発生回路を形成する３
人力ＡＮＤデー）Ｇｌ　７の各入力端子に与えられ、第
４図（２９）で示すリセット信号ＳＩＲが導出され、リ
レーＲ８Ｉは復旧し、リレースイッチｓｗｌは第４図（
１５）で示されるようにＪ！！断される。

以上のようにリレースイッチｓｗ４はダイオ−ＶＤ２導
通時に遮断され、リレースイッチｓｗ２はダイオードＤ
１導通時に遮断され、リレースイッチｓａ＋３がグイオ
ードＤ１遮断時に遮断され、最後にリレースイッチｓｗ
ｌが遮断される。このようにして三相負荷Ｚのゼロクロ
ス遮断が実現される。

効　　果 以上のように本発明によれは三相交流回路の２相の位相
差を検出し、リレースイッチを動作させてゼロクロス開
閉を行なわせるようにしたので、負荷開閉時の７−クの
発生が抑制され、接点の損傷が無く、低発熱のため小型
、しかも長寿命の三相交流スイッチ回路を実現すること
ができる。

【図面の簡単な説明】

第１図は三相交流スイッチ回路の電気回路図、第２図は
制御回路２の回路図、第３図は三相交流回路の波形図、
第４図は制御回路２のタイミングチャートである。 １・・・三相交流スイッチ回路、２・・・制御回路、Ａ
Ｃ・・・三相交流′Ｋｉ源、Ｃ１・・・入力比較回路、
ＤＬＩ〜ＤＬ４・・・遅延回路、ＰＴ・・・ゼロクロス
検出トランス、ＲＳ　１−　ＲＳ　５　、・・リレー、
５ｗ１−５ｗ５・・・リレースイッチ 代理人　　弁理士　画数　圭一部 手続補正書 昭和６０年１（Ｒ１２４日

Claims (1)

1. 【特許請求の範囲】 三相交流電源の第１相、第２相および第３相の各ライン
   に直列にそれぞれ介在される第１スイッチング手段、第
   ２スイッチング手段および第３スイッチング手段と、 各相のラインのいずれか一つのラインにおいて各スイッ
   チング手段よりも負荷側に接続され、当核ラインに関連
   する電流および電圧の位相を検出する検出する検出手段
   と、 第１スイッチング手段の開閉動作を制御する第１制御回
   路と、 検出手段からの信号に基づいて第２スイッチング手段お
   よび第３スイッチング手段の開閉動作を制御する第２、
   第３制御回路とを含み、 第１スイッチング手段は、第１リレースイッチを含み、
   第２スイッチング手段は第２リレースイッチと第３リレ
   ースイッチとを含み、第３リレースイッチには第１ダイ
   オードが直列に接続され、第３スイッチング手段は第４
   リレースイッチと、第５リレースイッチとを含み、第５
   リレースイッチには第２ダイオードが直列に接続され、 第２リレースイッチおよび第３リレースイッチは第１ダ
   イオードに関する順方向電流および逆方向電流の各場合
   に対応してそれぞれ導通／遮断動作を行なうように制御
   され、また第４リレースイッチおよび第５リレースイッ
   チは第２ダイオードに関して順方向電流および逆方向電
   流の各場合に対応してそれぞれ導通／遮断動作を行なう
   ように制御することを特徴とする三相交流スイッチ回路
   。