JPS61296627A - 三相交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、三相交流スイッチ回路に関し、さらに詳しく
はリレースイッチを用いてゼロクロス開閉を行なうよう
にしだ三相交流スイッチ回路に関する。

背景技術 三相交流回路の開閉器としては電磁開閉器（マグネット
リレー）、ソリッドステートリレー（ＳＳＲ）等が用い
られている。これら開閉器のうち、電磁開閉器は導通抵
抗（ＯＮ抵抗）が低く、通電時の発熱したがって温度上
昇が低いので小型化で島、またソリッドステートリレー
は機械的接点が無いので長寿命である、といった長所を
有する反面、電磁開閉器には開閉時の突入電流やアーク
の発生によって接点が損傷し寿命が短い、またソリッド
ステートリレーは導通抵抗（ＯＮ抵抗）が大で通電時の
発熱のだめの大きな放熱器を必要とし、小型化が困難と
いった欠点があった。このため通電時の導通抵抗が低く
、発熱量の少ない長寿命でしかも小型の電磁開閉器が所
望されていた。

目　　　的 本発明の目的は、上述の技術的課題を解決し、従来の電
磁開閉器とソリッドステートリレーの長所をとりいれ欠
点を補い、導通抵抗が低くしがも小型長寿命の三相交流
スイッチ回路を提供することである。

実施例 第１図は本発明の一実施例の電気回路図である。

三相交流電源ＡＣのＣ相、ｂ相、Ｃ相の各相は、三相交
流スイッチ回路１の電源端子ａ１．ｂｌ　、ｃｌ　　に
それぞれ接続され、三相負荷Ｚを構成するＺａ、Ｚｂ、
Ｚｃの各相負荷は端子ａ２、ｂ２、ｃ２にそれぞれ接続
されている。端子ａｌ、ａ２間にはリレーＲ８１の第１
のリレースイッチ５ｗ１ａが介在している。

端子ｂ１には、リレーＲ８２，Ｒ８３のリレースイッチ
ｓｗ２　ａｔ　ｓｗ３　ａおよびリレーＲ８Ｉのリレー
スイッチ５ｗ１ｂの各一方の端子が接続されている。

端子ｃ１　　には、リレーＲ８４，Ｒ３５のリレースイ
ッチｓｗ４　ａ、ｓｗ５　ａおよびリレーＲＳＩのリレ
ースイッチ５ｗ１ｃの各一方の端子が接続されている。

第１ゼロクロス検出トランス２ａには１次コイルＬ１．
２次コイルＬ２が巻回され、ＩＪｆＪ２ゼロクロス検出
トランス２ｂには１次コイルＬ３．２次コイルＬ４が巻
回されている。第１ゼロクロス検出トランス２ａの２次
コイルＬ２は制御回路３に接続され、第２のゼロクロス
検出トランス２ｂの２次コイルＬ４はおなじく制御回路
３に接続されている。

第１ゼロクロス検出トランス２ａの１次側コイルＬ１の
一端は抵抗Ｒ１に、他端はリレースイッチｓｗ２の他方
の端子に接続されている。＄２ゼロクロス検出トランス
２ｂの１次側フィルＬ３の一端は抵抗Ｒ２に接続され、
他端はリレースイッチｓｗ４の他方の端子に接続されて
いる。端子ｂ２　　にはダイオードＤ１のカソードが接
続され７ノードはリレースイッチｓｗ３の他方の端子に
接続されている。前記１次側コイルＬ３の一端は抵抗Ｒ
２に、他端はリレースイッチｓｗ４の他方の端子に接続
されるとともに、これによりリングファに２１．に２２
を貫通する電流ゼロクロス検出ラインＪ！ｃを介して端
子ｃ２　に接続されている。ダイオードＤ２の７ノード
はリレースイッチｓ＠５の他方の端子に、カソードはリ
レースイッチｓｗ４の他方の端子に接続されている。前
記リレーＲＳＩ〜Ｒ８５は制御回路３のリレー駆動回路
（図示せず）の各村をなす出力端子Ｐ　３　、Ｐ　４　
；Ｐ　５　、Ｐ　６　：Ｐ　７　、Ｐ　８　；Ｐ９、Ｐ
ｌｏ；　Ｐｌｌ、ＰＩ３にこの順序で接続されている。

制御回路３の端子Ｐ１５　　には電源電圧＋Ｖｃｃが接
続され、また端子Ｐ１５．Ｐ１６開には抵抗Ｒ３が接続
され、端子Ｐ１６．Ｐ１７間には０Ｎ１０ＦＦスイツチ
ＳＷが接続され、端子Ｐ１７は接地されている。これに
よってスイッチＳＷが開（ＯＦ　Ｆ　）のときは端子Ｐ
１６はｒＨＪレベルとなり、スイッチＳＷが閉（ＯＮ）
のときは、端子Ｐ１６は［、Ｊレベルとなる。

ＦＡ２図は制御回ｖ１３の回路図である。第１比較回路
Ｃ１の比較入力端子Ｐ３１．Ｐ３２には前述の検出コイ
ルが接続され、第２比較回路Ｃ２の比較入力端子Ｐ３３
．Ｐ３４には前述の検出コイルＬ４が接続されている。

第１比較回路Ｃ１の出力は第１および第２微分回路Ｑｌ
、Ｑ２の各入力端子に接続され、第１微分回路Ｑ１の出
力は３人力ＡＮＤデー）Ｇｌの第２入力端子に接続され
、第２＠分回路Ｑ２の出力は３人力ＡＮＤデー）Ｇ２の
第２入力端子に接続されている。第２堪較回路Ｃ２の出
力は第３お上Ｖ第４微分回路Ｑ３．Ｑ４の各入力端子に
接続され、第３微分回路Ｑ３の出力は分岐して、一方は
３人力ＡＮＤデー）Ｇ３の第２入力端子に、他方は３人
力ＡＮＤデー）Ｇ５の第２入力端子に接続され、第４微
分回路ＤＬ４の出力は分岐して、一方は３人力ＡＮＤデ
ートＧ４の＄２人力端子に、他方は３人力ＡＮＤゲート
Ｇ６の第２人力端子に接続されている。＊子Ｐ１５　に
は電源電圧＋Ｖｃｃが接続され、端子Ｐ１５゜ＰＩ３間
には抵抗Ｒ３が、端子Ｐ１６．Ｐ１７間にはＯＮ１０　
Ｆ　ＦスイッチＳ界が接続され、端子Ｐ１７　　は接地
される。

端子Ｐ１６は入力インター７エイスＣ３の入力端子と接
続されており、入力インター７エイスＣ３は前記スイッ
チＳＷのスイッチング態様に対応した出力をライン！１
に導出する。ライン！１は３分岐し、その１は第１遅延
回路ＤＬＩの入力端子に、その２はＮＯＴデー）Ｇ２１
の入力端子に、その３は３人力ＡＮＤデー）Ｇ２３．Ｇ
２５．Ｇ２７、Ｇ２９．Ｇ３１の各第２入力端子に共通
に接続されている。前記ＮＯＴデー）Ｇ２１の出力端子
はライン第２を介して３人力ＡＮＤデー）Ｇ２４゜Ｇ２
６．Ｇ２８．Ｇ３０．Ｇ３２の各第２入力端子に共通に
接続されている。

第１遅延回路ＤＬＩの出力は分岐して、一方はＮＯＴデ
ートＧ１９の入力端子に、他方は第５、第６の微分回路
Ｑ５．Ｑ６の各入力端子にそれぞれ接続されている。Ｎ
ＯＴデートＧ１９の出力は分岐して一方は第２遅延回路
ＤＬ２の入力端子に、他方はＥＸ−ＯＲデートＧ２０の
一方の入力端子に接続されている。ＰＩＳ２遅延回路Ｄ
Ｌ２の出力は分岐して第３遅延回路ＤＬ３の入力端子に
、他方はＮＯＴＯＲデート０１６力端子とＡＮＤデート
Ｇ第２．Ｇ１７の各一方の入力端子にそれぞれ共通に接
続されている。第３遅墓回路ＤＬ３の出力は分岐して一
方は第４遅延回路ＤＬ４の入力端子に、他方はＮＯＴデ
ー）ＧＩＯの入力端子およびＡＮＤデー）Ｇｌ　７の一
方の入力端子にそれぞれ共通に接続されている。

第４遅延回路ＤＬ４の出力は分岐して一方はＥＸ−ＯＲ
デートＧ２０の他方の入力端子に、もう一方はＡＮＤデ
ー）Ｇ１４の一方の入力端子とＮＯＴＯＲデート０１６
力端子とにそれぞれ接続されている。前記ＮＯＴゲート
Ｇ１０の出力はＡＮＤデー）Ｇｌ　２の他方の入力端子
に接続されており、前記ＮＯＴゲートＧ１１の出力はＡ
ＮＤデー）Ｇ１３．Ｇ１４の各他方の入力端子に接続さ
れ、前記ＮＯＴゲートＧ１５の出力はＡＮＤデーデー１
７の他方の入力端子に接続されている。

前記ＡＮＤゲートＧ第２の出力はＯＲデート０１６の一
方の入力端子および３人力ＡＮＤデートＧ４の第３入力
端子に接続され、ＡＮＤデー）Ｇ１３の出力は前記ＯＲ
デー）Ｇｌ　６のの他方の入力端子および３人力ＡＮＤ
デー）Ｇ３の第３入力端子に接続されている。ＡＮＤデ
ー）Ｇｌ　４の出力はＯＲデー）Ｇｌ　８の一方の入力
端子および３人力ＡＮＤデー）Ｇ６の第１入力端子に接
続され、ＡＮＤデーデー１７の出力はＯＲデートＧ１８
の他方の入力端子おより３人力ＡＮＤデー）Ｇ５の第１
入力端子に接続されている。また前記ＯＲデー）Ｇｌ　
６の出力は３人力ＡＮＤデー）Ｇ２の第１入力端子に、
ＯＲデー）Ｇ１８の出力は３人力ＡＮＤデートＧ１の第
１入力端子にそれぞれ接続されている。第５微分回路Ｑ
５の出力はＮＯＲデー）Ｇ９の一方の入力端子に、第６
微分回路Ｑ６の出力はＮＯＲデー）Ｇ９の他方の入力端
子に接続されている。

第１のワンショット回路Ｆ１の入力端子は３人力ＡＮＤ
デー）Ｇ２の出力に、第２ワンショット回路Ｆ２の入力
端子は３人力ＡＮＤデー）Ｇｌの出力に、第３ワンショ
ット回路Ｆ３の入力端子はＮＯＲデー）Ｇ７の出力に、
第４ワンショット回路Ｆ４の入力端子はＮＯＲデー）Ｇ
８の出力に、第５ワンショット回路Ｆ５の入力端子はＮ
ＯＲデー）Ｇ９の出力に、また第６ワンショット回路Ｆ
６の入力端子は第７微分回路Ｑ７の出力にそれぞれ接続
されており、第７微分回路Ｑ７の入力端子は前記第５ワ
ンショット回路Ｆ５の出力に接続されている。３人力Ａ
ＮＤデー）Ｇｌの第３入力端子は前記第１ワンショット
回路Ｆ１の出力に、ＡＮＤデートＧ２の第３入力端子は
ＡＮＤデーデー３７の入力端子に、またＡＮＤデー）Ｇ
３．Ｇ４の各第１入力端子はＡＮＤデー）Ｇ３８の一方
の入力端子に共通に接続され、ＡＮＤデー）Ｇ５゜Ｇ６
の各ｐ１４２入力端子は共通に接続されて前記ＡＮＤゲ
ート０３８の他方の入力端子に接続されている。

ＡＮＤデー）Ｇ３．Ｇ４の各出力端子はＮＯＲデー）Ｇ
７の入力端子にそれぞれ個別的に接続され、ＡＮＤデー
トＧ５．Ｇ６の各入力端子はＮ。

ＲデートＧ８の入力端子にそれぞれ個別的に接続されて
いる。第１フンショット回路Ｆ１の出力は第５遅延回路
ＤＬ５の入力端子およびＡＮＤデーデー３７の一方の入
力端子に接続され、第２ワンショット回路Ｆ２の出力は
第６遅延回路ＤＬ６の入力端子、ＮＯＴゲートＧ３３の
入力端子および３人力ＡＮＤデート０２６の第３入力端
子に接続されている。

第３ワンショット回路Ｆ３の出力はＡＮＤデート６３８
の他方の入力端子に接続され、第４フンショット回路Ｆ
４の出力はＮＯＴデートＧ３４の入力端子および３入力
端子ＡＮＤデー）Ｇ３０゜Ｇ３１の各入力端子に接続さ
れ、第５７ンシヨツ）回ｙｌＩＦ５の出力は３入力端子
ＡＮＤデー）Ｇ２４の第３の入力端子に、ｔＪＳ６ワン
シヨツト回路Ｆ６の出力は３人力ＡＮＤゲートＧ２３の
第３の入力端子にそれぞれ接続されている。ＡＮＤデー
トＧ３６の一方の入力端子には第５遅延回路ＤＬ５の出
力が、他方の入力端子には第６遅延回路ＤＬ６の出力が
ＮＯＴデートＧ３５を介してそれぞれ個別的に接続され
、前記ＡＮＤゲートＧ３６の出力は３人力ＡＮＤデー）
Ｇ２５の第３の入力端子に接ｌ＆されている。

第６遅延回路ＤＬ６の出力はさらに３人力ＡＮＤデート
Ｇ２７の第３の入力端子に接続されている。ＡＮＤデー
デー３７の出力は３人力ＡＮＤデー）Ｇ２８の第３の入
力端子に、またＡＮＤデートＧ３８の出力は３人力ＡＮ
ＤデートＧ２９．Ｇ３２の各第３入力端子に接続されて
いる。３入力端子ＡＮＤデー）Ｇ２３．Ｇ２４．Ｇ２５
．・・・、Ｇ３１、Ｇ３２の各第１入力端子は共通に後
続されてＥＸ−ＯＲデー）Ｇ２０の出力に接続されてい
る。

第１リレー駆動回路に２のセット入力端子Ｓ１には、前
記３人力ＡＮＤゲートＧ２４の出力端子が接続され、リ
セット入力端子ｒ１　　には３人力ＡＮ４）ゲートＧ２
３の出力が接続されている。第２リレー駆動回路に２の
セット入力端子Ｓ２　　には３人力ＡＮＤデートＧ２６
の出力が接続され、リセット入力端子ｒ２　　には３人
力ＡＮＤデートＧ２５の出力が接続されている。第３リ
レー駆動回路に３のセット入力端子ｓ３　　には３人力
ＡＮＤデート力ＡＮＤデー）Ｇ２７の出力が接続されて
いる。

第４リレー駆動回路に４のセット入力端子ｓ４には３人
力ＡＮＤゲートＧ３０の出力が、リセット入力端子「４
　には３人力ＡＮＤデートＧ２９の出力が接続されてい
る。第５リレー駆動回路に５のセット入力端子ｓ５　　
には３人力ＡＮＤデー）Ｇ２４の出力が、リセット入力
端子ｒ５　　には　３　人力ＡＮＤデートＧ３１の出力
が接＃＆されている。

上記リレー駆動回路に１〜に５の各村をなす出力端子Ｐ
５．Ｐ６；Ｐ７．Ｐ８；Ｐ９．Ｐｉ　Ｏ；Ｐｉ　１゜Ｐ
ｉ２；Ｐｉ３．Ｐｉ４にはそれぞれリレーＲ８１〜Ｒ８
５のフィルが接続されており、各リレー駆動回路のセッ
ト入力端子がｒＨＪのとき、対応するリレーが能動化し
、各リセット入力端子がｒＨＪのとき対応するリレーは
非能動化する。

ＰＩＳ３図は第１図の三相交流回路各部の波形図であり
、第４図はｍ２図の制御回路３のタイムチャートである
。ｍ１図、第２図と、第３図、第４図とを対照しつつ、
以下本発明の一実施例の三相交情スイッチ冊蕗めΦｈ化
けついで！Ｕ叩中入三相負荷Ｚへの電力付勢時には第４
図（３）で示される時刻ＴＯにおいて、前記ＯＮ１０　
Ｆ　ＦスイッチＳ界が閉じられると、端子Ｐ１６はｒＨ
ＪレベルからｒＬＪレベルに変化し、このレベル変化ｒ
ＨＪ→「Ｌ」はＯＮ信号として入力インター７エースＣ
３を介してライン！１に導出される。このＯＮ信号は第
１遅延回路ＤＬ１の入力端子に与えられ、第１遅延回路
ＤＬＩは上記ＯＮ１０　Ｆ　ＦスイッチＳ界の開閉時の
チャタリング波形をキャンセルするために、予め時刻Ｔ
Ｏを基準として遅延時間ｔ１に設定されており、第４図
（４）に示すように時刻Ｔ１において信号Ａを導出し、
ＮＯＴデー）Ｇ１９を介して第２遅延時間Ｄ２の入力端
子およびＥＸ−〇ＲデデーＧ２０の一方の入力端子に与
えられている。

第２遅延時聞ｔ２　　は正常なゼロクロス検出信号を得
るために誤動作防止用として設けられ、前記信号Ａの立
下りより時間ｔ２だけ遅れた第４図（７に示す信号りを
導出し、第３遅延回＠ＤＬ３の入力端子に与えられる。

第３遅延回路ＤＬ３は第１図のリレーＲ８３のリレース
イッチｓｗ３がダイオードＤ１の遮断時、すなわち第３
図（３）で示す時刻Ｔ５〜Ｔ７のｂ相電圧ｖｂの負の半
サイクルの期間において導通するだめの電圧ｖｂのゼロ
クロス検出信号を得るためと、電力消勢時においてリレ
ーＲ８２のリレースイッチｓｗ２がダイオードＤ１導通
時、すなわち＠３図（７）で示す時刻Ｔ第２−Ｔ１４の
Ｃ相電流Ｉｃの負の半サイクルの期間内で遮断するため
の信号を得るために、予め時刻Ｔ１を基準として遅延時
間ｔ３　（ｔ３≧３π／７、ただしπ＝１８０度）に設
定されており、電力付勢時には第４図（８）に示す時刻
Ｔ７において信号Ｅを導出する。信号Ｅはまた第１図の
リレーＲ３５のリレースイッチｓｗ５がダイオードＤ２
の遮断時、すなわち第３図（４）に示す時刻Ｔ６〜Ｔ８
のＣ相電圧Ｖｃの負の半サイクルの期間内に導通するた
めに設けられている。

信号Ｅは、第４遅延回路ＤＬ４の入力端子に与えられる
。第４遅延回路ＤＬ４は、第１図のりレ−Ｒ８２のリレ
ースイッチｓｕ＋２がダイオードＤ１の導通時に導通す
るためのｂ相電圧ｖｂのゼロクロス検出信号を得るため
と、リレーＲ８４のリレースイッチｓｗ４がダイオード
Ｄ１導通時にＯＮするためのＣ相電圧Ｖｃのゼロクロス
検出信号を得るために、予め時ＲＴ７を基準として、遅
延時間ｔ４（ｔ４≧３π／７）に設定されており、第４
図（９）に示す信号Ｆを導出する。

なお上記信号Ｆは後述する電力消勢時において、第１図
のリレーＲ８３のリレースイッチｓｗ３がダイオードＤ
１遮断時に遮断するためのＣ相電流ｒｅゼロクロス検出
信号を得るためと、リレーＲ６５のリレースイッチｓｗ
５がダイオードＤ２遮断時に遮断するだめのＣ相電流Ｉ
ｅゼロクロス検出信号を得るためと、リレーＲ３４のリ
レースイッチｓｗ４がダイオードＤ１導通時に遮断する
ためのＣ相電流Ｉｃでゼロクロス検出信号を得るために
も設けられているものである。

前記信号Ａはその立上りでパルスを発生する第５微分回
路Ｑ５と、立下りでパルスを発生する第６微分ｍｌ蕗０
６のＺ大力振子【〜五９ム鉛　渭カイ汁勢時には第６微
分回路Ｑ６がらのパルスによってｔＩＳ５ワンショット
回路Ｑ５が動作し、第４図（５）で示す信号Ｂを導出す
る。

第１図示のゼロクロス検出用トランスＰＣＴ　１　。

ＰＣＴ２はリレーＲ８Ｉのリレースイッチｓｗｌの遮断
時にはそれぞれｂ相電圧ｖｂとＣ相電圧Ｖｅの波形を検
出上、電力付勢後はリングコアに２２内を貫通する電流
ゼロクロス検出ラインによってＣ相電流Ｉｃの波形を検
出し、これら検出波形を端子Ｐ１　＊ｐ　２　、Ｐ　３
　、Ｐ　４を介しテ入力比較回路Ｃ１，，Ｃ２にそれぞ
れ導出する。したがって第１人力比較回路Ｃ１の出力端
子には、ｔＪＳ４図（１）で示す第１ゼロクロス検出信
号Ｇが導出され、第２人力比較回路Ｃ２の出力端子には
第４図（２）で示す第２ゼロクロス検出信号Ｈが導出さ
れている。

前記信号りが、第４図（７）で示されるように時刻Ｔ１
がら、時間ｔ２　　遅れてｒＬＪレベルがらｒＨＪレベ
ルに変化した後に、最初に得られる１３図（３）の時刻
Ｔ５に示す電圧ｖｂの正から負へのゼロクロス点、すな
わち第４図（１）の時刻Ｔ５における前記信号Ｇの立下
りによって、第１ワンショット回路Ｆ１が動作し、第４
図（１０）で示す時間幅ｔ５（ｔ５≧７π／６）の信号
Ｉを導出する。

上記信号Ｉの導出期間内で得られる電圧ｖｂの負から正
へのゼロクロス点、すなわち第３図（３）に示す時刻Ｔ
８、すなわち第４図（１）の時刻Ｔ８における信号Ｇの
立上りによって第２ワンショット回路（２）が動作し、
第４図（１１）に示す時間幅Ｌ６のパルス信号Ｊを導出
する。

前述の信号りのレベルが、「Ｌ」→ｒＨＪに変化後最初
に得られろ第３図（４）の時刻Ｔ６に示すＣ相電圧Ｖｅ
の正から負へのゼロクロス点、すなわち第４図（２）の
時刻Ｔ６で示す示Ｈの立下りによって、第３ワンショッ
ト回路Ｆ３が動作し、第４図（第２）に示す信号Ｋが導
出される。信号には予め時間幅ｔ７　（ｔ７≧７π／６
）を有するパルスである。

この信号にの導出期間中に得られる第３図（４）の時刻
Ｔ９に示すＣ相電圧Ｖｃの負から正へのゼロクロス点、
すなわち第４図（２）の時刻Ｔ９に示す信号Ｈの立上り
によって第４ワンショット回路Ｆ４が動作し、第４図（
１３）に示す信号りを導出する。

信号しは時間幅ｔ８（ｔ８≧リレーの動作時間）を有す
るパルス信号である。

信号Ｂと、ライン！２を介して与えられるＯＮ信号の反
転出力と、ラインノ３を介して与えられるＥＸ−ＯＲデ
ー）Ｇ２０の出力とは、第１リレー駆動回路に１のセッ
ト、リセット入力信号発生回路を形成する３人力ＡＮＤ
デートＧ２４の各入力端子に与えられ、第４図（２１）
に示すセット信号ＳＩＳが導出され、リレーＲ８Ｉは駆
動され第１図示のリレースイッチＳ智１ａ−ｓｗｌｃが
連動して導通する。このタイミングは第４図（１６）に
示されている。

信号Ｉと、ＮＯＴＯＲゲートＧ２０して得られる信号Ｊ
の反転出力と、ＡＮＤ出カと、ラインノ２を介して得ら
れるＯＮ信号の反転出力と、ラインノ３を介して与えら
れるＥＸ−ＯＲゲートＧ２０の出力とは、第３リレー駆
動回路に３のセット、リセット入力信号発生回路を形成
する３人力ＡＮＤデー）Ｇ２８の各入力端子に与えられ
、第４図（２２）に示すセット信号Ｓ３Ｓが導出され、
リレーＲ３３は駆動され、第１図示のリレースイッチｓ
ｌＩ＋３が導通する。このタイミングは第４図（１７）
に示されている。

信号Ｊと、ラインノ２を介して得られるＯＮ信号の反転
出力と、ラインノ３を介して得られるＥＸ−ＯＲデート
Ｇ２０の出力とは、第２リレー駆動回路に２のセット、
リセット入力信号発生回路を形成する３人力ＡＮＤデー
）Ｇ２６の各入力端子に与えられ、第４図（２３）で示
すセット信号Ｓ２８が導出され、リレーＲ８２は駆動さ
れ、第１図示のリレースイッチｓｗ２が導通する。この
タイミングは第４図（１８）に示されている。

信号にとＮＯＴデー）Ｇ３４を介して得られる信号りの
反転出力とのＡＮＤ出力と、ライン！２を介して得られ
るＯＮ信号の反転出力と、ライン！３を介して得られる
ＥＸ−ＯＲゲートＧ２０の出力とは第５リレー駆動回路
のセット／リセット入力信号発生回路を形成する３人力
ＡＮＤデートＧ３２の各入力端子に与えられ、杭４Ｆ（
２４）で示すセット信号Ｓ５８が導出され、リレーＲ３
５は駆動されて第１図示のリレースイッチｓｗ５が導通
する。このタイミングは第４図（１９）に示されている
。

信号りと、ラインノ１を介して与えられるＯＮ信号と、
ライン！３を介して得られるＥＸ−ＯＲデー）Ｇ２０の
出力とは、＠４リレー駆動回路に４のセット、リセット
入力信号発生回路を形成する３人力ＡＮＤデートＧ３０
の各入力端子に与えられ、ｔＩＳ４図（２５）で示すセ
ット信号Ｓ４Ｓが導出され、リレーＲ８４は駆動されて
第１図示のリレースイッチｓｗ４が導通する。このタイ
ミングは第４図（２０）に示されている。

各信号によってリレーＲ８Ｉが・まず駆動されリレース
イッチｓｗｌａ−ｓｗｌｃを導通し、次にリレーＲ８３
がダイオードＤ１遮断時に駆動されてリレースイッチｓ
ｗ３を導通し、次にリレーＲ８５がダイオードＤ２ｇ断
時に駆動されてリレースイッチｓｗ５が導通し、次にリ
レーＲ８２がダイオードＤ１遮断時に駆動されリレース
イッチＳ…２を導通し、最後にリレーＲ８４がダイオー
ドＤ２遮断時に駆動されリレースイッチｓｗ・４が導通
する。以上の一連の動作によって三相負荷Ｚへの電力付
勢がゼロクロスで実現される。

次に電力消勢時にはＯＮ１０　Ｆ　ＦスイッチＳ界が開
かれると、端子Ｐ１６は「Ｌ」レベルからｒＨＪレベル
に変化し、このレベル変化ｒＬＪ→ｒＨＪは第４図（３
）の時刻ＴＩＯで示すようにＯＦＦ信号として遅延回路
ＤＬ’ｌ〜ＤＬ４によって予め設定された時間ｔ１〜ｔ
４に従ってそれぞれ出力が変化する。

まず第４図（３）に示す時刻Ｔ１０においてＯＮ信号の
レベルｒＬＪがｒＨＪに反転する。以後この信号をＯＦ
Ｆ信号と記す。上記ＯＦＦ信号は第１遅延回路ＤＬＩに
よって時間ｔ１遅れ、第４図（４）の時刻Ｔｌｌにおい
て信号Ａが反転し、この信号Ａの反転出力は第５微分可
路Ｑ５に与えられ、上記反転による立上り部でパルスが
発生され、このパルスによって第５ワンショット回路Ｆ
５が動作し、第４図（５）の時刻Ｔ１１で示す信号Ｂを
導出する。

この信号Ｂは時間幅Ｗｌ（Ｗｌ≧リレーの動作時間）を
有するパルスである。

イコ号Ｂは立上りでパルスを発生させる第７＠分回路Ｑ
７に入力され、その発生パルスは第６ワンショット回路
Ｆ６に導出され、ｐｌＩＪ６ワンシヨツト回路Ｆ６は第
４図（６）に示す信号Ｃを導出する。

前記信号りの反転出力が導出されてから最初に得られる
Ｃ相負荷電流Ｉｃの正から負へのゼロクロス点、すなわ
ち第３図（７）の時刻Ｔ第２で第１ワンショット回路Ｆ
１が動作し、第４図（１０）Ｔ示す信号Ｉを再１導出す
る。

信号■の期間中に得られるＣ相負荷電流Ｉｃの負から正
へのゼロクロス点、すなわち第３図（７）の時刻Ｔ１４
で、！＠２ワンショット回路Ｆ２および第３フンショッ
ト回路Ｆ２お上び第３ワンショット回路Ｆ３が動作し、
Ｐ２Ｓ５図（１１）の時刻Ｔ１４に示す信号Ｊ、Ｋを再
び導出する。

信号にの期間中すなわち＠４図（第２）の時刻Ｔ１４〜
Ｔ１６において得られるＣ相負荷電流１ｃの正から負へ
のゼロクロス点、すなわち第３図（７）の時刻Ｔ１６に
おいて、第４ワンショット回路Ｆ４が動作し、第４図（
１３）の時刻Ｔ１６に示す信号りが再び導出される。

信号■はｂ相負荷電流１ｂの正の位相と等しい信号とす
るために、ｂ相電流ＩｂとＣ相電流Ｉｃの位相差２几／
３に等しい遅延時間Ｗ２（Ｗ２＝２π／３）の第５遅延
回路ＤＬ５に入力され、第４図（１４）に示す信号Ｍが
導出される。

信号Ｊは電流Ｉｃの負の位相と等しい位相の信号とする
ために、電流ＩｂとＩｃの位相差２π／３に等しい遅延
時間Ｗ２（Ｗ２＝２π／３）の第６遅延回路ＤＬ６に入
力され、第４図（１５）に示される信号Ｎが導出される
。

信号Ｍと、ＯＦＦ信号の反転信号とのＡＮＤ出力と、Ｏ
ＦＦ信号と、ラインノ３を介して得られるＥＸ−ＯＲデ
ートＧ２０の出力とは、第２リレー駆動回路に２のリセ
ット入力信号を形成する３人力ＡＮＤデートＧ２５の各
入力端子に与えられ、第４図（２６）で示すリセット信
号Ｓ２Ｒが導出され、リレーＲ８２は復旧し、第１図示
のりレースイツチｓｗ２は第４図（１８）で示されるよ
うに遮断する。

信号Ｎと、ＯＦＦ信号と、ライン！３を介して得られる
ＥＸ−ＯＲデー）Ｇ２０の出力とは第３リレー駆動回路
に３のリセット入力信号を形成する３人力ＡＮＤデート
Ｇ２７の各入力端子に与えられ、第４図（２７）で示す
リセット信号Ｓ３Ｒが導出され、リレーＲ８３は復旧し
、第１図示のリレースイッチｓｗ３は第４図（１７）で
示されるように遮断する。

信号にと信号りの反転信号とのＡＮＤ出力と、ＯＦＦ信
号と、ラインノ３を介して得られるＥＸ−ＯＲデー）Ｇ
２０の出力とは、第４リレー駆動回路に４のリセット入
力信号を形成する３人力ＡＮＤデートＧ２９の各入力端
子に与えられ、第４図（２８）で示すリセット信号Ｓ４
Ｒが導出され、リレーＲ３４は復旧し、第１図示のリレ
ースイッチｓｗ４は第４図（２０）で示されるように遮
断する。

信号りと、ＯＦＦ信号と、ライン！３を介して得られる
ＥＸ−ＯＲデートの出力とは、ｆｊＳ５リレ−駆動回路
に５のリセット入力信号を形成する３人力Ａ　Ｎ　Ｄデ
ートＧ３１の各入力端子に与えられ、第４図（２つ）で
示すリセット信号Ｓ５Ｒが導出され、リレーＲ８５は復
旧し、第１図示のリレースイッチｓｗ５はｆＩ４４図（
１９）で示されるように遮断する。

信号Ｃと、ＯＦＦ信号と、ライン！３を介して得られる
ＥＸ−ＯＲデー）Ｇ２０の出力とは、第１リレー駆動回
路に１のリセット入力信号を形成する３人力ＡＮＤデー
）Ｇ２３の各入力に与えられ、第４図（３０）で示すリ
セット信号ＳＩＲが導出され、リレーＲ６Ｉは復旧し、
第１図示のリレースイッチｓｗｌ　ａ−ｓｗｌ　ｃは第
４図（２１）で示されるように遮断する。

前述の各信号によってリレー駆動回路に１〜に５が復旧
し、第１図示のダイオードＤ１遮断時にリレースイッチ
ｓｗ２が遮断され、ダイオードＤ２遮断時にリレースイ
ッチｓｗ４が遮断され、つづいてグイオードＤ１遮断時
にリレースイッチｓｗ３が遮断され、ダイオードＤ２が
遮断時にリレースイッチｓｗ５が遮断され、最後にリレ
ースイッチｓａｉ１Ｂ−ｓｗｌｃが遮断される。以上の
一連の動作によって、リレーを用いた三相負荷Ｚへの電
力消勢がゼロクロスで実現される。

効　　果 以上のように本発明によれば三相交流回路の二相の位相
差を検出し、リレースイッチを動作させてゼロクロス開
閉な行わせるようにしたので、ライン開閉時のアーク発
生が抑制され、リレースイッチの損傷がなく、低発熱の
ため小型、しかも長寿命の三相交流スイッチ回路を実現
することができる。またフィン開閉時にリーク電流が発
生せず、かつ負荷と三相交流電源とが完全に絶縁された
ゼロクロス開閉可能な三相交流スイッチ回路を実現でき
る。

【図面の簡単な説明】

ｔｊＳ１図は三相交流スイッチ回路１の電気回路図、ｔ
ｐＪ２図は制御回路３の回路図、第３図は三相交流スイ
ッチ回路１の波形図、第４図は制御回路３のタイミング
チャートである。 １・・・三相交流スイッチ回路、２ａ、２ｂ・・・トラ
ンス、３・・・制御回路、ＡＣ・・・三相交流電源、Ｃ
Ｉ。 Ｃ２・・・入力比較回路、Ｄｉ、Ｄ２・・・ダイオード
、ＤＬＩ〜ＤＬ６・・・遅延回路、Ｆ１〜Ｆ６・・・ワ
ンショット回路、ｒｕ／１　ａ−Ｓ”Ａ’　Ｉ　ＣＨＳ
ｕ７２−　Ｓｕｊ　　５・・・リレースイッチ、Ｚ・・
・負荷 代理人　　弁理士　画数　圭一部 手続補正書 昭和６０年１０月２４日

Claims (1)

1. 【特許請求の範囲】 三相交流電源の第１相、第２相および第３相の各ライン
   に直列にそれぞれ介在される第１スイッチング手段、第
   ２スイッチング手段および第３スイッチング手段と、 第２相および第３相のラインにおいて第２スイッチング
   手段および第３スイッチング手段よりも、負荷側に接続
   され、各ラインに関連する電流および電圧を検出する複
   数の検出手段と、 第１スイッチング手段の開閉動作を制御する第１制御回
   路と、 各検出手段からの信号に基づいて第２スイッチング手段
   および第３スイッチング手段の開閉動作を制御する第２
   および第３制御回路とを含み、第１スイッチング手段に
   含まれる第１リレースイッチと、 第２スイッチング手段に含まれる第２リレースイッチと
   第３リレースイッチと第４リレースイッチと、第３リレ
   ースイッチには直列に順接続された第１ダイオードと、 第３スイッチング手段に含まれる第５リレースイッチと
   第６リレースイッチと第７リレースイッチと、第６リレ
   ースイッチに直列に順接続された第２ダイオードと、 第１、第４、第７リレースイッチの開閉動作を共通に制
   御する第１制御回路と、 各検出手段からの信号に基づいて第２スイッチング手段
   および第３スイッチング手段の開閉動作を制御する第２
   、第３制御回路とを含み、第２リレースイッチおよび第
   ３リレースイッチは第１ダイオードに関する順方向電流
   および逆方向電流の各場合に対応してそれぞれ導通／遮
   断動作を行なうように制御され、また第５リレースイッ
   チおよび第６リレースイッチは第２ダイオードに関して
   順方向電流および逆方向電流の各場合に対応してそれぞ
   れ導通／遮断動作を行なうように制御することを特徴と
   する三相交流スイッチ回路。