JPS5914220A - 交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発＃＋Ｊμ、開閉動作する接点面のアークの発生’ｋ
ｌ方ぐ交流′電源と負荷との間に介在さｎる交流スイッ
チ回路に関する。

先付技術では、直流電源と負荷との直列回路に、第１リ
レースイツチ、ダイオードから１況る直列回路と、第２
リレースイツチとを並列に接続しているが、リレー制作
中に供給電圧Ｖｃｃが停電などによってオフした場合の
考ｌハがなさｎてぃない。そのため供給電圧Ｖｃｃがオ
フしたときにリレーがどのような状悪になるか予測がっ
かない。この１祭、考えらｎ５るトラブルトしてげ、ア
ーク１ｍ閉動作や第１リレースイツチのみが導通するこ
とによるダイオードの、ＩＰ！１１破壊がある。

本発明の目的に上述の技術的課題を解決し、供給電圧オ
フ時１／ｊＷＪ１リレースイッチを必ずリセットするよ
うにして、アーク開閉やダイオードの熱（弦壊が生じな
いようにした交流スイッチ回路ケ捉供することである。

一１二の実施例を参照して本発明の詳細な説明する。

第１図全参照して交流電源ｌと負荷２とに、本件交流ス
イッチ回路ＶＣ端子３ｊ４によって直列に介在きれる。

端子３，４に接続されるライン１３゜１４間にに、ダイ
オ−Ｆ：５と、そのダイオ−１：５に直列に接続される
第１リレースイツチ６とから１戊る直列回路７が接続さ
ｎる。この直列回路７にに、第２リレースイツチ８が並
列に接続される。

第１リレースイツチ６に、第１ラツチングリレーＩ　Ｏ
ＶＣ関連するもび〕である。この第１ラツチングリレー
１０１４’、いわゆる−巻線形ラツチングリレーであり
、リレーコイル５２を有する。このリレーコイル５２か
一時的に矢符５７の回＠　ＶｃｌＩＪＪ磁さｎると、第
１リレースイッチ６ｉｄ＃通して、七の導通状態を機械
的に自己保持する。またリレーコイル５２が一時的に反
対の矢符５Ｂの回きｖＣＩｉＪ磁さ几ると、第１リレー
スイツチ６は遮断状台となって・その速断状態を自己保
持する。

％１ラツチンクリレー１０１７）リレーコイル５２を１
．枢動するために第１リレー）枢動回路６１が設けらｎ
る。この第１リレー駆動回路６１において、半瑯体スイ
ッチング素子となるトランジスタＴＲ１およびトランジ
スタＴＲ２に直列接続さｎ−そｎｌ、−１り）接続点５
３に第１ラツチングリレーＩＯのリレーコイル５２の一
方端子に接続さ′ｔ′Ｌる。、トランジスタＴＲ３とト
ランジスタＴＲ４とは直列接＃Ａさｎｌそｎらの接続点
５４μリレーコイル５２のＩｔＩ２．方端子に接続さ几
る。

接続点５３．５４聞ににリレーコイル５２の逆起′重力
防止用としてツェナダイオ−ｐｓ９，６゜が相互に逆方
向に直列に接続さｎる。

ＡＮＤゲー）Ｇ４の出力に反転用のトランジスタＴ１＜
５のベースπ与えらｎ６るとともに、前述のトランジス
タ′Ｉ’　Ｒ４のベースＶＣ与えら几る。トランジスタ
Ｔ　Ｒ５ｃｔ）コレクタハ、トランジスタＴ　Ｒ１のベ
ースに接続さｎる。ＯＲゲートＧ７の出力ｅま、トラン
ジスタＴ　Ｉ＜　６σ）ベース［４えらｎ、るとともに
、トランジスタＴ　Ｒ２０ベースに与えられる。トラン
ジスタＴ　Ｒ６のコレクタは、トランジスタＦ１＜３の
ベースに接続される。

ＡＮＤ’７’−トＧ４の出力がハイレベルになると、ト
ランジスタ’ｒＲ４、Ｔ　Ｒ５が導通１７、トランジス
タＴＲＩに導通する。ＯＲゲートＧ７σ）出力はローレ
ベルであり、したがってトランジスタＴ　ｋ＜２　、　
′ｒ　Ｒ６が遮断している。そのためトランジスタｌ’
　Ｒ３が遮断している。こうしてトランジスタＴ　Ｒ１
、接続点５３、リレーコイル５２、接続点５４、および
トランジスタＴＲ４’に通る′電流経路が形成さｎｌ　
リレーコイル５２には矢符５７の方；σ１に電流が流れ
る。その友め第１リレースイツチ６がノ醇通して目己１
呆持さｎる。

ＯＲデートＧ７からの出力が７）イレベルとなつたとき
に１／ｊ、トランジスタＴＲ２，ＴＲ６が導通シ、トラ
ンジスタＴＲ３が導通する。ＡＮＤ／７’−）Ｇ４の出
力ｐゴ、ローレベルでありトランジスタＴＲ４，ＴＲ５
が遮断し、トランジスタＴＲＩが遮断している。こうし
てトランジスタＴ　Ｒ３、接続点５４、リレーコイル５
２、接続点５３および、トランジスタＴＲＺを通る電流
経路が形成され、リレーコイル５２Ｖｃは上記とは逆方
向の矢符５８方回の励磁電流が流れる。これによって第
１リレースイツチ６が遮断して自己保持さｎ−る。

第２リレースイツチ８に関連する第２ラツチングリレー
１３も第１ラツチングリレー１０と同様ＶＣ１巻線形ラ
ッチングリレーであり、そＩ７）リレーコイル６２を駆
動するための第２リレー躯１回路６３が設けらｎる。こ
の第２リレー駆動回路６３に第１リレー駆動回路６１と
同様に構成さｎｌ、トランジスタＴＲ７〜Ｔ　Ｒｌ　２
、ツェナダイオード６８．６９を含み、トランジスタＴ
　Ｒ１０、］”　Ｒ１１のベースににＡＮＤゲートＧ２
の出力が寸たトランジスタＴＲ８、ＴＲ１２０ベースに
９−Ｊ　Ａ　Ｎｌ）ゲートＧ３の出力が与えら几る。

ＡＮＤゲー）Ｇ２の出力がハイレベルになると、トラン
ジスタＴＲｌ０．ＴＲＩＩが導通し、トランジスタＴＲ
７Ｈ＞４％通する。ＡＮＤゲートＧ３の出力にローレベ
ルであり、したがってトランジスタ′Ｉ’　Ｒ８、Ｔ　
Ｒ１２が遮断している。そのためトランジスタＴＲ９が
遮断している。こうしてトランジスタＴ　Ｒ７、接続点
６４　、リレーコイル６２、接続点６５、およびトラン
ジスタＴＲ１０ｉ通る′電流経路が形成され、リレーコ
イル６２にニ矢符６６の方間に電流が流ｎる。そのため
第２リレースイツチ８が導通して自［：ｉ、＋１持され
る。

ＡＮＤゲートＧ３からの出力がハイレベルとなったとき
πに、トランジスタＴＲ８，ＴＲ１２が醇通し、トラン
ジスタＴＲ９が導通ずる。ＡＮＤゲートＧ２の出力ｅゴ
ロ−レベルでありトランジスタＴＲｌ０．ＴＲＩＩが遮
断し、トランジスタＴＲ７が遮断している。こうしてト
ランジスタＴＲ９、接続点６５、リレーコイル６２、接
続点６４およびトランジスタＴＲＢを通る電流経路が形
成さ几、リレーコイル６２Ｖｃｌ−を上記とに逆方向の
矢符６７力回の励磁電流が流れる。こ７″Ｌによって第
２リレースイツチ８が遮断して自己保持さｎる。

リレーフィル５２．６２に流れる電流が遮断するとき、
そのリレーコイル５２，６２ｖｃ供給電圧Ｖｃｃ　　ｋ
超える電圧が発生し、トランジスタＴＲ１〜ＴＲ１２を
破壊しないためにツェナダイオ−Ｆ　５９　、６０　、
６８　、６９が設けられる。各端子１００ａ　、１００
ｂには供給電圧Ｖ　Ｃ，−Ｃが与えらｎる。ここでツェ
ナダイオ−１’５９，６０，６８゜６９のブレークダウ
ン電圧に供給電圧Ｖｃｃ　の電圧を超える値であり、か
つ第１リレー駆動回路６１および第２リレー駆動回路６
３のトランジスタＴＲｌ−ＴＲ１２が破壊する電圧未満
の値である。

ＡＮｉ）ゲートＧ２．Ｇ３．Ｇ６およびＯＬ＜ゲートＧ
７の出力がハイレベルからローレベルにそ檜。

−ｔ′７″１．変化すると、リレーコイル５２．６２に
は逆！＝［力が発生する。このときリレ−コイル５２→
接続点５３→ツェナダイオード５９→ツェナダイオード
６０→接続点５４→リレーコイル５２、リレ−コイル６
２→接続点６４→ツェナダイオード６８→ツェナダイオ
ード６９→接続点６５→リレーコイル６２あるいにその
逆の方向に電流が流ｎ１、ツェナダイオード５９　、６
０　、６８　、６９げブレークダウンする。ツェナダイ
オ−）：５９　、６０　。

６８．６９がブレークダウンするため、逆起電力は１反
収さｎ４、トランジスタＴＲＩ〜ＴＲ１２が破壊さｎる
ことはない。

第２リレースイツチ８、ならびｖｒ第１リレースイッチ
６およびダイオード５から成る直列回路に並列Ｋ　）ラ
ンス１８０１次巻線１８ａと抵抗１７とから成る直列回
路が接続さｎる。ま１こライン１３において端子３と第
２リレースイツチ８の接続点との同には変流器２５が設
けらｎる。トランス１８ｖｃ関連してオフ時検出回路１
６が設けらｎ１父流器２５ＶＣ関連してオン時検出回路
２６が設けらｆｌ、る。

オフ時検出ｌ」路１６において、トランス１８の２次巻
線１８ｂｖｃμ、Ａ・目互に逆方向のダイオード１９．
２０がそれぞｆｌ並列に接続される。また２次巻線１８
ｂの一端に矩形波整形回路２１の一方の入力に接続され
る。また２次巻線１８ｂの池端には、端子２２が分圧抵
抗２３．２４を介して接続される。さらに矩形波整形回
路２１の能力の入力には、端子２５が分圧抵抗３０．３
１を介して接続さｎ、る。なお端子２２，２５Ｖｃｒｉ
後述の供給電圧Ｖｄｄ　　が与えられる。矩形波金形回
路２１の出力は、Ａ　Ｎ　ＤゲートＧ３７および反転回
路３２から成る微分回路９５に与えらｎ、る。微分回路
９５からに、正の矩形波がオフ時険出出力として導出さ
ｎる。この出力に正またけ負の一方の半周間借に出力さ
ｎる。

捷たオン時検出回路２６において、変流器２５には、相
互に逆−ｈ回のダイオード２７．２８がそｎ２ぞｔ″Ｌ
、並列に接続さｎる。変流器２５の一方の出力端は矩形
波整形回路２９の一刀の入力に接続さｎる。また変流器
２５の能力の出力端にに、端子３５が分圧抵抗３７．３
８を介して接続さｎる。

さらに矩形波整形回路２９の能力の入力に汀、端子３６
が分圧抵抗３３．３４を介して接続さｎる。

なお、端子３５．３６Ｋに供給電圧Ｖｄｄ　　が与えら
ｔ”する。矩形波整形回路２９の出力は、ＡＮＤゲート
６３８および反転回路３９から成る微分回路９６に与え
られる。微分回路９６からに、正の矩形波がオン時検出
出力として等量さするの応じて、クロックパルスが重重
たは負の一方の半周期毎に出力される。

オフ時検出回路１６からのオフ時検出出力（以後オンパ
ルスと呼ぶ）に微分回路９５を介してＡＮＤゲートＧ２
４ＶＣ４えらｎ、るとともに、Ａ　Ｎ　ＤゲートＧ１８
１／Ｃ与えらｎ、る。オン時検出回路２６からのオフ時
検出出力（以後オフパルスと呼ぶ）ｔ−１ｒ、＋３＊　
’ｙｊ　Ｉ回路９６を介してＡＮＤゲートＧ３４゜Ｇ３
５に与えら几る。

入力端子４０に写えらｎた入力簡号は、ダイオ−ｌ’　
４１、ダイオーｌ′４２、抵抗４３、波形整形硫能を有
する反転回路４４を介して第１雑音除去回路４５に与え
らｎる。第１雑音除去回路４５において、反転回路４４
からの１号にＡＮＤゲートＧ２９σ）−力の入力端に与
えらｎるとともに、抵抗４６およびコンデンサ４７から
成る第１連延回路４８を介してＡＮＤゲートＧ２９σ）
（＋ＩＬ方の入力端Ｖｃ与えら几る。

入力端子４０に与えられる指令吋号にインパルス性雑音
が合一ま几ると、誤った論理信号に解さｎ５るおそｎが
ある。第１遅延ＥＯ回路４８Ｖｃ入力された商号は、遅
延時開Δ１゛１後Ｖｃ第１遅延回路４８から辱出さ几る
。入力端子４０に与えらｎる信号がローレベルでしかも
ハイレベルのインパルス性雑音を含んでいる場合に、そ
のハイレベルのインパルス性雑汗は遅延時間ΔＴｌだけ
Ｍ延される。ＡＮＤゲートＧ２９の出力は、肉入力の論
理積であり、インパルス性雑音が時間ΔＴｌだけ遅延さ
ｎることによってローレベルとなる。したがって第１　
雑Ｍ　ｌｆｌ’＝　去１ｍ　Ｍ　４５に、ハイレベルの
インパルス性雑音を１余去する。ＡＮＤゲートＧ２９の
出力は第２雑音除去回路７１に入力さ几る。

第２雑音除去回路７１において、ＡＮＤゲートＧ２９か
らの出力はＯＲゲート６２８の一力の入力端子に与えら
ｎるとともに、抵抗７２およびコ１、　−　　　　−　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　ム　　　　　　　　　　　　　　　
１ンデンサ７３から成る第２遅延回路７０を介してＯＲ
ゲート０２８の他力の入力端子π与えらｎ、る。

入力端子４０に与えられる指令信号が）・イレベルでし
かもローレベルのインパルス性雑音ケ含んでいる場合を
想定する。このローレベルのインパルス性雑笥げ、第２
遅延回路７（）によって遅延時１♂■Δ′Ｉ゛２だけ遅
延さ几る。ＯＲゲートＧ２８の出力は両人力の論理和で
あり、したがってローレベルσ）インパルス性雑音を除
去したノーイレベルの信号となる。ＯＩクゲートＧ２８
の出力は、ＯＲゲートＧ２７σ）一方び）入力端子Ｖｃ
与えらｎ、る。したがってＯＲゲートＧ２７の一方の入
力端子ＶＣに、ローレベルおよびハイレベルのインパル
ス性雑ｆ　ｋ含捷ない論理（８号が与えらｎ、る。この
ＯＲゲートＧ２７の出力に、ＡＮＤゲートＧ２６の一方
の入力に与えられるとともに、仮数の反転回路９２を介
してＡ　Ｎ　Ｉ）ゲー）Ｇ２６および復改の反転回路９
２げ微分回路９３を構１戊する。またＯＲゲートＧ　２
７の出力は反転回路７４を介してＯＲゲートＧ２５の一
方の入力に与えられる。ＡＮＤゲートＧ２６の出力に単
安定回１ｊ６７５を介してＯＲゲートＧ２５の他力の入
力に与えられる。ＯＲゲー］・Ｇ２５の出力に反転回路
７６′ｆ：介してＡ　Ｎ　ｌ）ゲートＧ２３Ｖｃ吾えら
几る。

端子７７にに、供給電圧Ｖｃｃ　　が耳えらｎる。

この端子７７ＶＣ１−ｔ、ダイオ−）？７ｇおよび抵抗
７９から成る直列回路が接続びれ、この直列回Ｗ、ばコ
ンデンサ８０を介して、第１リレー駆動回路６１σ）電
源端子１　（ｌ　Ｏａに１妾続さ几る。才た端子７７に
は、ダイオ−１’　ｌ　０１、抵抗１０２およびトラン
ジスタＴ　Ｒ１３が直列ＶＣ接続さｎる。抵抗１０２お
よびトランジスタＴＲ１３間ににバンクアップ用コンテ
゛ンサ１０４が接続される。トランジスタ′ｒＲ１３（
／〕コレクタートランジスタ′ｒ１ン１４び〕ベースに
接続さｎる。トランジスタＴ　Ｒ１４のコレクタ、トラ
ンジスタＴＲ１３のベースは抵抗１１）　５　ｋ介して
トランジスタＴＲ１’３のエミッタπ接続されるととも
に、復改のダイオード１０６を介して接地さ几る。トラ
ンジスタＴＲ１４の工ミッタからは、供給電圧Ｖｄｄ　
が導出され、ゲートなどに与えらｎる。またトランジス
タＴＲ１４のエミッタは、抵抗１０７および複数のダイ
オード１０′８を介して接地さ九る。さらに端子７７は
、抵抗１０９および反転回路１１０を介してＡＮＤゲー
トＧ６の一方の１入力に接続されるとともに、反転回路
１１１をさらに介してＡＮＤゲートＧ３（）の一方の入
力に接続される。ＡＮＤゲートＧ３０の出力１−１．Ａ
ＮＤゲートＧ４に与えられる。

トランジスタＴＲ１４のエミッタに接続さ几た抵抗１０
７および複数のダイオード１０８から成る直列回路にお
いて、抵抗１０７およびダイオード１０８の接続点には
、抵抗１１２、コンデンサｌ１３、ツェナダイオード１
１４および反転回路１１５が直列に接続さｎる。反転回
路１１５の出力に、反転回路１１６、抵抗１１７、ダイ
オード１１８、ツェナダイオード１１９および反転回路
１２（）を介してＯＲゲート６２７に与えられる。

また反転回路１１５の出力は、反転回路１２１゜抵抗１
２２、コンデンサ１２３、ツェナダイオ−）’１２４、
反転回路１２５および反転回路１２６ヲ介してＡＮＤゲ
ートＧ３４に与えらｎるとともＫＡＮＤゲートＧ３３の
一方の入力に与えらｎｌさらに複数の反転回路１２７を
介してＡＮＤゲートＧ３３の他方の入力ＶｃＥｊ、えら
れる。なお、反転回路１２７およびＡＮＤゲートＧ３３
は微分回路１２８を構成する。反転回１１１１１２１の
出力［ＡＮＤゲートＧ３ｔｉの一方の入力ＶｃｊＥｊ−
えらｎ２反転回路１２５の出力にＡＮＤゲートＧ３６の
他方の入力Ｖｒｃ与えらｎ、る。ＡＮＤゲートＧ３６の
出力はＡＮ　ＤゲートＧ　３５Ｖｃ’８エラｎ）ｓ。

微分量１９１２８の出力ｒｉＡＮＤゲートＧ　３２　ｑ
）−７５の入力に与えられ、ＡＮＤゲー）Ｇ３２の他力
の入力にμ反転回路８１の出力が与えられる。

ＡＮＤゲートＧ３２のＬ１力はＯＲゲートＧ３１の一力
の入力に与えられ、ＯＲゲートＧ３１の他方の入力Ｖｃ
［ＡＮＤゲートＧ３５の出力が与えらｎる。ＯＲゲー）
　Ｇ　３１の出力１ｄＯＲゲートＧ１３ｖｃ与えらｎる
０ ＡＮＤゲートＧ３４の出力はＡＮＤゲートＧ２：）π与
えら几るとともにＡＮＤゲート６２１に与えられる。反
転回路７６の出力に、ＡＮＤゲートＧ１８．Ｇ１９．Ｇ
２３．Ｇ１２．Ｇ３．Ｇ４に与えられる。ＡＮＤゲート
Ｇ２３の出力ＶｉＡＮＤゲー）Ｇ１４の一方の入力に与
えられるとともに、０１クゲートＧ２２の一力の入力に
与えられる。ＯＲゲート２５の出力は、ＡＮＤゲー）Ｇ
３０　、Ｇ２４　、Ｇ２０　、Ｇ２１　、Ｇｌ　ｌ　、
Ｇ２に与えらｎ。

ろ。ＡＮＤゲートＧ２４の出力１ｄＯＲゲートＧ２２の
他方の入力に与えらｎ、るとともに、ＡＮＤゲ−、）　
Ｇ　１５の一方の入力［与えられる。ＯＲゲートＧ２２
の出力は直列に反転回路８２を接続して成る遅延回ｐｌ
！！１８３を介して、ＡＮＤゲートＧ１９゜Ｇ２Ｕの入
力ｖｃ与えら几る。ＡＮＤゲートＧ１８゜Ｇ　ｌ　９の
出力ａＯＲゲートＧ１６を介してブリッププロップ８４
のリセット人力Ｒに与えられる。

ＡＮＤゲートＧ２０．Ｇ２１の出力はＯＲゲートＧ１７
’に介してフリップフロップ８４０セツト人力Ｓｖｃ耳
えら几る。フリップフロップ８４のセット出力Ｑ　ＨＡ
　Ｎ　ＤゲートＧ１５Ｉ７）（Ｉｌ！、方の入力ｖｃ与
えらｎ６、フリップフロップ８４のリセット出力Ｑｔ：
ｆ　Ａ　Ｎ　Ｄゲー）　Ｇ　１　°４の他方の入力に与
えられる。

ＡＮＤゲートＧ１４．Ｇ１５の各出力はＯＲゲートＧ１
３Ｖｃ与えらｎ、ており、ＯＲゲートＧ１３の出力１Ａ
ＮＤゲー）Ｇｌの他方の入力に与えられている。

ＡＮＤゲートＧｌの出力に遅延回Ｗ！Ｉ８５を介してＡ
ＮＤゲートＧｌｌ、Ｇ１２の能力の入力に与えられる。

ＡＮＤゲートＧ１１の出力はＯＲゲートＧ１０の一方の
入力に与えら几、ＡＮＤゲートＧ１２の出力は遅延回路
８６を介してＯＲゲートＧＩＯの（１１方の入力ＶＣ与
えられる。ＯＲゲートＧ１０の出力は単安定回路８７に
与えられる。単安定回路８７の出力に、複数の反転回路
８−８とＮ０１（ゲー）Ｇ９とから成る微分回路８９を
介して単安定回路９０に与えられるとともｖｃＯＲゲー
トＧ８の一方の入力に与えられる。ＯＲゲー）Ｇ８の他
方の入力１４−は単安定回路９０の出力が与えられる。

単安定回路９０の出力はまた、ＡＮＤゲートＧ２、Ｇ５
に与えら几る。ＯＲゲートＧ８の出力に反転回路８１に
与えられるとともに、ＡＮＤゲート−Ｇ　３　、　Ｇ　
４　、　Ｇ　６に与えら几る。ＡＮＤゲートＧ５．Ｇ６
の出力ＨＯＲゲートＧ７に、Ｅｇ−えらＡる。

第２図を参照して動作を説明する。交流電＃ｌから端子
３ｖｃ回けては第２図＋３１で示す電圧波形を有する交
流電力が供給さｎ、ている。端子７７Ｖｃ供給される供
給電圧Ｖｃｃ　　の波形げ＠２図（２）で示さｎ５、こ
の供給電圧Ｖｃｃ　　が一定の電圧Ｖ１に達したときに
、供給電圧Ｖｄｄ　　が第２図＋３１で示すようＫ　、
−’＋７．ち上め。コンデンサ１２の出力波形に第２図
（４）で示され、そｎ、に応じて反転回路１２１の出力
に第２図＋５１で示すようＶＣなる。捷だコンデンサ１
２３の出力波形は第２図（６）で示さｎ５そｎに応じて
反転回路１２５の出力は第２図（７）のようになる。

したがってＡＮＤゲート６３６の出力げ／ｆＪ２図（８
］で示すようになる。１だコンデンサ１１８の出力波形
に第２図（９）で示され、そｎ、に応じて反転回路１２
０の出力に第２図１１０１で示すようになる。

端子４０に与えられる指４１−１−号の波形を第２図１
４１１で示すようにすると、ＯＲゲート６２８の出力に
第２図（１２）で示すようになり、したがってＯＲゲー
トＧ２７の出力ＴＩ′ｉ第２図（１３）で示されるよう
になる。寸だ反転回路１２５の出力が第２図（７）で示
すように立ち上るのに応じてＡＮＤゲートＧ３３からに
第２図１１４）で示すようにタロツクパルスが導出され
る。

ここで、＠１リレースイッチ６が第２図シ８）で示すよ
うＶＣＣ出出、かつ第２リレースイツチ８が第２図（２
７１で示すように導通している場合を想足する。

両リレースイッチ６．８が導通すると、第２図４１６１
で示すように負ｆｉ電仇が流れ、それに応じて、ＡＮＤ
ゲート６３８からに！、ｌ］；２図州で示すようにオフ
パルス力出力される。このオフパルスＨＡＮＤゲートＧ
３５を介して第２図（１７）で示すように導出さ１．る
。＠２図（１３）で示したＯＲゲートＧ２７の出力の立
ちトリＶ′ｃ尼じて、単安定回路７５がらに、第２図（
４３）で示すように、パルスｊｉＩＩｉ３Ｗ　３のパル
スが導出される。このパルス幅Ｗ３ｄ、チャタ−ｔ＝ｑ
をキャンセルすべく設定さ几る。ＯＲゲートＧ２５から
に第２図１１８）で示す波形のに号が導出され、そＡｉ
’１７よってＡＮＤゲートＧ２３からに第２図ｇ！Ｊｌ
で示すように、たとえば第３番目のオフパルスに対応し
たタロツクパルスが導出される。このタロツクパルスは
遅延量−路８３Ｖｃよって第２図（３ｏ）で示すように
時間ΔＴだけ遅延される。

一方、＠ｌリレースイッチ６および第２リレースイツチ
８が遮断している状態では、ＡＮＤゲートＧ３７からｖ
Ｊ２図（３５）で示すようにオンパルスが躊出さｎ、る
。そｆＬによってＡＮＤゲートＧ２４の出力に第２図１
３６１で示すようになる。

Ａ　Ｎ　ｌ）ゲートＧ１９の出力は第２図（３１）で示
さ几、ＡＮＤゲートＧ１８の出力げ′第２図（心で示さ
れ、ＡＮＤゲートＧ２０の出力に第２図（３７）で示さ
几、ＡＮＩ）ゲートＧ２１の出力に第２図Ｖへで示さｎ
、る。

またＯ　ＲゲートＧ１６の出力に第２図關で示され、Ｏ
ＲゲートＧ１７の出力に第２図（３９）で不さｎる。

さらに、ブリップフロップ８４のセット出力Ｑｔｒｓ第
２図ｔ、１１４）で示さｎる。

節延回路８５は、第２図（１９）で示すように、ＡＮＤ
ゲートＧ３５からのタロツクパルスすなわチＡＮＤゲー
トＧｌからのクロックパルスを時間ＴＩだけ遅延させ″
′ｒＡＮＤゲー）Ｇｌｌ、Ｇ１２に−Ｅｉｌ−える。Ａ
ＮＤゲートＧｌ　２からの出力に第２図（２ｏ）で示す
ように、遅延回路８６によってさらに時間゛ｒ２だけ遅
延される。この時間（Ｔ１＋Ｔ２）Ｈ第２リレースイッ
チ８がダイオード５０通電時にリセットさｎ−るように
リレー制御信号を発生するタイミング１でオフパルスを
ずらす時間である。

□　ＲゲートＧｌＯの出力に応じて、単安定回路８７に
第２図（２１１で示すようにパルス幅Ｗｌのパルスを発
生する。このパルス幅ＷＩＨ第１および第２リレースイ
ツチ６．８のリセットｇ号発生時間差を設定するための
ものである。微分回路８９からのパルスに応じて、単安
定回路９ｏに、第２図（′２Ａで示すようにパルス幅Ｗ
２のパルスを発生する。

このパルス＋１ｌＩＩｌＷ　２　ｎ％第２リレー・スイ
ッチ６をセットする信号が発生してから＠２リレースイ
ッチ８をセットする信号を発生する１での時間差を設定
するためのものである。

０Ｒゲー１−Ｇ８の出力は第２図（四で示されるように
なり、このＯＲゲートＧ８の出力はＩ！２図■蜀で示す
ように反転回路８１で反転される。このようにして、Ａ
ＮＤゲートＧ３の出力Ｈ’＠　２図（ハ）で示されるよ
うになり、ＯＲゲー）Ｇ７の出力は第２図（２７）で示
されるようになり、ＡＮＤゲートＧ４の出力は第２図（
４１）で示されるようになり、ＡＮＤゲートＧ２の出力
は第２図（４２）で示さｎ、るようになる。そｔ″Ｌに
よって、第１および第２リレースイツチ（）、８が第２
図１溺および第２図（２ηで示すように動作される。

第３図を参照して、第ｌおよび第２リレースイツチ６．
８が４通している状態でオフ動作させる途中において供
給電圧Ｖｃｃ　　が停電によりオフした場合の麓１作を
説明する。この場合において、交流′順方の波形ｐ：ｊ
第３図１１）で示され、負荷′１流１１”ｊ第３１８１
（４）で示さｎ％％１リレースイッチ６の動作状怨は第
３図叩）で示さｎ、第２リレースイツチ８の、Ｍ）１作
状態に第３図１１９ｊで示される。

ＡＮＩ）ゲートＧ３Ｂからのオフパルスに＠３図（８１
で示される。時刻ｔ２において端子４０に与えらｎ７る
指令信号が第３図（５）で示すようにハイレベルからロ
ーレベルに便化すると、その立ち下りに応じて微分回路
９３からは単安定回路７５にクロックパルスが与えられ
、それによって単安定回路７５からは第３図（６）で示
すようにパルス＋ｇＷ３のパルスが導出される。そｔ″
Ｌｖｃよって、指令信号と単安定回路７５の出力とが与
えられるＯＲゲートＧ２５からは、第３図（７）で示す
ように、チャ・ターがキャンセルされた指令信号が得ら
れる。この第３図（７）で示した指令信号とオフパルス
との論理積’１ＡＮＤゲー１−Ｇ２１で収ることにより
、ＯＲゲ−）Ｇ　１７からにも３図（９）で示すように
オフパルスに対応したトリガパルスがフリップフロップ
８４０セツト人力Ｓに与えらｎｌ、シたかつてフリップ
フロップ８４［第：（図（１２１で示すようにセットさ
几続ける。

一方、ＡＮＤゲート０２５の出力の反転信号とオフパル
スとが与えられるＡＮＤゲー）Ｇ２３の出力は＠３図１
１ＬＩ＋で示すようになり、そのＡＮＤゲートＧ２３の
出力に遅延回路８３Ｖｃよって第３図４１１１で示すよ
うに時間ΔＴだけ遅延さｎる。ここでＡＮＤゲートＧ２
５の出力の反転信号と遅延回路８３の出力とがＡＮＤゲ
ー）Ｇ１９Ｉ／ｃ与えられており、フリップフロップ８
４のリセット人力ＲｉＣに遅延回路８３の出力パルスに
対応したトリガパルスが与えちｎる。そｔｌ、ＶＣより
、フリップフロップ８４（ｌ−ｔ、第３図１川で示すよ
うにリセットされる。

フリップフロップ８４のリセット出力Ｑとオフパルスと
ＨＡＮＤゲー）Ｇ１４Ｖｃ与えられており、したがって
ＡＮＤゲートＧ２５の出力がローレベルとなってから２
回目のオフパルスがＡＮＤゲートＧ１４から力３図＋１
３１で示すようＶＣ導出される。

このオフパルスがリレー制御ｍ作用オｙｓルスとして機
能する。ＡＮＬＩゲー）Ｇｌ　４からのオフパルス１ｄ
ＯＲゲー）Ｇ１３およびＡＮＤゲートＧ１を介して遅延
回ｗ！１８５に与えられ、この遅延回路８５で第３図（
國で示すように時間Ｔ１だけ遅延さ几る。なおＡＮＤゲ
ートＧｌには反転回路８１の信号が与えら几ており、し
たがって単安定回路８７．９０が動作していないときに
現ｎたＡＮＤゲ−）Ｇ１４７５．らのオフパルスのみが
遅延回路８５Ｖｃ与えられる。遅延回路８５からの信号
は、第３図＋１５）で示すように遅延回路８６でさらに
時間Ｔ２だけ遅延され、単安定回路８７に与えら几るｇ
そｆｉＶｃ応じて単安定回路８７は第３図（１６）で示
すようにパルス幅Ｗｌのパルスを出力する。この単安定
−Ｆ＠８７の出力の立ち下りに応じて単安定回路９０が
動作する。

このような状惑で、供給電圧Ｖｃｃ　　が＠３図（２）
で示すように時刻ｔ３において停電によりオフした場合
を想定する。回路供給電圧Ｖｄｄ　　は、バンクアップ
コンデンサ１０４の働きにより、第３図＋１５で示すよ
うに急激にば低ｆせず、単安定回路９０にパルス幅Ｗ２
のパルスを導出する。したがってＡＮＤゲートＧ３の出
力は第３図（１ηで示すようにパルス幅Ｗ２に対応して
ハイレベルとなり、第２リレースイツチ８が第３図（１
９）で示すようにリセットされる。ここで供給電圧Ｖｃ
ｃ　がオフすることにより、ＡＮＤゲー）Ｇ６の一方の
入力にローレベルからハイレベルとなる。筐たＡＮＤゲ
ートＧ６の能力の入力にに、単安定回路８７　、９０の
ＯＲ出力が与えられているので、ＡＮＤゲートＧ６から
ＯＲゲートＧ７を介する出力に供給電圧Ｖｃｃがオフし
たと八から第３図（１均で示すようにハイレベルである
。この際、＠ｌリレー駆ｉ）ｉ！＋回路６１の端子１０
０ａＶｃ灯、コンデンサ８０の働きにより゛市源市圧が
供給されているので、リレーコイル５２に矢符５Ｂの前
向ＶＣ励磁電流が流几で第１リレースイツチ６がリセッ
トさｎ、る。

なお、イノ（胎′１４イ圧ＶＣＣが時刻（１で短時間オ
フしても、バックアップコンデンサ１０４の働キによっ
てその時の動作状態が持続さｎる。

次ｖＣ第４図を参１１αして、第１および第２リレー８
が遮断している状態でオン動作させる途中において供給
電圧Ｖｃｃ　　が停電によりオフした場合の動作を説り
１する。第４図において、交流電源の波形に第４図１１
１で示さｎ、供給゛電圧Ｖｃｃ　汀第４図（２）で示さ
ｎ１′ｔＡＴＪ１および第２リレースイツチ６゜８のυ
１作状１．１　ｎ　％　４図（１９）および第４図（２
０）で示さｎる。また回路電源供給電圧Ｖｄｄ　の波形
に第４図Ｘ１６）で示さ几る。

ＡＮＤゲートＧ３７からのオンパルスに第４図（６）で
示さｎ、る。時刻ｔ４１／ｉ７おいて指令信号が第４図
（３）で示すようにハイレベルに変化したと１〜、チャ
タ−を含んでいたとする。そうすると、チャタ−の第１
回目の立ち上りに応じて微分回路９３から出力さ几るク
ロックパルスに応じて単安定回路７５からは第４図（４
）で示すようπパルス１咄Ｗ３のパルスが出力−され、
そｎ−に上ってＯＲゲー）Ｇ２５から灯、第４図（＋］
）で示すように、チャタ−がキャンセルされた指令信号
が得らｎｈ　ｏこの第４図１ｂ＋で示した指令ｆａ号の
反転信号とオンパルスとが与えら几るＡ　Ｎ　Ｉ）ゲー
）Ｇｌ　８からＯＲゲートＧ１６を介して第４図（７）
で示すようにオンパルスに対応したトリガパルスが、フ
リップフロップ８４のリセット入力ＲＫ、与えられ、ぞ
ｎ１７ｊ応じてフリップフロップ８４ぽ第４図１１１で
示すようにリセットさｎ、続ける。

一方、ＡＮＤゲートＧ２５からの指令ｆ言句とオンパル
スとが与えらｎるＡＮＤゲートＧ２５の出力に第４図（
８）で示すようになり、そのＡＮＤゲートＧ２５の出力
は遅延回路８３によって第４図（９）で示すように時ｆ
Ａ］ΔＴだけ遅延さｎる。ここで、Ａ　Ｎ　Ｉ）ゲート
Ｇ２０の出力は遅延回路８３の出力がハイレベルとなる
ｑ）［応じてハイレベルとなり、したがって７リツプフ
ロツプ８４が箪４　図＋ｌｌｌで示すようにセットさｎ
る。

フリップ７０ツブ８４０セツト出力Ｑとオンパルスとが
与えら几るＡＮＤゲートＧ１５の出力は、第４図＋ＩＬ
Ｉ＋で示すように、指令信号がハイレベルとなってから
第２回目のオンパルスにに５　Ｕてハイレベルとなり、
ＯＲゲートＧ１３およびＡＮＤゲートに　１　ｋ介して
、リレー制御−１作用オンパルスとして等出さｎる。こ
のオンパルスｔゴ、遅延回路８５によって第４図（１２
ｊで示すように時間ＴＩだけ遅咄さ几、ぞ几πよって単
安定回路８７からにパルス幅Ｗ１ぴ）パルスが第４図吋
で示すように導出さ几る。

このｍ安星回路８７の動作中における時刻ｔ５において
供給電圧Ｖｃｃ　　がオフした場合を想定する。この供
給電圧Ｖｃｃ　　がオフした後においても、バックアッ
プ用コンデンサ１０４の働きにより、回路の動作は持続
される。単安定回路９ｏでは単安定回路８７の出力の立
ち丁りＶｃ応じて第４図（１４）で示すようにパルス幅
Ｗ２のパルスが導出すｎ、る。

ここで、供給電圧Ｖｃｃ　　がオフしていない通常の状
態で、第１リレースイツチ６をセットすべき信号は、Ａ
　Ｎ、　ＤゲートＧ３０を介するＡＮＤゲートＧ２５の
出力と単安定回路８７．９０のＯＲ出力とのＡＮＤ出力
により得らｎ１第２リレ一スイツチ８０セツト１ｄ号に
Ａ　Ｎ　ｉ３ゲートＧ２５の出力と唾安定回ｗ！に９０
とのＡＮＤ出力とにより得らｎる。ところが供給電圧Ｖ
ｃｃ　　がオフすると、　ＡＮｌ）ゲートＧ３０の出力
にローレベルとなる。したかつて第１リレースイツチ６
ぽセットすべきＡＮＤゲートＧ４の出力に第４図１１７
）で示すようにローレベルとナル。−−／ｊ、ＡＮ　Ｄ
ケ−トＧ　６の一方の入力には単安定［ｉＦ＃！１８７
，９０θ）ＯＲ出力ブハ′与えらｎ、でおり、能力の入
力に汀供給電圧Ｖｃｃ　　の反転商号が与えられている
。したがって、供給電圧Ｖｃｃ　　がオンしているとき
１ｄＡＮＤゲートＧ６の出力は常にローレベルである。

ところが供給電圧Ｖｃｃ　　がオフすることにより、前
記他力の入力がハイレベルとなる。したがって、ＡＮＤ
ゲートＧ６からｉｒ、第４図（１１Ｇで示すように、単
安定［四路９０の出力がハイレベルとなるのに応じて、
ＯＲゲ−トＧ　７　’！ｒ介してハイレベル出力が導出
さ几、第１リレースイツチ６がリセットさｎる。つまり
、供給電圧Ｖｃｃ　　がオフすることにより、本来Ｆ′
ｉ第１リレースイッチ６０セット信号にあるにもかかわ
らず、リセット信甥となる。

上述のととく不発り」によれば、リレー前作中にｌｊｌ
’　ｍ　’重圧Ｖｃｃ　　がオフしたときに、第１リレ
ースイツチが必ずリセットされる。したがって−７Ｊｌ
リレースイツチのみが導通する事恣が防止さｆｉ、、タ
イオードが熊破咳することか防止さｎ、る。さらにｕ路
電諒バックアップ用コンデンサによって供給′曙１田に
東轍されるノイズもカットされる。

４．１％１曲の１拍眼な説明 第１図は本発明の一実施例の全体回路図、第２図に動作
を説明するためのタイミングチャート、＠３図はオン動
作時に供給電圧Ｖｃｃ：６ｉオフしたと＊７）ｔ＃作を
説明するためのタイミングチャート、第４図にオン動作
時に供給電圧Ｖｃｃ　がオフ【７たとへの動作を説明す
るだめのタイミングチャートである。

ｌ・・・交流電源、２・・・負荷、５・・・ダイオ−Ｆ
、　　６・・・第１リレースイツチ、８・・・第２リレ
ースイツチ、６１・・・第１リレー１駆動回路、８０，
１０４・・・コンデンサ、Ｇ６・・・ＡＮＤゲート 代理人　　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 交流埴譚と負荷との直列回路に挿入され、互に並列接続
   された負荷開閉用の２個の第１．第２のリレースイッチ
   であって、該第１のりレースイツヂはダイオードを直列
   に接続し、リレースイッチび〕オン動作は交流電源の電
   圧波形がダイオードの逆方向の半周期ＶｃＦＳでその％
   １のリレースイッチを、オンし、遅れて第２のリレース
   イッチをグイオーＦの＋＋＋ｒ１方回の半周期において
   オンさせ、さらにリレースイッチび〕オフ動作に上記電
   圧波形がダイオードの１唄万１川の半周期において七〇
   ′第２のリレースイッチ全オフし、遅ｎて第２ぴ〕スイ
   ッチ會ダイ詞−Ｆの逆方回グ）半周期においてオフさせ
   る交流スイッチ１す１路において、 供＃ｅｆ　’４圧か与えら几る端子に、回路供給のため
   のバックアップ用コンデンサと、第１リレースイツチを
   駆＠ｌするための駆り１回路のためのバックアップ用コ
   ンデンサとを接続し、前記供給電圧が低下したことを検
   出する回路からの信号と、第１および第２リレースイツ
   チを駆動するための信号との一致によって出力するゲー
   トを１収し、第１のリレースイッチをリセットするため
   の信号と前記ゲートの出力とをｌｌ記駆動回路における
   リセットの几めの回ｗ！１部分に与えるように１７たこ
   とを特徴とする交流スイッチ回路。