JPS5979909A - 交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明Ｖ士、交流スイッチ回路に関し、もっと詳しくけ
、交流電源と「【荷との直列回路に閉ループを成して挿
入されるとともに互いに並列接続された負荷開閉用の２
個の第１．第２リレースインチであって、該第１のリレ
ースイッチはダイオードを直列に接続し、リレースイッ
チのオン動作は、第１＋　＠２リレースイッチのオフ時
に卦ける閉ループの負荷電圧を検出して正また（・Ｊ、
負の−・方の♂ｌ′周期４Ｔ５に対応しで出力されるオ
ンパ・１−スを作成１〜、負荷をオンさせるために入力
されるオン指令信号とオンパルスとの一致に基づいて、
交流電妖）！の電圧波形がダイオードの半周期において
第１のす１ノースイツチをオンし、遅れて第２のリレ・
−スインｆ−をダイオードのＩｌｌ方向の半周期におい
てオンさせ、リレースイッチのオフ動作ｔよ、第１．第
２す１ノ−スイッチのオン時に外ける閉ループの負荷電
ｂ１しを検出して正オたｔよ負の一方の？１′周期ブσ
に対応１、て出力されるオフパルスを作成し、負イ：：
ｉをオフさせるために入力されるオフ指令信号とオフパ
ルスとの一致に基づいて、交流電源の電圧波形がダイオ
ードの順方向の半周期においてその第２のリレースイッ
チをオフし、遅れて第１のスイッチをダイオードの逆方
向の半周期においてオフさせる交流スイッチ回路に関す
る。

第１図を参照して、先行技術においては、交流電源１お
よび負荷２に閉ループを成してスイッチング回路３が接
続される。スイッチング回路３のスイッチング態様を変
えるためのタイミングヲ検出するために、スイッチング
回路３の導通時に閉ループに流れる電流を検出する電流
検出器ＣＴと、スイッチング回路３の遮断時にスイッチ
ング回路３０両端間の電圧を検出する電圧検出器Ｐ　Ｔ
とが設けられる。電流検出器ＣＴおよび電圧検出器ＰＴ
からの出力は、スイッチ制御回路４に−りえられる。ス
イッチ制御回路４は、電流検出器ｃ′Ｆおよび電圧検出
器ＰＴからの出力ならびに制御入力端子５に与えられる
Ａンおよびオフ指令信号に応答して、所望の無アークの
タイミングにスイッチング回路３のス・ｆツチング態様
を所望のスイッチング態様に変え２．。ところが、電？
、ｆ（検出器ＣＴおよび電Ｔ丁＝検出器ＰＴの２つが個
別的に用いｔ）１１ており、部品点数が多く、かつｆｆ
ｌ流検出器Ｃ′ｒ吟よび’１．？、　Ｉｒｔ（ｒ出器Ｐ
　’Ｔ、’のだめのスペースが大−１：あり高価となっ
たっ電ＪＴ’　１％出器ＰＴが電「Ｅを検出し−４いる
ときにｔよ、電流検出器ＣＴは電流を１へ出していない
。逆に電流検出器ＣＴが電流を検出しているときには、
電圧検出器ＰＴにを電圧を検出！）てい〃い。

この、しうに電圧検出器ＰＴと電流（今出器ＣＴとが＜
５　ｎ、に電圧と電流、！−を検出してい／〕ヴ）゛Ｃ
１電圧士へ出８：：÷ＰＴと電流検出器ＣＴとが効率的
に（ｌ］　Ｉｌｌさ１１でいない、 本発明の目的は、上述の技術的課題な解沈し、電流およ
び電圧を効率よく検出し、その検出するだめの部品を少
なくする”、とともに、ぞのスに一ス４・可及的に小と
一４″ることかできる交流ス・ｆソチ回路を提供するこ
とである。

１２ノ、下、図面にし−って本発明の実＃ｉｌｉ例を説
１明する。

；ＩＹ　２図は、本発明の一実施例の回路図で、−１）
４．つ交流型ｎ　＋　＋、ｆｉ荷１２および端ｊ’＋３
．Ｊ４に閉ループを成してスイッチング回路１５が接続
され２）。ス・ｆツプーング回路１５は、２つ）の切換
え接点ＮＯ，ＮＣ：しよび共通接点Ｃを備える第１リレ
ースイツチ１６と、第２す［／−スイッチ１７と、クー
イ］−ドｌ　）ｌとを有する。第１リレースイツチ１Ｇ
の共通接点Ｃとダイアｄ−ド１１３ど６１、直列に堕（
４二される。２合１リレースイツチ１６ぴ）１．；すＩ
僚對」妾、−１ＮＯおよびダイオード１８から成る直列
回路には、第２リレースイツチ１７が並列に接わｆ；さ
れる。第・シリレース・イツチ１７が導通１７ていＺ）
ときには、；＋：　１すｌ／−スイッチ１６−切換接点
Ｎｃから遮１１：’ｉして切換接点ＮＱと導通している
」、うに制＃１１１さＩシる。また第２リレースイツチ
１７が遮断し７ているときにＶ］１、第１リレースイツ
チ１６ｋｌ、切換接点ＮＯから遮断して切換接点Ｎｏと
嗜１通１１．てい乙ように制御される。

前記閉ループの途中には、環状ζＪ、−心ｔ７）　ｊｌ
°Ｓ１コイル２０が直列に接続される。埠セ゛♀’Ｉ：
＋＋’、　１　！ｌ　＆、１．、第２コイル２１および
第３コイル２２を有−する。第２コイル２１は、高イン
ピーダンスを有する抵抗２３と直列に接続される。第２
コイル２１および抵抗２３は、第１リレースイツチ１６
の切換え接点ＮＯ，ＮＣ間に接続される。第３コイル−
２２は、スイッチ制御回路３１に接続される。第１．第
２および第３コイル２０％♀ｌ、２２は、相互に磁気結
合される。第２コイル２１と第３コイルとは、逆極性と
なるように接続される。

スイッチング回路１５が導通しているとき、すなわち第
１リレースイツチ１６が切換接点Ｎ　Ｏに導通し、かつ
第２リレースイツチ１７が導通しＣいるときには、交流
電源１１４負荷１２→端子１３→第１コイル→第２リレ
ースイツチ１７→端子１４→交流電源１１の経路まだは
この逆の経路を介して大電流ｔｏが流れる。したがって
負荷１２が電力付勢される。このとき環状鉄心１９の第
３コイル２２からスイッチ制御回路３１に負荷電流検出
時のＢｉｎ　波出方が導出される。

スイッチング回路１５が遮断しているとき、すなわち第
１リレースイツチ１６が切換接点ＮＣに導通し、かつ第
２リレースイツチ１７が遮断しているときには、交流電
源１１→負荷１２→端子１３→第１コイル２０→抵抗２
３→第２コイル２１→第１リレースイツチ１６→ダイオ
ード１８→端子１４→交流電源の経路を介して半波整流
の小電流１１が流れる。この小電流１１によっては、負
荷１２は電力付勢されず、したがって電力消勢されろう
このとき環状鉄心１９の第３コイル２２からスイッチ制
御回路３１に負荷電圧検出時の半波整流出力が導出され
る。

第１リレースイツチ１６は、第１ラッｆ−ングリレー３
２に関連するものである。この第１ンツチングリレー３
２は、いわゆる−巻線形ラッチングリレーであり、リレ
ーコイル３３を有する。このリレーコ・イル３３が一時
的に矢符、＄４０向酢に励磁されると、第１リレースイ
ツチ１６は導通するのに要する動作時間Ｗｌ後に切換接
点Ｎｏに導通− して、その導通状態を機械的に自己保持する。またリレ
ーコイル３３が一時的に反対の矢符３５の向きに励磁さ
れると、第１リレースイソブー１６は遮断するのに要す
る動作時間Ｗ２後に切換接点ＮＯから遮断状態となって
その遮断状態を自己保持する。

第１ラツチングリレー３２のリレー１イル３３を駆動す
るために、スイッチ制御回路３１において第１リレー駆
動回路３６が設けられる。この第１リレー駆動回路３６
において半導体スイッチング素子となるトランジスタＴ
ＲＩおよびｌ・ランジスタＴＰ２に直列接続され、それ
らの接続薇３７ｔよ＠１ラッチングリレー３２のリレー
コイル３３の一方端子に接続される。トランジスタＴＲ
３とトランジスタＴＲ４とは直列接続され、それらの接
続点３８はリレーコイル３３の他方端子（で接続される
。

接続点３７．３８間にはリレーコイル３．７）逆起電力
防上用としてツェナダイオード３９．４０が相互に逆方
向に直列に接続される。

ＡＮＤゲートＧ１の出力は反転用のトランジスタＴＲ５
のベースに与えられるとともに、前述のトランジスタＴ
Ｒ４のベースに与えられる。！・ランジスタＴＲ５のコ
レクタは、トランジスタＴＲ１のベースに接続される。

ＡＮＤゲートＧ２の出力は、トランジスタ゛Ｉ’Ｒ６の
ベースに与えられるとともに、トランジスタ’Ｌ’　Ｒ
２のベースに与えられる。ｌ・ランジスタｒ几６のコレ
クタは、トランジスタＴ　Ｒ３のベースにＪｌｆ児され
も。

Ａ　Ｎ　ＤゲートＧ１の出方がハイレベルになると、ｌ
・ランジスタ’ｒＲ４，’ｆ’ｌζ５が導〕出し、トラ
ンシフ、　タＴ　Ｒ１は導通スル。Ａ　Ｎ　Ｉ）ゲー１
−　Ｇ　２　ノ出カはローレベルであり、しだがってト
ランジスタＴＩＬ２．’ｒＲ６がｊ１祈している。、そ
のためトランジスタＴ　Ｒ３が遮断している。こうしｃ
トランジスタＴＲＩ、接続点３７、リレーコイル３３、
接続点３８、およびトランジスタ’ｒ　Ｒ４を通る′１
ｄ流経路が形成され、リレーコイル３３には矢符３４の
方向に電流が？Ｉｆ、れる。そのため第１１Ｊレースイ
ツチ１６が切換接点Ｎｏに導通して自己保持される。

ＡＮＤゲートＧ２がらの出力がハイ；／ペルとなっだと
きには、トランジスタＴ　Ｒ２，Ｔ　Ｒ６カｊ、ｆｆ通
し、トランジスタＴＲ３が導通する。ＡＮＤゲ−トＧ１
の出力は、ローレベルでありトランジスタＴＲ４，ＴＲ
５が遮断し、トランジスタＴＲＩが速断していＺ）。こ
うしてトランジスタＴＲ３、接続点３８、リレーコイル
３３、接続点：３７および、トランジスタＴＲ２を通る
電流経路が形成され、リレーコイル３３には上記とは逆
方向の矢符３５方向の励磁電流が流れる。これによって
第１リレースイツチ１６が切換え接点ＮＯから遮断して
自己保持される。

第２リレースイツチ１７に関連する第２ラツチングリレ
ー４１も第１ラツチングリレー３２と同様に１巻線形２
ツチングリレーであり、そのリレーコイル４２を駆動す
るために、スイッチ制御回路３１において第２リレー駆
動回路４３が設けられる。この第２リレー駆動回路４３
は第１リレー駆動回路３６と同様に構成され、トランジ
スタＴＲ７〜ＴＲ１２、ツェナダイオード４４．４５を
含み、トランジスタＴＲｌ０．ＴＲＩＩのベースにはＡ
ＮＤゲートＧ３の出力がまたトランジスタＴＲ８，ＴＲ
１２のペースにはＡＮＤゲー）Ｇ４の出力が力先られる
。

ＡＮＤゲー）Ｇ３の出力がノ・イレペルになると、トラ
ンジスタＴＲＩ、０．ＴＲ１’ｌが導通し７、トランジ
スタＴＲ７−は導通する。Ａ　Ｎ　ＤゲートＧ４の出力
はローレベルであり、したがってトランジスタＴＲ８，
ＴＲ１２が遮断している。そのためトランジスタＴＲ９
が遮断している。こうしてトランジスタＴＲ７，接続点
４６、リレーコイル４２、接続点４７、およびトランジ
スタ゛ｒ　ＲＪ、　Ｏを通る？ｌｉ流経路が形成され、
リレーコイル４２には矢符４８の方向に電流が流れる。

そのため第２リレースイツチｌ　７　ｔ：ｌ：、導通す
るのに要する動作時間Ｗ３後に導通して自己保持される
。

ＡＮＤゲートＧ４からの出力がノ・イレベルとなったと
きに１１、トランジスタＴＲ８，Ｔ）１１２がＦｈｋし
、トランジスタ’ｒ　Ｒ９が導通ずる。ＡＮＤゲー）Ｇ
３の出）ｌ−Ｌローレベルでありｌ・ランジスタＴＲ１
Ｏ，ＴＲＩＩが遮断し、トランジスタＴＲ７が遮断して
いる。こうしてトランジスタＴＲ９、接続点４７、リレ
ーコイル４２、接４・だ点４６およびトランジスタＴＲ
８を通る電流経路が形成され、リレーコイル４２には上
記とは逆方向の矢符４９方向の励磁電流が流れる。これ
によって第２リレースイツチ１７は、遮断するのに要す
る動作時間Ｗ４後に遮断して自己保持される。

リレーコイル３３．４２に流れる電流が！断するとき、
そのリレーコイル３３．４２に供給電圧Ｖｃｃ　　を超
える電圧が発生し、トランジスタＴＲ１〜ＴＲ１２を破
壊しないためにツェナダイオード３９，４０，４４．４
５が設けられる。各端子５０には供給電圧Ｖｃｃ　　が
与えられるつここでツェナダイオード３９，４０，４４
．４５のブレークダウン電圧は供給電圧Ｖｃｃ　　の電
圧を超える値であり、かつ第１リレー駆動回路３６およ
び第２リレー駆動回路４３のトランジスタＴＲＩ〜ＴＲ
１２が破壊する電圧未満の値である。

ＡＮＤゲートＧ１−Ｇ４の出力がノ・イレベルからロー
レベルにそれぞれ変化中ると、リレーコイル３３．４２
には逆起電力が発生する。このときリレーコイル：３３
→接続点３７→ツェナグイオード３９→ツェナダイオー
ド４０→接続点３８→リレーコイル：３３、！Ｊレーコ
イル４２→接続点４６→ツェナダイオード４４→ツェナ
ダイオード４５→接続点４７→リレーコイル４２あるい
ｄ、その逆の方向に電流が流れ、ツェナダイオード３９
，４０．４４．　４５１−、）ニブレークダウンする。

ツェナダイオード３９，４０，４４．４５がブレークダ
ウンするため、逆起電力は吸収され、トランジスタＴＲ
Ｉ〜ＴＲ１２が破壊されるととＶよないっスイッチ制御
回路３１において、環状鉄心１９の３次コイル２２には
、相互に逆方向なダイオ・−ドロ１，６２がそれぞれ並
列に接続される。ダイオード６１．６２は、３次コイル
２２からの出力をそれらの順方向電圧の範囲内に抑える
働きをする。直流電圧＋Ｖｃｃ　　は、抵抗６３．６４
によつ・て分圧され、この分圧された電圧ｖ　ｉ　ｒｒ
よ１，３次コイル２２の一端に与えられる。３次コイル
２２の他端は、矩形波整形回路６５の非反転入力および
矩形波整形回路６６の非反転入にそれぞれ接続される。

矩形波整形回路６５の反転入力には、直流電圧＋Ｖｃｃ
　　の抵抗６７．６８によって分圧された電圧Ｖ２が与
えられる。矩形波整形回路６５は、電圧ｖ２をしきい値
として整形を行なう。矩形波整形回路６６の反転入力に
は、直流電圧＋Ｖｃｃ　　の抵抗６９．７０によって分
圧された電圧ｖ３が与えられる。矩形波整形回路６６は
、電圧■３をしきい値として整形を行なう。矩形波整形
回路６５のしきい値ｖ２は、矩形波整形回路６６の１．
きい値■３より小（Ｖ２＜Ｖ３）に設定される。

矩形波整形回路６５の出力は、ＡＮＤゲー）Ｇ５の一方
の入力に与えられる。矩形波整形回路６６の出力は、イ
ンバータＧ６を介してＡＮＤゲートＧ５の他方の入力に
与えられる。矩形波整形回路６５，６６、インバータＧ
６およびＡＮＤゲー力電力ＮＯＲゲー）Ｇ８の一方の入
力に与えられるとともに奇数個（図示１つ）のインバー
タＧ７を介してＮＯＲゲートＧ８の他方の入力に与えら
れる。Ｎ　ＯＲゲートＧ８およびインバータＧ７によっ
て微分回路が構成される。ＡＮＤゲートＧ５の出力の立
下がり時にＮＯＲゲートＧ８は、ハイレベルの微分パル
ス（以後オンパルスと呼Ｊ、：）全出力する。このオン
パルスは、ＡＮＤゲートＧ２３の一方の入力に与えられ
る。

矩形波整形回路６６の出力はすた、ＮＯＲゲートＧ９の
一方の入力に与えられるとともに奇数個のインバータ（
図示１つ）のインバータＧＩＯを介してＮＯＲゲートＧ
９の他方の入力に与えられる。ＮＯＲゲートＧ９および
インバータＧＩＯによって微分回路が構成される。矩形
波整形回路６６の出力の立下がり時にＮＯＲゲー）Ｇ９
は、ハイレベルの微分パルス（以後オフパルスと呼ぶ）
を出力する。このオフパルスは、ＡＮＤゲートＧ２４の
一方の入力に力えられる。

制御入力端子８１に与えられた負荷１２をオンさせるだ
めのオン指令信号まだは負荷１２をオフさせるだめのオ
フ指令信号はダイオード８２，８３、抵抗８４、波形整
形機能を有するインバータＧ２５を介して第１雑音除去
回路８５に与えられる。第１雑音除去回路８５において
、インバータＧ２５からの信号はＡＮＤゲートＧ２６の
一方の入力端に与えられるとともに、抵抗８６およびコ
ンデンサ８７から成る第１遅延回路８８を介してＡＮＤ
ゲー＋−Ｇ　２６の他方の入力端に与えられる。

制御入力端子８１に与えられる入力信号にインパルス性
雑音が含まれると、誤った論理信号に解されるおそれが
ある。第１遅延回路８８に入力された信号は、遅延時間
　ＴＩ後に第１遅延回路８８から導出される。制御入力
端子８１に与えられる信号がローレベルでしかもハイレ
ベルのインパルス性雑音を含んＣいる場合に、そのハイ
レベルのインパルス性雑音は遅延時間ΔＴ１だけ遅延さ
れる。ＡＮＤゲートＧ２６の出力は、内入力の論理積で
あり、インパルス性雑音が時間ΔＴ１だけ遅延されるこ
とによってローレベルとなる。したがって第１雑音除去
回路８５は、ハイレベルのインパルス性雑音を除去する
。ＡＮＤゲートＧ２６の出力は第２雑音除去回路８９に
入力される。

第２雑音除去回路８１において、ＡＮＤゲート０２′６
からの出力はＯＲゲートＧ２７の一方の入力端子に力先
られるとともに、抵抗９０およびコンデンサ９１から成
る第２遅延回路９２を介してＯＲゲートＧ２７の他方の
入力端子に与えられる。

制御入力端子８１に与えられる指令信号がハイレヘルテ
シカモローレベルのインパルス性ｉ音を含んでいる場合
を想定する。このローレベルのインパルス性雑音は、第
２遅延回路９２によって遅延時間ΔＴ２だけ遅延される
っＯＲゲートＧ２７の出力は内入力の論理和であり、し
だがってローレベルのインパルス性雑音を除去したハイ
レベルの信号となる７第１雑音除去回路８５でハイレベ
ルのインパルス性雑音が除去され、第２雛音除去回路８
９でローレベルのインパルス性雑音が除去されるので、
ＯＲゲートＧ２７からはハイレベルおよびローレベルの
インパルス性雑音が除去されしかも反転されたオンまだ
はオフ指令信号が出力される。

ＯＲゲートＧ２７の出力は、ＡＮＤゲートＧ１３の一方
の入力に与えられるとともに奇数個（図示１つ）のイン
バータＧ１４を介しＡＮＤゲートＧ１３の他方の人力に
与えられる。ＡＮＤＮＯゲートＧ３５インバータＧ１４
に上って微分回路が構成される、ＡＮＤゲートＧ１３は
、ＯＲゲートＧ２７の出力の立上がり時にノ・イレベル
の微分パルスを出力する。ＡＮＤゲー）ＧＬ３の出力は
、単安定回路７４に与えられる。

単安定回路７４は、ＡＮＤゲー）Ｇ３５からの微分パル
スに応答し、パルス幅Ｗ１４のノ・イレペルのパルスを
出力する。このパルス＠Ｗ１４ｄ、除去されるべきチャ
タのパルス幅以−ヒの時間に設定される。

単安定回路７４の出力は、ＯＲゲー）Ｇ１５の一方の入
力に与えられる。ＯＲゲー）Ｇ１５の他方の入力にはイ
ンバータＧ１６を介するＯＲゲートＧ２７の出力が与え
られる。単安定回路７４、ＡＮＤゲートＧ１３、ＯＲゲ
ートＧ１５およびインバータＧ１４、Ｇ１６によって、
ＯＲゲートＧ２７の出力に含まれるチャタが除去される
とともに、ＯＲゲートＧ２７の出力が反転される。した
がって、ＯＲゲートＧ２７からは、イ／ノ（ルス性雑音
およびｆ−ヤタの除去され、しかも制御入力端子８１に
−りえられる信号レベルに対応した（１１ブＪ７５に導
出される。

ＯＲゲートＧ１５の出力なま、ＡＮＤゲートＧ１゜Ｇ３
．Ｇ２８の−・方の入力、ＡＮＤゲー、）Ｇ２３の他方
の入力およびインノ（−タＧ２９の入力に与えられる。

インバータＧ２９の出力は、ＡＮＤゲートＧ２１　Ｇ４
．　Ｇ、ｉｏの一方の人力およびＡＮＤゲートＧ２４の
他方の人力に与えられる。ＡＮＤゲートＧ２３の出力は
、ＯＲゲートＧ３１の一方の人力に−りえられる。ＡＮ
Ｄゲー）Ｇ２４の１ｂ力は、ＯＲゲートＧ３１の他方の
入力に与えられる。ＯＲゲートＧ３１の出力は、ＡＮＤ
ゲートＧ３２の一方の入力に与えられる。ＡＮＤゲー１
−　Ｇ３２の他方の入力には、インノ（−タＧ３３の出
力が与えられる。ＡＮＤゲー１−Ｇ３２の出力は、遅延
回路ｌ゛０１の人力にり見られる。遅延回路１０１は、
ＡＮＤゲートＧ３２の出力を時間ＷＩＯ遅延して出力す
る。この時間ＷＩＯは、第１リレースイツ≠１６の動作
時間Ｗ１だけ早くリレーリセット信号を出して、ダイオ
ード１８の遮断状態のときに第１リレースイツヂ１６が
導通ずるために、オンパルスを遅延させるように設定さ
れる。

遅延回路１０１の出力は、ＡＮＤゲートＧ２８゜Ｇ３０
の他方の入力にそれぞれ与えられる。ＡＮＤゲートＧ２
８の出力は、ＯＲゲートＧ３４の一方の入力に与えられ
る。ＡＮＤゲー）　Ｇ　３０の出力は、遅延回路１０２
の入力に与えられる。遅延回路１０２ｉｄ、ＡＮＤゲー
ゲー　３０の出力を時間Ｗ１１遅延して出力する。この
時間Ｗｌｌと前述の時間ＷＩＯとの和（Ｗｌ　Ｏ＋Ｗ１
１　）ｔｒＪｌ、第２リレースイツチ１７の動作時間Ｗ
４だけ早くリレーリセット信号を出して、ダイオード１
８の導通状態のときに第２リレースイツチ１７が遮断す
るために、オフパルプを遅延させるように設定される。

遅延回路１０２の出力は、ＯＲゲートＧ３４の一２他方
の入力に与えられる。ＯＲゲートＧ３４の出力は、単安
定回路１０３の入力に与えられる。単安定回路１０３は
、ＯＲゲートＧ３４からのハイレベルの信号に応答して
パルス幅Ｗ１２のハイレベルのパルスを出力する。この
パルス幅Ｗ１２は、第１リレースイツチ１６が導通して
から第２リレースイツチ１７が導通するまでの時間差、
および第２りど一スイツチ１７が遮断してから第１リレ
ースイツチ１６が速断するまでの時間差を設定するため
のもので、交流電源１１の半周期前後の時間である。

単安定回路１０３の出力は、ＮＯＲゲー）Ｇ３５の一方
の入力に与えられるとともに奇数個（図示１つ）のイン
バータＧ３６を介して１・ＪＯＲゲートＧ３５の他方の
入力に与えられる。ＮＯＲゲートＧ３５およびインバー
タＧ３６によって微分回路が構成され、単安定回路１０
３の立下がり時に、ＮＯＲゲー）Ｇ３５ｕハイレベルの
微分パルスを出力する。単安定回路１０３の出力はまだ
、ＯＲゲート０３８の一方の入力に与えられる。ＮＯＲ
ゲートＧ３５の出力は、単安定回路１１１４に与えられ
る。

単安定回路１０４は、ＮＯＲゲートＧ３５からの微分パ
ルスに応答し、パルス幅Ｗ１３のハイレベルのパルスを
出力する。このパルス幅ＷＪ３は、第２リレースイツチ
１７の動作時間Ｗ３以」二の時間、すなわちコイル４２
に第２リレースイツチ１７が導通するのに十分な電流を
流すだめの時間、および第１リレースイツチ１６の動作
時間Ｗ２以上の時間、すなわちコイル３３に第１リレー
スイツチ１６が遮断するのに十分な電流を流すための時
間に設定される。

単安定回路１０４め出力は、ＡＮＤゲートＧ２゜Ｇ３の
他方の入力およびＯＲゲー）Ｇ３８の他方の入力にそれ
ぞれ与えられる。ＯＲゲー）Ｇ３８の出力は、ＡＮＤゲ
ーゲーｌ、Ｇ４の他方の入力およびインバータＧ３３の
入力にそれぞれ力えられる。

第３図を参照して動作を説明する。交流電源１１から端
子１３に向けて第３図（１）に示す電圧波形を有する交
流電力が供給されているうスイッチング回路Ｊ５が遮断
している状態、すなわち第１リレースイツチ１６が切換
え接点ＮＣに導通し、かつ第２リレースイツチ１７が遮
断している状態では、電圧波形の各周期毎に第３図（２
）で示すように、第１および第２コイル２０．２１に負
荷電圧検出時の半波整流電流が流れる。このとき環状鉄
心１９の３次コイル２２から矩形波整形回路６５，６６
には、第３図（３）の矢符１１１で示すように半波整流
出力が与えられる。

スイッチング回路１５が導通している状態、すなわち第
１リレースイツチ１６が切換え接点ＮＯに導通し、かつ
第２リレースイツチ１７が導通している状態では、第３
図（４）で示すように第１コイル２０に負荷電流検出時
の電流が流れる。このとき環状鉄心１９の３次コイル２
２かも矩形波整形回路６５．６６には、第３図（３）の
矢符１１２で示すようにｃｉｎ　波出力が与えられる。

３次コイル２２からの半波整流およびｓｉｎ　波出力は
、矩形波整形回路６５において、しきい値Ｖ２で波形整
形されろう矩形波整形回路６５の出力は、第３図（５）
に示される。３次コイル２２からの半波整流およびｓｉ
ｎ　波出力はまた、矩形波整形回路６６において、しき
い値Ｖ３で波形整形される。矩形波整形回路６６は、第
３図（６）に示すように負荷電流検出時のみパルスを出
力する。したがって、ＡＮＤゲートＧ５は第３図（７）
に示す−ように負荷電圧検出時のみパルスを出力する。

ＡＮＤゲートＧ５の出力は、ＮＯＲゲートＧ８およびイ
ンバータＧ７によって立下がり微分される。Ｎ　ＯＲゲ
ー）Ｇ８から出力される微分パルスすなわちオンパルス
ｌ土、第３図（８）に示される。矩形波整形回路６６の
出力は、ＮＯＲゲートＧ９およびインバータＧＩＯによ
って立下がり微分される。Ｎ　ＯＲゲートＧ９から出力
される微分パルスすなわちオフパルスは、第３図（９）
に示される。

第１リレースイツチ１６が切換え接点ＮＣに導通しかつ
第２リレースイツチ１７が遮断しでいる状態で、時刻ｔ
１において第３図（１〔に示ずように負荷１２を電力付
勢するだめのハイレベルのオン指令信号が制御入力端子
８１に与えられると、Ｎ０１ｌ’−）Ｇ８からのオンパ
ルスとインパルス性雑音およびチャタの除去されたＯＲ
ゲートＧ１５からのハイレベルの信号とによって、ＡＮ
Ｄゲー　。

１−　Ｇ　２３　ｉ１第３図ｔｌｌ＞に示すようにハイ
レベルのパルスを出力する。ＡＮＤゲートＧ２３からの
ノ・イレベルのパルスは、ＯＲゲゲーＧ　：３１　ヲ介
シテＡＮＤゲートＧ３２の一方の入力に与えられる。Ａ
Ｎ　ＤゲートＧ３２け、インバータＧ３３の出力が第３
図（１乃に示すようにハイレベルの期間だけすなわち単
安定回路１０３，１．０４の動作中を除いた期間だりＡ
ＮＤゲー）Ｇ２３からのハイレベルのパルスをｉ３図（
１３に示すように通過させて遅延回路１０１に与える。

遅延回路１０１は、ＡＮＤゲー）Ｇ３２からのハイレベ
ルのパルスｔ［３［ｆｆ１（１４）に示すように時間Ｗ
ＩＯ遅延させて出力する。

遅延回路１０１からのハイレベルの出力は、ＡＮＤゲー
トＧ２８の一方の入力がハイレベルであるので、ＡＮＤ
ゲートＧ２８およびＯＲゲートＧ３４を介して単安定回
路１０３に−りえられる。単安定回路１０３は、ＯＲゲ
ー１−　Ｇ　３４からのハイレベルのパルスに応答して
第３図（１５＋に示すように時間Ｗｌ２間）・イレペル
のパルスを出力するつ単安定回路１０３のノ・イレベル
の出力は、Ｎ。

ＲゲートＧ３５およびインバータＧ３６．Ｇ３７によっ
て立下がり微分される。ＮＯＲゲートＧ３５から出力さ
れる微分パルスは、第３図１［ｉｌに示される。単安定
回路１０４はＮ　ＯＲゲートＧ３５からの微分パルスに
応答して、第３図面に示すようにパルスＩ［Ｗｌ３の）
・イレペルのパルスヲ出カスる。ＯＲゲー）Ｇ３Ｂ＆よ
、単安定回路１０３．１０４からの出力によって第３図
（１８１に示すように）（ルスｌｉ％（Ｗｌ　２＋Ｗ１
３　）のノ・イレベルのパルスを出力する。

以上のようにして、先ずＡＮＤゲートＧ１の出力がＯＲ
ゲー）Ｇ３８からの正のパルスに応じて、第３図（１１
で示すように７１イレベルとなる。それによってリレー
コイル３３には矢符３４の方向に電流が流れ、第３図翰
で示すように、第１１Ｊ　ｌ／−スイッチ１６が負荷電
圧の負の位相すなわちダイオード１８の逆方向の半周期
において切換え接点ＮＣから切換え接点ＮＯに切換わっ
てオン動作してセットされる。

次いで、ＡＮＤゲー）Ｇ３の出力が、単安定回路１０４
からの正のパルスに応じて、第３図Ｔ２１１で示すよう
にハイレベルとなる。それによって、リレーコイル４２
に矢符４８の方向に電流が流れ、第３図（２）で示すよ
うに、第２リレースイツ゛チ１７が負荷電圧の正の位相
すなわちダイオード１８の順方向の半周期においてオン
動作してセットされろ。

以上のような動作により、アークを発生することなしに
、負荷１２を電力付勢することができる、上述のごとく
負荷１２の電力付勢に応じて、第３図（４）で示すごと
く負荷電流が流れる。負荷電流が流れることによって、
前述のようにＮＯＲＯＲゲートＧ９オフパルスが出力さ
れる。

第１リレースイツチ１６が切換え接点ＮＯに導通シ、か
つ第２リレースイツチ１７が導通している状態で、時刻
ｔ２において第３図（１０）に示すように負荷１２を電
力消勢するためのローレベルのオフ指令信号が制御入力
端子８１に与えられると、インバータＧ２９にはＯＲゲ
ート（，１５からインパルス性雑音およびチャタの除去
されたローレベルの信号が与えられる。インバータ２９
の出力は、第３図（ハ）に示される。ＡＮＤゲート２４
は、ＡＮＤゲーゲー９からのオフパルスと、インノ（−
タＧ２−９からのハイレベルの信号とによって第：３図
＋２４１に示すように）・イレベルのパルスを出力すＺ
）、ＡＮＤゲー）Ｇ２４からのＩ・イレベルのノζルス
け、ＯＲゲートＧ３１を介してＡＮＤゲートＧ３２の一
方の入力に与えられる。ＡＮＤゲートＧ３２は、インバ
ータＧ３３の出力が第３図０２に示すようにハイレベル
の期間だけ、すなわち単安定回路１０３．１０４の動作
中を除いた期間だけＡＮＤゲートＧ２３からのノ１イレ
ベルのパルスを第３図ｕ３に示すように通過させて遅延
回路１０１に与える。

遅延回路１０１け、ＡＮＤグー）Ｇ３２からのノ・イレ
ベルのパルスを第３図Ｉに示すように時間Ｗ１０遅延さ
せて出力する。

遅延回路１０１からの・・イレベルの出力は、ＡＮＤゲ
ー）Ｇ３０の一方の入力がハイレベルであるので、遅延
回路１０２に与えられる。遅延回路１０２け、ＡＮＤゲ
ートＧ３０からのハイレベルのパルスを第３図（ハ）に
示すように時間Ｗｌｌ遅延させて出力する。遅延回路１
０２の出力は、ＯＲゲー）Ｇ３４を介して単安定回路１
０３に鼻先られる。単安定回路１０３は、ＯＲゲートＧ
３４からのハイレベルのパルスに応答して第３図（１５
１に示すように時間Ｗ１２間ハイレベルのパルスヲ出力
する。

単安定回路１０３のハイレベルの出力け、Ｎ。

ＲゲートＧ３５およびインバータＧ：う６．Ｇ３７によ
って立下がり微分される。ＮＯＲゲートＧ３５から出力
される微分パルスは、第３図＋ＩＢに示される。単安定
回路１０４はＮＯＲゲートＧ３５からの微分パルスに応
答ｌ〜で、第３図（Ｉηに示すよ）ニパルス幅１３のハ
イレベルのパルスを出カスる。

ＯＩζゲートＧ３８は、単安定回路１０３．　１　［４
からの出力によって第３図ｑｌＯに示すようにパルス＋
［（Ｗｌ　２＋Ｗｌ　３　）のハイレベルのパルスを出
力する。

以上のようにして、先ずＡＮＤゲー）Ｇ４の出力が第３
図（イ）で示すようにハイレベルとなり、リレーコイル
４２に矢符４９の方向の電流が流れる。

それによって、第２リレースイツチ１７が負荷電流の正
の位相すなわちダイオード１８の順方向の半周期におい
て、第３図＠で示すようにオフ動作してリセットされろ
う 次いで、ＡＮＤゲー）Ｇ２の出力が第３図（５）で示す
ようにハイレベルとなり、リレーコイル３３に矢符３５
の方向の電流が流れる。それによって第１１７レースイ
ツチ１６が負荷電流の負の位相すなわちダイオード１８
の逆方向の半周期において、第３図（至）で示すように
切換え接点ＮＯから切換え接点ＮＯに切換わってオフ動
作してリセットされる。

以上のような動作によって、アークを発生することなく
負荷１２を電力消勢することができる。

以上のように本発明によれば、単一の環状鉄心によって
負荷電流および負荷電圧を効率よく検出でき、その検出
するための部品を少くすることができるとともに、その
スペースを可及的に小とすることができるう

【図面の簡単な説明】

第１図は先行技術を説明するだめの図、第２図は本発明
の一実施例の全体回路図、第３図はその動作を説明する
ためのタイミングチャートである。 １１・・・交流電源、１２・・・負荷、１６・・・第１
リレースイツチ、１７・・・第２リレースイツチ、１８
・・・ｉ゛イオード１９・・・環状鉄心、２０・・・第
１コイル、２１°°“第２コイル、２２．６７〜７０・
・・抵抗、３１・・・スイッチ制御回路、６５．６６・
・・財形波整形回路、Ｇ５・・・ＡＮＤゲート、Ｇ６・
・・インバータ代理人　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 交／＋ｉｆｉ電１；１λと負荷との直列回路に閉ループ
   を成して挿入されるとともに互いに並列接続された負荷
   開閉用の２個の第１．第２リレースイツチで、６つて、
   該第１のリレースイッチはダイオードを直列に接続し、
   リレースイッチのオン動作ｒ；Ｉ：　、　；ｉ’ｓ　＋
   、　。 第２リレースイツヂのオフ時における閉ループの負荷電
   圧を検出してｉＥま７ｙは負の一方の半周期毎に対応１
   ７て出力さ７’Ｌるオンパルスを作成１２、ｒ”ｔ’４
   ７？をオンさせるだめに入力されるオン指令信号とオフ
   パルスとの一致に基づいて、交流Ｍｔ源のｆｌｊ圧波形
   かダイオードの半周１υｊにおいて第１のりレースイン
   チを・オンし、遅れて第２のリレースイッチをダイオー
   ドの順方向の半周期においてオンさ亡、リレースイッチ
   のオフ動作は、第１．第２す【／−スイッチのオン時に
   おける閉ループの０荷電流を検出して正′まだｖ、］、
   負の一方の半周期イσに対応して出力されるオフパルス
   を作成し、負荷をオフさせるために入力されるオフ指令
   信号とオフパルスとの一致に基づいて、交流電源の電圧
   波形がダイオードの順方向の半周期においてその第２の
   リレースイッチをオフし、遅れて第１のスイッチをダイ
   オードの逆方向の半周期においてオフさせる交流スイッ
   チ回路において、 前記第１のリレースイッチは、第２のりレースインチの
   スイッチング態様と同一となる切換え接点および第２の
   リレースイッチのスイッチング態様と異なる切換え接点
   を有し、前記閉ループの途中に直列′に接続され、前記
   負荷電流を検出するための第１コイル、高インピーダン
   スとされて両切換え接点間に接続され、前記負荷雷、圧
   を検出するための第２コイル、ならびに第１および第２
   コイルに磁気結合されて負荷電圧検出時に０−半波整流
   出力を導出し、負荷電流検出時にはｓｉｎ　波出力を導
   出する第３コイルを備える環状鉄心を設け、半波整流出
   力とＥ３ｉｎ　波出力とを判別してオンパルスとオフパ
   ルスとを作成するようにしたことを特ｔ′々とする交流
   スイッチ回路。