JPS5812222A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との聞に介在されるスイッチ回路Ｋ１１ｍ
する。

半導体スイッチング素子たとえばサイリスタ等は順方向
の抵抗か比較的大きい。したがってそのような半導体ス
イッチング素子を介して、負性を電力付勢する場合には
、大きな発熱を伴なう。

本発明の目的は、開閉動作する接点を用いて、負荷に交
流電力を供給し、しかも開閉時のアークの発生を防ぐよ
うにしたスイッチ回路を構成することである。

第１図は、本発明の一実施例の電気回路図である。交流
電源１と負荷２とけ、本件スイッチ回路に端子３．４に
よって直列に介在される。端子３４に接続されるライン
／３　、　／４間には、ダイオード５と、そのダイオー
ド５に直列に接続される第１リレースイツチ６とから成
る直列回路７か接続される。この直列回路７ＫＦｉ、第
２リレースイツチ８が並列に接続される。直列回路７と
慎２リレースイッチ８とは、並列回路９を構成する。

第１リレースイツチ６＃ｉ、第１ラツチングリレー１０
に関連するものである。この第１ランチングリレー１０
＃ｉ、２ｓ線形のラッチングリレーで４ｈ、Ｑシーコイ
ル１１および２次コイル１２を有する。リレーコイル１
１か一時的に励磁され矢符１０１の方向に電流か流れる
と、第１リレースイッチ６Ｆｉ導通して、その導通状態
を自己保持する。リレーコイル１１が一時的に励磁され
矢符１０２の方向に電流が流れると、第１リレースイツ
チ６け遮断状−となってその遮断状態を自己保持する。

リレーコイル１１を駆動するために第１リレー駆動回路
１０３が設けられる。

第１リレー駆動回路１０３において、トランジスタＴＲ
ＩおよびトランジスタＴＲ２は直列接続され、それらの
接続点１０４＃ｉ第１ラツチングリレー１０のリレーコ
イル１１の一方端子に接続される。トランジスタＴＲ３
とトランジスタＴＲ４とＦｉ直列接続され、それらの接
続点１０５はリレーコイル１１の他方端子に接続される
。接続点１０４．１０５闇ＫＦｉ、直列であって相互に
逆方向に接続されたツェナダイオード１０６，１０７が
接続される。

第１フリツプフロツプＦ１のセット出力Ｑは反転用のト
ランジスタＴＲ５のベースに与オ、られるとともに、前
述のトランジスタＴＲ４のベースに与えられる。トラン
ジスタＴＲ５のコレクタけ、トランジスタＴＲＩのベー
スに接続される。第２フリツプフロツグＦ２０セツト出
力Ｑｔｉ、トラン　　　−ジスタＴＲ２のベースに与え
られるとともに、トランジスタＴＲ６のベースに与えら
れる。トランジスタＴＲ６のコレクタけ、トランジスタ
ＴＲ３のベースに与えられる。

端子１０８に印加される電圧は、トランジスタＴＲＩ、
ＴＲ３のエミッタにそれぞれ与えられる。

端子１０８に印加される電圧は、また、抵抗１０９を介
して、トランジスタＴＲＩのベースおよびトランジスタ
ＴＲ５のコレクタにそれぞれ与えられるとともに１抵抗
１１０を介して、トランジスタＴＲ３のベースおよびト
ランジスタＴＲ６のコレクタにそれぞれ与えられる。端
子１０８に印加される電圧は、さらに、抵抗１１１を介
して、トランジスタＴＲ５およびＴＲ４のベースに十ね
それ与えられるとともに、抵抗１１２を介してトクンジ
スタＴＲ６およびＴＲ４のペースにそれぞれｌられる。

第１フリツプフロツプＦ１のセット出力Ｑがハイレベル
になると、トランジスタＴＲ５，ＴＲ４か導通し、トラ
ンジスタＴＲＩは導通する。第２７リツプフロツプＦ２
のセット出力Ｑａローレベルであり、したがってトラン
ジスタＴＲ２，ＴＲ６が遮断している。そのためトラン
ジスタＴＲ３か遮断する。こうしてトランジスタＴＲ１
、接続点１０４、リレーコイル１１．接続点１０５、お
よびトランジスタＴＲ４’を通る電流経路が形成され、
リレーフィル１１にけ矢符１０１の方向に電流か流れる
。そのためリレースイッチ６が導通して自己保持される
。

第２２リツプフロツプＦ２からのセット出力Ｑがハイレ
ベル々なったときには、トランジスタＴＲ２，ＴＲ６か
導通し、トランジスタＴＲ３が導通する。またトランジ
スタＴＲ５，ＴＲ４かｆｆｉ断し、トランジスタＴＲＩ
か遮断する。こうしてトランジスタＴＲ３、接続点１０
５、リレーコイル１１、接続点１０４およびトランジス
タＴＲ２を通る電流経路か形成され、リレーコイルＫＦ
ｉ矢符１０２方向の励磁電流が流れる。これＫよってリ
レースイッチ６が遮断して自己保持される。

第２リレースイツチ８＃ｉ第２ラフチングリレー１３に
関連するものである。この第２ラフチングリレー１３は
、＠ｌラッチングリレーｌＯと同様に２巻線形のラッチ
ングリレーであり、リレーフィル１４、および２次コイ
ル１５を有する。リレーコイル１４が一時的に励磁され
矢符１１３の方向に電流が流れると、第２リレースイツ
チ８は導通して、その＃Ｉ通状飴を自己保持する。リレ
ーコイル１４が一時的に励磁され矢符１１４の方向に電
流が流れると、第２リレースイツチ８け遮断状態となっ
てその遮断状態を自己保持する。リレーコイル１°４を
駆動する九めに第２リレー駆動同島１１５か設けられる
。

第２リレー駆動回路１１５け、第１リレー駆動回路１０
３と同様に構成されており、トランジスタＴＲ７〜ＴＲ
１２、ツェナダイオ−Ｆ１１７゜１１ｇおよび抵抗１１
９〜１２２を含む。第２リレー駆動回路１１５において
、トランジスタＴＲ７およびトランジスタＴＲ８は直列
接続され、そのリレーコイル１４の一方端子に接続され
る。トランジスタＴＲ９とトランジスタＴＲｌ０とは直
列接続され、それらの接続点１２４けリレーフィル１４
の他方端子に接続される。接続点１２３゜１２４開Ｋａ
、直列であって相互に逆方向に接続され九ツェナダイオ
ード１１６，１１７が接続される。

第３フリツプフロツプＦ３のセット出力Ｑは反転用のト
ランジスタＴＲＩＩのペースに与えられるとともに１前
述のトランジスタＴＲｌ０のペースに＋：１．．られる
。トランジスタＴＲＩＩのコレクタａ、）？ンジスタＴ
Ｒ７のペースに接続さレル。

第４ツリツブフロツプＦ４のセット出力Ｑｔｉ、）ラン
ジスタＴＲ８のペースに与えられるとともに、トランジ
スタＴＲｘ曇のペースに与えられる。トランジスタＴＲ
１２のコレクタは、トランジスタＴＲ９のペースに与え
られる。

端子１２５に印加される電圧は、トランジスタＴＲ７，
ＴＲ９のエミッタにそれぞれ与えられる。

端子１２５に印加される電圧は、また、抵抗１１９を介
して、トランジスタＴＲ７のペースおよびトランジスタ
ＴＲＩＩのコレクタにそれぞれ与えられるとともに１抵
抗１２０を介して、トランジスタＴＲ９のペースおよび
トランジスタＴＲ１２のコレクタにそれぞれ与えられる
。端子１２５に印加される電圧は、さらに１抵抗１２１
を介して、トランジスタＴＲＩＩ、ＴＲＩＧのペースに
それぞれ与えられるとと４に、抵抗１２２を介してトラ
ンジスタＴＲ１２，ＴＲ８のペースにそれぞれ与えられ
る。

第３フリツプ７０ツブＦ３のセット出力Ｑがハイレベル
になると、トランジスタＴＲＩＩ、ＴＲ１０が博通し、
トランジスタＴＲ７は導通する。

第４７リツプフロツプＦ４のセット出力Ｑけローレベル
であり、°シ九がってトランジスタＴＲ８゜ＴＲ１２か
遮断している。そのためトランジスタＴＲ９か遮断する
。こうしてトランジスタＴＲ７、接続点１２３、リレー
コイル１４、接続点１２４、およびトランジスタＴＲｌ
０を通る電流経路が形成され、リレーコイル１４Ｋｔｉ
矢符１１３　ノ方１ａｌＫ電流が流れる。そのため第２
リレースイツチ８か導通して自己保持される。

第４７リツププロツプＦ４からのセット出力Ｑがハイレ
ベルとなったときには、トランジスタＴＲ８，ＴＲ１２
が導通し、トランジスタＴＲ９が導通する。またトラン
ジスタＴＲＩ　１　、ＴＲｌ０か遮断し、トランジスタ
ＴＲ７が遮断する。こうしてトランジスタＴＲ９、接続
点１２４、リレーコイル１４、接続点１２３およびトラ
ンジスタＴＲ８を通る電流経路が形成され、リレーコイ
ルにけ矢符１１４方向の励磁電流が流れる。これによっ
て第２リレースイツチ８か遮断して自己保持される。

ツェナダイオード１１６．１１７ａ、前述のツェナダイ
オード１０６，１０７と同様に相互に逆方向となるよう
にそれらのアノードが共通に接続される。これらのツェ
ナダイオード１０６，１０７；１１６，１１７のブレー
クダウン電圧は、端子１０８，１２５に印加される電圧
を超える値であり、かつ第１リレー駆動回路１０３のト
ランジスタＴＲＩ〜ＴＲ＝６および第２リレー駆動回路
１１５のトランジスタＴＲ７〜ＴＲ１２が破壊する電圧
未満の値である。第１フリツプフロツプＦｌ。

第２７リツプ７０ツブＦ２、第３７リツプフロツプＦ３
および第４７リツプフ′ロツプＦ４の出方がハイレベル
から口、−レベルに変化すると、第１リレー駆動回路”
１０３および第２リレー猷動−］ｊＲ１１５のトランジ
スタＴＲｌＮＴＲ１２＃′ｉそれぞれ遮断し、リレーコ
イル１１．１４に＃ｉ各端子１０８．１２５に印加され
る電圧を超える逆起電力が発生する。このとき＠１リレ
ー駆動回路１０３では、リレ−コイル１１→接続点１１
０１５→ツ工ナダイオード１０７→ツエナダイオード１
０６→接続点１０４→リレーコイル１１の経路で、を九
＠２リレー駆動回路１１５では、リレ−コイル１４→接
続点１２４→ツェナダイオード１１７→ツェナダイオー
ド１１６→接続点１２３→リレーコイル１４の経路で、
あるいはそれらの経路の逆の方向に電流が流れ、ツェナ
ダイオード１０６，１０７：１１６．１１７はプレーク
ダクンし、逆起電力を吸収する。したがってトランジス
タＴＲＩ〜Ｔ、Ｒ１２が破壊されることけない。

並列回路９に関連して、導通周期検出回路１６が接続さ
れる。この導通周期検出回路１６において、並列回路９
に並列に、抵抗１７とトランス１８の１次巻線とから成
る直列回路が接続される。

トランス１Ｂの２次巻ＩＫは並列に、抵抗１２６および
コンデンサ１２７から成る移相回路１２８が接続される
。コンデンサ１２７にＦｉ並列にダイオード１９．２０
が相互に逆方向性に接続される。

ダイオード１９．２０を介するトランス１８から゛の出
力は、比較回路２１に入力されて比較される。

比較回路２１からの出力は、微分コンアン４ｊ２２にｊ
Ｅｉ−えられる。微分コンデンサ２２からの出力のうち
負の微分パルスを除去す・るダイオード２３を介する正
の微分パルスは、抵抗１２９を介して導通周期検出出力
としてライン２４に導出される。

端子３と並列回路９との筒のライン１３ＫＦ！、変流器
２５か設彷られる。この変流器２５の出力は、遮断周期
検出回路２６に入力される。遮断同期検出回路２６ｉｊ
、１ｉｆｔ述の導通周期検出回＄１６とｔＩ３１様に、
抵抗′１３０およびコンデンサ１３１から成る移相回路
１３２、ダイオード２７．２ｇ、比較回路２９、微分コ
ンデンサ３０、ダイオード３１および抵抗１３３を含む
。遮断同期検出（ロ）路２６からの正の微分パルスは、
ライン３２に遮断周期検出出力として導出される。

ここで、この実施例では、交流電＄１の電圧波形の正の
半サイクルに応答して導通周期検出回路１６からライン
２４にパルスを導出するように・し　　　　“ている。

また、ライン１３に流れる電流の負の半サイクルに后答
して遮断周期検出回路２６からライン３２にパルスを導
出するようＫしている。このξとをａｌ　実ｋｃするた
めに１負荷２、トランス１８および変流器２５による電
圧・電流量の位相差を修正して交流電＃１の電圧波形お
よびラインｌ３に流れる電流波形に応答してライン２４
および３２からパルスを発生させるために移相回路１２
８および移相回路１３２が設けられる。

ライン２４，３２ｔｆＡＮＤゲートＧｌ、Ｇ２の一方の
入力に接続される。ＡＮＤゲー）Ｇｌの他方の入力にけ
、トグル入力端子Ｔを有するフリッププロップＦＴから
の出力Ｑが与えられる。またこの出力ＱＦｉ反転回路３
３によって反転されてＡＮＤゲー）Ｇ２の他方の入力に
与えられる。

フリップフロップＦＴは、トグル入力端子Ｔに信号が入
力されるたび毎にセット出力Ｑの論理出力を変え、リセ
ット入力端子Ｒに信号が入力されることＫよってセット
出力Ｑにローレベルの論理出力を導出する。また、７リ
ツプ７０ツブＦＴのセット出力Ｑ、ＡＮＤゲー）Ｇｌの
他方の入力および反転回路３３の入力の接続点に入力端
子Ｓを設ける。この入力端子ＳＫ単安定入力信号を入力
することによって、フリップフロップＦＴからのセット
出力Ｑによるのと同様な動作を行なうことができる。

＄２図を参照して、交流電＃ｌからけライン１３に向け
て第２図（１）に示す電圧波形を自する交流電力が供給
されている。第１リレースイツチ６および第２リレース
イツチ８が第１図示のように遮断しているときには、第
２図（６）Ｋ示す導通周期検出出力が電圧波形の各周期
毎に得られる。ここで導通周期検出回路１６におけるダ
イオード１９゜２０け、トランス１８からの出力を１．
それらの順方向電圧降下の範囲内に抑える働きをする。

したかつて比較回路２１からは電源１の電圧波形の各同
期に対応した矩形波が得られる。微分コンデンサ２２か
らの出力は、比較回路２１からの矩形波の立上りおよび
立下り時に得られる。ダイオード２３の働きによって正
極性のパルスだけか第２図（６）のようにライン２４に
導出される。このとき端子３からライン１３に流れる電
流は零またＦ！、＃小であるので、変流器２５からの出
力Ｆｉ得られない。

時刻ｔｌにおいて、フリップフロップＦＴのトグル入力
端子ＴＫ第２図（幻のパルスを入力するとそのフリップ
フロップＦＴの出力ＱＦｉ第２図（３）のようにハイレ
ベルとなる。また、入力端子Ｓに第２図（４）に示す単
安定入力信号を入力するようにしてもよい。したかつて
ＡＮＤゲートＧｌからの出力は時刻ｔ２において第２図
（６）のように得られる。

この時刻ｔ２け、フリップフロップＦＴのセット出力ま
たは入力端子Ｓに入力される単安定入力がハイレベルに
なった後であって導通周期検出回路１６からＡＮＤゲー
トＧｌに最初にパルスが入力される時刻である。ＡＮＤ
ゲートＧ１からの出力によって、第１フリツプフロツプ
Ｆ１がセットされ、そのセット出力Ｑｔｊ第２図（７）
Ｋ示されるようにハイレベルになる。

第１７リツプ７０ツブＦ１のセット出力Ｑがハイレベル
になると、前述のように＄１ラフチングリレー１０のリ
レーコイル１１に矢符１０１方向に第２図（８）に示す
電流か流れて、第１リレースイツチ６のスイッチング態
様が変わるのに要する動作時間Ｗｌの後である時刻ｔ３
に＄１リレースイッチ６・け導通する。この導通する時
刻ｔ３は、端子３が負であり、端子４が正であって、し
たかってダイオード５が遮断する一方の半周期である。

＠１ラフチングリレー１Ｏの２次コイル１２の一端は、
接地される。２次コイル１２の他端は、信号発生回路１
３４に接続される。第１信号発生回路１３４において、
２次コイル１２の他端は、端子１０ｇと接地との間に設
ゆられた抵抗１３５１３６．１３７から酵る直列回路の
抵抗１３６゜１３７聞に接続される。端子１０８と接地
との闇には、抵抗１３８およびトランジスタＴＲ１３か
ら成る直列回路、抵抗１３９，１４０から成る自利回路
、抵抗１４１およびトランジスタＴＲ１４から成る直列
回路ならびに抵抗１４２およびトランジスタＴＲ１５か
ら成る直列回路がそれぞれ接続される。抵抗１３５と抵
抗１３６との接続点にけ、ｔランジメタＴＲ１３のベー
スか接続される。

抵抗１３９と抵抗１４０との接続点には、トランジスタ
ＴＲ１４のベースが接続されるとともに、一端が抵抗１
３６と抵抗１３７七の接続点に接続された抵抗１４３が
接続される。トランジスタＴ　Ｒ’１５のベースにａ、
−ｍがトランジスタＴ’Ｒ１４のコレフタに接続された
抵抗１４４が接続される。トランジスタＴＲ１３，ＴＲ
１５のコレクタは信号発生回路１３４に含まれる回路１
４５に接続される。

回路１４５において、トランジスタＴＲ１３からの信号
は、偶数個の縦続接続された反転回路１４６および反転
回路１４７を含む反転回路群１４８を介して、ＡＮＤゲ
ートＧ４の一方の入力に与オられるとともに、反転回路
１４９を介してＡＮＤゲー）Ｇ４の他方の入力に与えら
れる。ＡＮＤゲー）Ｇ４の出力は、アリツブフロップＦ
１のリセット人力ＲＫ与えられる。ここで、反転回ＭＷ
１４ｇＦｉ、偶数個の反転回路から成り、遅延時間Ｗ２
を有する。

また回路１４５において、トランジスタＴＲｌ５からの
信号は、偶数個の縦続接続された反転回路１５０，１５
１から成る反転回路群１５２を介して、ＡＮＤゲー）Ｇ
５の一方の入力に与えられるとともに、反転回路１５３
を介してＡＮＤグー）Ｇ５の他方の入力に与えられる。

反転回路群１５２は、遅延時間Ｗ８を有する。ＡＮＤゲ
ートＧ５の出力は、ツリツブフロップＦ２のリセット人
力ＲＫ与えられる。

第１ラフチングリレ−１０のリレーコイル１１と２次コ
イル１２とは相互誘導結合している。リレーコイル１１
には第２図圓に示す電流が流れる。

また２次コイル１２［Ｆｉ第２図−に示す誘起電圧が発
生する。信号発生回路１３４のトランジスタＴＲ１３お
よびトランジスタＴＲ１４のペース電圧は、０．６〜０
．７ｖおよび０．４〜ｏ、ｓ　ｖに設定されている。し
たがって、トランジスタＴＲ１３のペース電圧か低下し
、トランジスタＴ１１３は遮断する。トランジスタＴＲ
１３のコレクタは、第２図（Ｉｌ）に示すようにハイレ
ベルとなる。これＫよって、反転回路群１４８および反
転回路１４９の出力は、第２図Ｏ＠および第２図Ｈにそ
れぞれ示すようＫなる。

第１ラツチングリレー１０の第１リレースイツチ６の等
通後、２次コイル１２［＠起され九電圧か低下し、トラ
ンジスタＴＲ１３のペース電圧が上昇し、トランジスタ
ＴＲ１３が導通すると、トランジスタＴＲ１３のコレク
タＦｉ第２図（ｌＩ）に示すようにローレベルとなる。

これによって、反転回路群１４８および反転回路１４９
の出力は、第２図０１１および第２図Ｉにそれぞれ示す
ようになる。

したかつてＡＮＤデー）Ｇ４は第２図０４に示すハイレ
ベルのパルスを発生する。

ツリツブフロップＦｌけ、ＡＮＤゲートＧ４からのパル
スによってリセットされる。フリップ７０ツブＦ１のセ
ット出力Ｑｔｌ：、第２図（７）に示すようにローレベ
ルとなる。したがってトランジスタＴＲ５、ＴＲ４、Ｔ
ＲＩＦｉ遮断する。

ＡＮＤゲー）Ｇｌからの出力Ｆｉまた、第１遅廷回路Ｄ
ＬＩに入力され、遅延時間Ｗ３の後に時刻ｔ４で第２図
０均のパルスが得られる。第１遅延回路ＤＬＩＦｉ、積
分コンデンサ３６と、その積分コンデンサ３６からの出
力をレベル弁別するシュミット回路３７とを含む。第１
遅延回路ＤＬＩからの出力によって、フリップフロップ
Ｆ３がセットされる。フリップフロップＦ３のセット出
力Ｑは、第２図０１１に示される。アリツブフロップＦ
３のハイレベルのセット出力信号によって、トランジス
タＴＲＩＩ、ＴＲｌ０．ＴＲ７が萼通し、リレーコイル
１４に＃ｉ第２図Ｏηに示す電流が流れる。そのため動
作時間Ｗ４の後に時刻ｔ・５で第２リレースイツチ８が
第２６＝＝’ＩＯ樽のように導通する。第２リレースイ
ツチ８か導通する時刻ｔ５け、端子３が正で端子４が負
であってダイオード５の導通する他の半周期である。

このようＫして、先ずダイオード５か遮断する一方の半
周期において、第１リレースイツチ６が導通し、したが
って第１リレースイツチ６の１１１４時にアークが発生
することがない。次の半周期にけ、第１リレースイツチ
６およびダイオード５を介して負荷２に電流が流れ、こ
の半周期で第２リレースイツチ８が導通するので、第２
リレースイツチ８の導通時にアークが発生することはな
い。

第２ラツチングリレー１３のリレーコイル１４に電流か
流れると、２次コイル１５には第２図−に示すように矢
符１１４の向きに誘起電圧が発生する。２次コイル１５
の一端は接地され、その他端は信号発生回！１５４に接
続される。

信号発生回路１５４け、信号発生回路１３４と同様に構
成されており、抵抗１５４〜１６．３、）ランジスタＴ
Ｒ１６〜ＴＲ１８ならびに偶数の反転回路１６４，１６
５から成る反転回路群１６６、反転回路１６７、偶数の
反転回路１６８，１６９から匠る反転回路群１７０、反
転回路１７１およびＡＮＤゲートＧ６−．７から成る回
路１７２を含む。

信号発生回路１５４において、トランジスタＴＲ１＠、
ＴＲ１７（ｒ）べ−２電圧は、０．６〜ｎ、７　Ｖ。

０．４〜０．５　Ｖ　Ｋそれぞれ設定されているｏ　＊
　２ラツチングリレー１３の２次コイル１５に誘起され
た電圧によって、トランジスタ１６のベース電圧か低下
して遮断し、トランジスタ１６のコレクタは第２図（２
１に示すように）・イレペルとなる。これによって遅延
時開Ｗ５を有する反転回路群１６６および同転回路１６
７の出力ｉｔ、ＩＦ’；２ｖ４Ｈおよび第２図−に示す
二うになる。

第２ランチングリレー１３の第２リレースイツチ８の導
通後、２次コイル１４に誘起され圧電圧か低下し、トラ
ンジスタＴＲ１６のベース電圧力上昇し、トランジスタ
ＴＲ１６が導通すると、トランジスタＴＲ１６のコレク
タは第２図−に示すようにローレベルとなる。これＫよ
って、反転回路群１６６および反転回路１６７の出力ｌ
よ、４ＰＪ２図ｑ）およびｖＪ２図−に示すようになる
。したがってＡＮＤグー）Ｇ６は第２図−に示すハイレ
ベルのパルスを発生する。

クリップ７０ツブＦ３は、ＡＮＤゲー）Ｇ６からのパル
スによってリセットされる。７リソプ７０ツブＦ３のセ
ット出力ＱＦｉ第２図（ｌ！に示すようにローレベルと
なる。し九がってトランジスタＴＲ１１，ＴＲｌ０．Ｔ
Ｒ７は遮断する。

端子３に流れる負荷電流は第２図（財）Ｋ示されている
とおりであ、す、斜線で示した部分は、ダイオード５に
流れる電流である。この負荷電流は、第２図（鳳）に示
された電圧に比べて遅れ角θを自する。

端子３に偵荷電流が流れることによって、変ｔｉＬ器２
５からの出力が得られる。これによって遮断同期検出回
路２６からライン３２には＄２図−に示すパルスか得ら
れる。また第１および第２リレースイツチ６．８が導通
することによって、トランス１８には電流が流れなくな
抄、第２図１６１に示すように導通同期検出回路１６か
らの／（パルスの発生はなくなる。

時刻【６（第２図（ｚｌ　＃照）においてクリップ７０
ツブＦＴのトグル入力端子Ｔに／＜Ｊレスを入力すると
、その出力Ｑｔｉ第２図（３）に示すようにローレベル
となる。したかつて反転回路３３を介してＡＮＤグー）
Ｇ２の他方の入力に第２図−に示すノ・イレペルの信号
か与えられたままになる。ライン３２を介する遮断周期
検出出力は、時刻ｔ７においてＡＮＤグー）Ｇ２の方の
入力に与えられる。

したがってＡＮＤゲー）Ｇ２からの出力波形は、第２図
−に示されるとおりとなる。反転回路３３からの出力は
第２図−に示されている。

ＡＮＤゲー）Ｇ２からの出力によって７リンプフロツプ
Ｆ４かセットされ、そのノ翫イレベルのセット出力Ｑけ
第２図（２）に示される。このセット出力Ｑによって、
トランジスタＴＲ８，”ＴＲ１２゜ＴＩ＜９か導通し、
第２ランチングリレー１３のリレーコイル１４に矢符１
１４方向に＠２図・ηに示す電流か流れる。こうして第
２リレースイツチ８か１作時開Ｗ４後である時刻ｔ８（
第２図０４参照）において遮断する。この時刻ｔ８Ｆｉ
、端子３か正で端子４か負であって、ダイオード５か導
通ずる半同期である。

また、第２ランチングリレー１３のリレーコイル１４に
矢符１１４方向に電流か流れることによって、２次コイ
ル１５には矢符１１３の方向に＃Ｐ。

２図０１に示す誘起電圧が発生する。トランジスタＴＲ
１７のペース電圧か上昇し、トランジスタＴＲ１７は導
通する。したがってトランジスタＴｋ１８か遮断し、そ
のコレクタ社第２図翰に示すようにハイレベルとなる。

これによって、ＭｔｉＦ、時開Ｗ６を有する反転−１路
群１７０および反転回路１７１の出力ｔｉ第２図■およ
び第２図００に示すようになる。

第２ランチングリレー１３の第１リレースイツチ８の遮
断後、２次コイル１５に誘起され圧電圧が低下し、トラ
ンジスタＴＲ１７のベース電圧力低下してトランジスタ
ＴＲ１７が遮断し、トランジスタＴＲ１ｇか導通すると
、トランジスタＴ１１８のコレクタは第２ミーに示すよ
うにローレベルとなる。これＫよって、反転回路群１７
Ｇおよび反転回路１７１の出力は第２ミーおよび第２図
（３υに示すようＫなる。したかってＡＮＤゲートＧ７
は４Ｍ２図ｆ１４に示すハイレベルのパルスを発生ｆる
。

ツリツブフロップＦ４は、ＡＮＤゲー）Ｇ７かものパル
スによってリセットされる。ツリツブフロップＦ４のセ
ット出力Ｑけ、第２図−に示すようにローレベルとなる
。したかってトランジスタＴ１ｇ、ＴＲ１２，ＴＲ９は
遮断する。

ＡＮＤグー）Ｇかもの出力１１また、積分コンデンサ４
１とシュミット回路４２とを含む第２遅延回路ＤＬ２に
入力される。第２遅延回路ＤＬ２からの出力は、第２図
ｔｌｌＫ示されるようＫＮ鷲時間Ｗ７を有する。第２遅
延回路ＤＬ２からの出力によって遅延時間Ｗ７後である
時刻ｔ９にクリップフロップＦ２かセットされる。クリ
ップフロップＦ２のセット出力Ｑ寸、＠２図ＨＫ示され
る。ツリツブ７０ツブＦ２のセット出力Ｑがハイレベル
になることによって、トランジスタＴＲ２，Ｔ”Ｒ６、
ＴＲ３が尋通し、第１ラッチンゲリレ−１０のリレーコ
イルＩＩＫ矢符１０２の方向に第２図（８）に示す電流
か流れ、動作時間Ｗｌ後である時刻ｔ　１０＠１リレー
スイツチ６は第２図（−）Ｋ示すように遮断する。この
時刻ｔ１０け、端子３か負で端子４が正であって、ダイ
オード５が遮断する半周期である。

このようＫして負荷２の電力消勢時には、ダイオード５
か導通する半周期においてまず第２リレースイツチ８を
遮断し、次にダイオード５か遮断する半周期で第１リレ
ースイツチ６を遮断するようＫしたので％１１１および
第２リレースイツチ６゜８の接点の遮断時にアークが発
生することはない。

上述あ実施例では、負荷２か電力付勢されて負荷電流が
流れえときＫＦｉ、その負荷電流の同期に基づいて第１
および第２リレースイツチ６．８を遮断するようＫした
ので、負荷２が誘導性または容量性である場合にもアー
クの発生を１１寮に防止することかできる。

°　　ラッチングリレー１０の２次コイル１２ＫＦｉ、
まえ、リレーコイルＩＩＫ矢符１０２の方向に電流か流
れることによって、矢符１０１の方向に第２図ｗＫ示す
誘起電圧か発生する。この誘起電圧によって、トランジ
スタＴＲ１４のペース電圧が上昇し、トランジスタＴＲ
１４は導通する。したかって、トランジスタＴＲ１５が
遮断し、トランジスタＴＲ１５のコレクタは第２図（Ｉ
ＩＫ示すようにハイレベルになる。これＫよって、遅延
時間Ｗ８を有する反転回路群１５２および反転回路１５
３の出力は、第２図−およびｖＪ２図（ロ）に示すよう
Ｋなる。

第１ラツチングリレーｌＯの第１リレースイツチ６の遮
断後、２次コイル１２に誘起された電圧か低下し、トラ
ンジスタＴＲ１４のペース電圧か低下してトランジスタ
ＴＲ１４が遮断し、トランジスタＴＲ１５が導通すると
、トランジスタＴＲ１５のコレクタは第２図−に示すよ
うにローレベルとなる。これＫよって反転回路群１５２
および反転回路１５３の出力は、第２図−および第２図
−に示すようＫなる。し九がって、ＡＮＤゲートＧ５ｔ
ｉ、第２図−に示す／為イレペルのパルスを発生する。

プリップフロップＦ２社、ＡＮＤゲートＧ５からのパル
スによってリセットされる。フリップフロップＦ４のセ
ット出力Ｑは第２図（財）に示すようにローレベルとな
る。トランジスタＴＲ２，ＴＲ６、ＴＲ３ｔｉ遮断する
。

負荷電流が過大になったときＫＦｉ、過大電流検出回路
４４から出力が得られる。この出カバ、ＯＲゲートＧ８
およびダイオード４５を介してツリツブ７０ツブＦＴを
リセットする。これＫよって７リツプフロツプＦＴの出
力Ｑはローレベルに強制される。そのため前述のようＫ
ｌｌ！２ｌｌ−スイッチ８およ′びｖｉ１リレースイッ
チ６かこの順序でアークを発生することなく遮断して、
負荷２か消勢される。過大電流検出＋０１路４４＃′ｉ
、ツェナダイオード４６と抵抗４７との直列回路を含み
、ツェナダイオード４６かプレークダクンするに充分に
過大な電流がライン１３から負荷２に流れたときに、Ｏ
Ｒゲー）Ｇ７に出力が得られる。

ライン／３　、　／４には変流Ｉ８！４８が設けられて
いる。ライン１３．１４から大地に電流が漏洩していな
い場合には、負荷２が付勢されているか消勢されている
かに拘らず変流器４Ｂからの誘起起電力は零である。ラ
イン１３またけ１４から大地に電流か漏洩１していると
きＫは、ライン１３．１４に流れる電流の値が相互に異
なる。これによって変流器４８には＃起起電力が生じる
。この変流器４８からの出力は、増幅器４９によって増
幅され、ＯＲゲー）Ｇ８に与えられる。そのため７リツ
プ７０ツブＦＴがリセットし、第２および＄１リレース
イッチ８．６かこの順序でアークが生じることなく遮断
して、負荷２の電力付勢か停止される。

上述の実施例では、端子３．４に本件スイッチ回路を接
続すればよいので、配線作栗が極めて簡単であるという
優れた利点がある。

本発明の他の実施例として、導通周期検出回路１６にお
ける抵抗１７とトランス１８走の直列回路に、コンデン
サを直列に介在してもよい。

遅延回路ＤＬＩ、ＤＬ２＃′ｉ、単安定回路などによっ
て実現されてもよい。交流電源ｌの電圧か過度に高くな
ったり、または観くなったときに、７リツプ７０ツブＦ
Ｔをリセットするように構成してもよい。

本発明の他の゛実施例として、回路１４５，１７２は他
の構成を有する微分機能を有する回路であってもよい。

、本発明のさらに他の実施例として、反転回路群１４８
．１５２，１６６．１７０は他の構成を有する遅延回路
であってもよい。

以上のように本発明によれば、ダイオードか遮断する半
周期に第１リレースイツチを導通し、ダイオードが導通
する他の半周期にＩＩ２リレースイッチを導通するよう
にして負荷２を電力付勢し、ま九負＠２の消勢時にはダ
イオ−Ｆか導通ずる半周期に第２リレースイツチを遮断
し、ダイオードか遮断する半周期に＠ｌリレースイッチ
を遮断するようにしたので、これらの第１およびｇｇ２
リレースイッチの接点からアークか発生することか防が
れる。またラッチングリレーを一時的に電力付勢するよ
うにしたので、消費両力か少ない。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２図はその
動作を説明するための波形図である。 １・・・交流電騨、２・・・負荷、５・・・ダイオード
、６・・・第１リレースイツチ、７・・・直列回路、８
・・・第２リレースイツチ、９・・・柁列回路、１０・
・・第１ランチングリレー、１３・・・第２ラツチング
リレー、１６・・・導通周期検出回路、１８・・・トラ
ンス、２５・・・変流器、２６・・・遮断周期検出回路
、１３４　＊１５４・・・信号発生回路、Ｇｌ〜Ｇ６・
・・ＡＮＤゲート、Ｇ７・・・ＯＲゲー）、Ｆｌ・・・
第１クリツプ７０ング、Ｆ２・・・第２ブリツプフロツ
プ、Ｆ３・・・第３７リツプフロツプ、Ｆ４・・・フリ
ップフロップ、ＦＴ・・・フリップフロップ、ＤＬｌ・
・・第１遅延回路、ＤＬ２・・・第２犀延回路 代理人　　　弁理士　西教圭一部

Claims (1)

1. 【特許請求の範囲】 （ｌｌ交流電源と負荷とに直列に介在されるスイッチ回
   路において、 ダイオードと、 ダイオードに直列に接続されるｆＨｌリレースイッチを
   有する＠１ラッチングリレーと、ダイオードと第１リレ
   ースイツチとから成る直列回路に真列に接続される第２
   リレースイツチを有する第２ラフチングリレーと、 前記直列回路と第２リレースイツチとから成る並列回路
   に並列に接続され、電圧波形の半周期を検出して負荷の
   電力付勢にあたってその周期検出出力を導出する導通周
   期検出回路と、 交流電源と負荷と前記並列回路の電流経路の途中に設け
   られ、電流゛波形の半周期を検出して負荷の消勢ＫＴｏ
   九ってその周期検出出力を導出する遮断同期検出回路と
   、 前記周期検出出力に応答して、負荷を電力付勢するにあ
   たっては先ず第１ラフチングリレーを一時的に励磁して
   ダイオードが遮断する一方の半周期に第１リレースイツ
   チを導通し、次に第２ラフチングリレーを一時的に励磁
   してダイオードが導通する他方の半周期に第２リレース
   イツチを瑯通し、負荷を消勢するにあたっては先ず第一
   ２ラフチングリレーを一時的に励磁してダイオードか導
   通する前記他方半周期に第２リレースイツチを遮断し、
   次に＠ｌリレースイッチを励磁してグイ゛オードが遮断
   する前記−カキ周期に第１リレース“イツチを遮断する
   制御回路とを含み、 この制御回路は、 第１ラフチングリレーに個別的にそれぞれ対応する第１
   および第２７リツプフロツブと、第２ラツチングリレー
   に個別的にそれぞれ対応する第３および＠４７リツプ７
   ０ツブと導通および遮断周期検出出力をそれぞれ遅延さ
   せて、第３および第２７リツプフロツプにそれぞれ与え
   る第１および第２遅延回路と、第１および第３の７リツ
   プフロクプの各一方の安定状急に応岑して、第１およｒ
   ！第２ラッチングリレーを一時的にそれぞれ駆動して第
   １および第２リレースイツチを導通させ、第２および第
   ４７リツプフロツプの各一方の安定状態に応答して第１
   および第２ラツチングリレーを一時的に駆動して第１お
   よび第２リレースイツチを遮断する回路とを含み、 導通周期検出出力によって！Ｊ１フリップフロップを一
   方の安定状態に変えるとと４．に第１遅延回路を介して
   第３７リツプフロツプを一方の安定状ｆｌＫ変え、遮断
   周期検出出力によってｖＪ４フリップフロップを一方の
   安定状急に変えるとともに、第２遅延回路を介して第２
   フリツプフロツプを一方の安定状急に変えるようにした
   ことを特徴とするスイッチ回路。