JPS6224523A - ハイブリツドリレ− - Google Patents
ハイブリツドリレ−Info
- Publication number
- JPS6224523A JPS6224523A JP60161785A JP16178585A JPS6224523A JP S6224523 A JPS6224523 A JP S6224523A JP 60161785 A JP60161785 A JP 60161785A JP 16178585 A JP16178585 A JP 16178585A JP S6224523 A JPS6224523 A JP S6224523A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- electromagnetic relay
- zero
- load
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、負荷に供給される交流電源のスイッチング制
御を電磁リレーの接点を利用し、かつその接点の開閉を
交流電源のゼロ位相近傍で行うように制御することによ
り、長寿命化を計ったハイブリッドリレーに関するもの
である。
御を電磁リレーの接点を利用し、かつその接点の開閉を
交流電源のゼロ位相近傍で行うように制御することによ
り、長寿命化を計ったハイブリッドリレーに関するもの
である。
一般に、交流回路に接続されるモーター、電球および電
磁弁などの負荷の開閉操作には従来より電磁リレーが広
く使用されているが、電磁リレーの接点寿命が問題とな
るような開閉頻度の高い用途に対してはソリッドステー
トリレーが用いられている場合が多い。
磁弁などの負荷の開閉操作には従来より電磁リレーが広
く使用されているが、電磁リレーの接点寿命が問題とな
るような開閉頻度の高い用途に対してはソリッドステー
トリレーが用いられている場合が多い。
第４図は、ゼロクロス機能を有する従来のソリッドステ
ートリレーの回路構成図である。（特公昭５９−２９９
７５号公報参照） 第４図において交流電源■には負荷りと、この負荷りを
開閉制御する双方向性サイリスタＴＲが直列に接続され
ている。
ートリレーの回路構成図である。（特公昭５９−２９９
７５号公報参照） 第４図において交流電源■には負荷りと、この負荷りを
開閉制御する双方向性サイリスタＴＲが直列に接続され
ている。
この動作は、制御信号Ｅを印加することにより双方向性
サイリスタＴＲの端子ＴＩ、Ｔ２間の負荷交流電圧をダ
イオ−）Ｄｉ−Ｄ４で整流し、発光ダイオードＬＥＤを
駆動し、発光ダイオードＬＥＤからで出る光で動作して
いるフォトトランジスタＰＴのコレクタがハイレベルと
なった時、トランジスタＴｒがオンし、リレーＸが駆動
され、その接点ＸＳが動作し、双方向性サイリスクＴＲ
をオンさせて負荷りに電流を流すと共にこの状態を保持
する。
サイリスタＴＲの端子ＴＩ、Ｔ２間の負荷交流電圧をダ
イオ−）Ｄｉ−Ｄ４で整流し、発光ダイオードＬＥＤを
駆動し、発光ダイオードＬＥＤからで出る光で動作して
いるフォトトランジスタＰＴのコレクタがハイレベルと
なった時、トランジスタＴｒがオンし、リレーＸが駆動
され、その接点ＸＳが動作し、双方向性サイリスクＴＲ
をオンさせて負荷りに電流を流すと共にこの状態を保持
する。
次に、制御信号Ｅを取り去るとリレ゛−Ｘに電流が流れ
なくなり、その接点ＸＳが復帰し、双方向性サイリスタ
ＴＲがオフし負荷りの電流を遮断するものである。
なくなり、その接点ＸＳが復帰し、双方向性サイリスタ
ＴＲがオフし負荷りの電流を遮断するものである。
このようなソリッドステートリレーにおいては開閉制御
素子として双方向性サイリスクが用いられているため、
電磁リレーと比較して次の欠点を有している。
素子として双方向性サイリスクが用いられているため、
電磁リレーと比較して次の欠点を有している。
（１）双方向性サイリスクの固有特性により双方向性サ
イリスクＴＲの端子Ｔｌ、Ｔ２間に１〜２Ｖｒｍｓの電
圧降下を生じる。
イリスクＴＲの端子Ｔｌ、Ｔ２間に１〜２Ｖｒｍｓの電
圧降下を生じる。
（２）上記の電圧降下分と双方向性サイリスタＴＲの端
子Ｔｌ、Ｔ２間を流れる負荷電流により双方向性サイリ
スク内部に発生する熱が大である。
子Ｔｌ、Ｔ２間を流れる負荷電流により双方向性サイリ
スク内部に発生する熱が大である。
（３）発生した熱は放熱の必要があり、そのため外形寸
法の小形化が困難であり、場合によっては放熱板を必要
とする。
法の小形化が困難であり、場合によっては放熱板を必要
とする。
（４）双方向性サイリスクを使用しているために高価と
なる。
なる。
（５）サージ電圧に弱いため、誤動作もしくは破壊し易
い。
い。
（６）サイリスクを介して負荷に通電中において、常に
ノイズが発生しているために他の信号回路に影響を与え
ることがある。
ノイズが発生しているために他の信号回路に影響を与え
ることがある。
本発明はこれらの欠点を除去するため、負荷に供給する
交流電源の制御素子として電磁リレーを使用し、その接
点で負荷の開閉を交流電源のゼロ位相近傍で行う制御回
路によってその接点の長寿命化を計り、信頼性の高いハ
イブリットリレーを提供せんとするものである。
交流電源の制御素子として電磁リレーを使用し、その接
点で負荷の開閉を交流電源のゼロ位相近傍で行う制御回
路によってその接点の長寿命化を計り、信頼性の高いハ
イブリットリレーを提供せんとするものである。
一般に、電磁リレーにおける接点の消耗量は接点のアー
クエネルギーにほぼ比例し、アークの大部分は接点の開
離時に生ずるため、接点の消耗量に関しては接点の開離
時のアークのみを考慮すればよい。第３図（ａ）は開離
位相の違いによる接点消耗量の変化を示すもので、これ
により電磁リレーの寿命を考えた場合、開離位相と電磁
リレーの接点の寿命回数との関係は第３図（ｂｌに示す
ように、開離位相がπに近づくにつれて接点の寿命が伸
び、交流電源をランダムに開離した場合と同じと考えら
れる開離位相π／２に対し、開離位相２／８πは２０倍
以上の寿命が得られることがわかる。
クエネルギーにほぼ比例し、アークの大部分は接点の開
離時に生ずるため、接点の消耗量に関しては接点の開離
時のアークのみを考慮すればよい。第３図（ａ）は開離
位相の違いによる接点消耗量の変化を示すもので、これ
により電磁リレーの寿命を考えた場合、開離位相と電磁
リレーの接点の寿命回数との関係は第３図（ｂｌに示す
ように、開離位相がπに近づくにつれて接点の寿命が伸
び、交流電源をランダムに開離した場合と同じと考えら
れる開離位相π／２に対し、開離位相２／８πは２０倍
以上の寿命が得られることがわかる。
また、接点の溶着はランプ、モーター負荷等における突
入電流により生ずることが多く、突入電流ゼロ近傍で投
入すれば溶着の発生を減少することが出来る。さらに接
点負荷の開閉時におけるノイズの発生も減少させること
が出来る。
入電流により生ずることが多く、突入電流ゼロ近傍で投
入すれば溶着の発生を減少することが出来る。さらに接
点負荷の開閉時におけるノイズの発生も減少させること
が出来る。
以下、本発明を第１図に示す一実施例に基づき詳細に説
明すると、Ａは閉成タイミング制御回路、Ｂは開離タイ
ミング制御回路である。Ｈはハイブリッドリレーを示す
もので前記制御回路Ａ、Ｂを同時に備え、それぞれの機
能および用途（負荷の大きさ等）に対応し得る構成であ
る。
明すると、Ａは閉成タイミング制御回路、Ｂは開離タイ
ミング制御回路である。Ｈはハイブリッドリレーを示す
もので前記制御回路Ａ、Ｂを同時に備え、それぞれの機
能および用途（負荷の大きさ等）に対応し得る構成であ
る。
閉成および開離時におけるゼロクロス位相の検出回路は
、電磁リレーＸとその接点ＸＳ、電流制限抵抗Ｒ５、カ
レントトランスＣＴ、整流ブリッジＢ１および入力抵抗
Ｒ３より構成されている。
、電磁リレーＸとその接点ＸＳ、電流制限抵抗Ｒ５、カ
レントトランスＣＴ、整流ブリッジＢ１および入力抵抗
Ｒ３より構成されている。
閉成タイミング制御回路ＡはＮＯＲゲート回路Ｇｌ、Ｎ
ＯＴゲート回路Ｇ２、積分用抵抗Ｒ１および積分用コン
デンサＣＩにより構成されており、また開離タイミング
制御回路ＢはＮＯＲゲート回路Ｇ３．Ｇ４、積分用抵抗
Ｒ２、積分用コンデンサＣ２および波形整形ダイオード
Ｄ２により構成され、その出力ｆは前記閉成タイミング
制御回路Ａの出力Ｃと共にＮＯＲゲート回路Ｇ５の入力
端子に接続され、その出力ｄは入力抵抗Ｒ４を通してト
ランジスタＴｒにより電磁リレーＸをその接点ＸＳの開
閉がゼロクロス位相で行えるように制御するものである
。
ＯＴゲート回路Ｇ２、積分用抵抗Ｒ１および積分用コン
デンサＣＩにより構成されており、また開離タイミング
制御回路ＢはＮＯＲゲート回路Ｇ３．Ｇ４、積分用抵抗
Ｒ２、積分用コンデンサＣ２および波形整形ダイオード
Ｄ２により構成され、その出力ｆは前記閉成タイミング
制御回路Ａの出力Ｃと共にＮＯＲゲート回路Ｇ５の入力
端子に接続され、その出力ｄは入力抵抗Ｒ４を通してト
ランジスタＴｒにより電磁リレーＸをその接点ＸＳの開
閉がゼロクロス位相で行えるように制御するものである
。
また、Ｖｃｃは直流電源でその両端には電磁リレーＸの
コイルとトランジスタＴｒのコレクタ。
コイルとトランジスタＴｒのコレクタ。
エミッタ間に接続され、該電磁リレーＸを駆動している
と共に各々のタイミング制御回路に電源を供給している
ものである。ＤＩは逆起電圧防止用ダイオード、Ｅは入
力信号、Ｌは負荷、■は交流電源である。
と共に各々のタイミング制御回路に電源を供給している
ものである。ＤＩは逆起電圧防止用ダイオード、Ｅは入
力信号、Ｌは負荷、■は交流電源である。
以下、上記のように構成された本発明のノ＼イブリッド
リレーの動作を第２図に示す波形図を併用して説明する
。
リレーの動作を第２図に示す波形図を併用して説明する
。
初めに閉成時の動作について説明すると、第１図に示す
回路において、第２図（ａｌの交流電源Ｖおよび負荷り
が接続されている時、入力信号ＥがゼロならばＮＯＲゲ
ート回ｑＧ４の出力ｅはハイレベルとなるためＮＯＲゲ
ート回路Ｇ５の一方の入力ｒもハイレベルとなり、その
出力ｄがローレベルとなるため電磁リレーＸは不動作状
態であり、その接点ＸＳは開離状態にあり、負荷りに電
流は流れない。
回路において、第２図（ａｌの交流電源Ｖおよび負荷り
が接続されている時、入力信号ＥがゼロならばＮＯＲゲ
ート回ｑＧ４の出力ｅはハイレベルとなるためＮＯＲゲ
ート回路Ｇ５の一方の入力ｒもハイレベルとなり、その
出力ｄがローレベルとなるため電磁リレーＸは不動作状
態であり、その接点ＸＳは開離状態にあり、負荷りに電
流は流れない。
今、入力電圧Ｅが印加されると、ＮＯＲゲート回路Ｇ４
の出力ｅはローレベルとなる。一方すでに接点ＸＳ両端
の電圧により電流制限抵抗Ｒ５を通してカレントトラン
スＣＴの２次捲線ｎ２に電流が流れているため、カレン
トトランスＣＴの１次１巻線ｎ１に接続さている整流ブ
リッジＢ１の出力ａ点に交流電源のゼロ位相検出パルス
が発生し、これがＮＯＲゲート回路Ｇ１の入力に加わり
ｂ点の電圧をローレベルとし、ＮＯＴゲート回路Ｇ２に
よりこの状態を保持させ、積分用コンデンサＣ１と積分
用抵抗Ｒ１が接続されたＮＯＲゲート回路Ｇ５の一方の
入力Ｃ点にｂ点の電圧波形の立下りを積分した波形を供
給する。一方、ＮＯＲゲート回路Ｇ５のもう一方の入力
ｆはｅ点がローレベルとなっていることによりローレベ
ルとなっているため、この波形の電圧がＮＯＲゲート回
路Ｇ５の入力でローレベルとなる時間ｔｌ後にｄ点の電
圧がハイレベルとなり、トラジスタＴｒがオンすること
により電磁リレーＸを駆動し、該電磁リレーＸの動作時
間ｔｏｐｅ後に電磁リレーＸの接点ＸＳが閉成すること
により負荷りに電流を流す。
の出力ｅはローレベルとなる。一方すでに接点ＸＳ両端
の電圧により電流制限抵抗Ｒ５を通してカレントトラン
スＣＴの２次捲線ｎ２に電流が流れているため、カレン
トトランスＣＴの１次１巻線ｎ１に接続さている整流ブ
リッジＢ１の出力ａ点に交流電源のゼロ位相検出パルス
が発生し、これがＮＯＲゲート回路Ｇ１の入力に加わり
ｂ点の電圧をローレベルとし、ＮＯＴゲート回路Ｇ２に
よりこの状態を保持させ、積分用コンデンサＣ１と積分
用抵抗Ｒ１が接続されたＮＯＲゲート回路Ｇ５の一方の
入力Ｃ点にｂ点の電圧波形の立下りを積分した波形を供
給する。一方、ＮＯＲゲート回路Ｇ５のもう一方の入力
ｆはｅ点がローレベルとなっていることによりローレベ
ルとなっているため、この波形の電圧がＮＯＲゲート回
路Ｇ５の入力でローレベルとなる時間ｔｌ後にｄ点の電
圧がハイレベルとなり、トラジスタＴｒがオンすること
により電磁リレーＸを駆動し、該電磁リレーＸの動作時
間ｔｏｐｅ後に電磁リレーＸの接点ＸＳが閉成すること
により負荷りに電流を流す。
この場合、閉成点が交流電源のゼロクロス点となるよう
積分用コンデンサＣＩと積分用抵抗Ｒ１により待ち合わ
せ時間ｔ１を設定する。
積分用コンデンサＣＩと積分用抵抗Ｒ１により待ち合わ
せ時間ｔ１を設定する。
次に開離時の動作を説明すると、入力電圧Ｅが加わって
おり電磁リレーＸがすでに動作状態にあって、その接点
ＸＳに第２図（ｂｌの交流電流が流れている時に入力電
圧Ｅを取り去ると、カレントトランスＣＴの１次捲線出
力電圧を整流用ブリッジＢ１で整流することにより得ら
れる負荷交流電流のゼロクロス信号がＮＯＲゲート回路
Ｇ３の一方の入力ａ点に加わると、ＮＯＲゲート回路Ｇ
４の出力ｅ点の電圧がハイレベルとなり、ＮＯＲゲート
回路Ｇ３と０４によりこの状態を保持させ積分用コンデ
ンサＣ２と積分用抵抗Ｒ２が接続されたＮＯＲゲート回
路Ｇ５の一方の入力１点にｅ点の電圧波形を積分した信
号を供給している。一方、ｂ点はゼロクロス信号の直後
にハイレベルとなりＮＯＲゲート回路Ｇ５の一方の入力
Ｃ点に積分用コンデンサＣ１，積分用抵抗Ｒ１によりｂ
点の電圧波形を積分した信号を供給している。また、閉
成および開離時の積分定数はＣＩＲＩ＞Ｃ２Ｒ２。
おり電磁リレーＸがすでに動作状態にあって、その接点
ＸＳに第２図（ｂｌの交流電流が流れている時に入力電
圧Ｅを取り去ると、カレントトランスＣＴの１次捲線出
力電圧を整流用ブリッジＢ１で整流することにより得ら
れる負荷交流電流のゼロクロス信号がＮＯＲゲート回路
Ｇ３の一方の入力ａ点に加わると、ＮＯＲゲート回路Ｇ
４の出力ｅ点の電圧がハイレベルとなり、ＮＯＲゲート
回路Ｇ３と０４によりこの状態を保持させ積分用コンデ
ンサＣ２と積分用抵抗Ｒ２が接続されたＮＯＲゲート回
路Ｇ５の一方の入力１点にｅ点の電圧波形を積分した信
号を供給している。一方、ｂ点はゼロクロス信号の直後
にハイレベルとなりＮＯＲゲート回路Ｇ５の一方の入力
Ｃ点に積分用コンデンサＣ１，積分用抵抗Ｒ１によりｂ
点の電圧波形を積分した信号を供給している。また、閉
成および開離時の積分定数はＣＩＲＩ＞Ｃ２Ｒ２。
の関係に設定しであるため、ｆ点の方が先にハイレベル
となる。この時間ｔ２後にｄ点の電圧がローレベルとな
り、トランジスタＴｒがオフし、電磁リレーＸの駆動電
流を遮断して電磁リレーＸの復帰時間ｔｒｅｌ後にその
接点ＸＳが開離することにより負荷電流を遮断する。こ
のとき開離点が負荷交流電流のゼロクロス点となるよう
積分用コンデンサＣ１と積分用抵抗Ｒ１により待ち合わ
せ時間ｔ２を設定する。
となる。この時間ｔ２後にｄ点の電圧がローレベルとな
り、トランジスタＴｒがオフし、電磁リレーＸの駆動電
流を遮断して電磁リレーＸの復帰時間ｔｒｅｌ後にその
接点ＸＳが開離することにより負荷電流を遮断する。こ
のとき開離点が負荷交流電流のゼロクロス点となるよう
積分用コンデンサＣ１と積分用抵抗Ｒ１により待ち合わ
せ時間ｔ２を設定する。
以上説明したように、本発明は電磁リレーにより交流電
源のゼロクロス位相近傍で接点負荷の開閉を行うように
し、また電磁リレーのコイルおよび各々のタイミング制
御回路への電源供給をその端子が共用するように構成し
たため回路構成が簡素化され、かつ寿命が大幅に伸び、
小形で発熱の極めて少なく、耐サージ性が高く、ノイズ
の発生が少ない安価なハイブリ、ドリレーを提供するこ
とが出来る。
源のゼロクロス位相近傍で接点負荷の開閉を行うように
し、また電磁リレーのコイルおよび各々のタイミング制
御回路への電源供給をその端子が共用するように構成し
たため回路構成が簡素化され、かつ寿命が大幅に伸び、
小形で発熱の極めて少なく、耐サージ性が高く、ノイズ
の発生が少ない安価なハイブリ、ドリレーを提供するこ
とが出来る。
第１図は本発明の一実施例を示す回路構成図、第２図（
ａｌ 、 （ｂ）は各々上記実施例の閉成タイミング制
御回路と開離タイミング制御回路の動作を説明するため
の波形図、第３図＋ａｌは開離位相と電磁リレーの接点
消耗量との関係を示すグラフ、第３図（ｂ）は開離位相
と電磁リレーの接点寿命回数との関係を示すグラフ、第
４図は従来のソリッドステートリレーの回路構成図であ
る。 Ａは閉成タイミング制御回路、Ｂは開離タイミング制御
回路、Ｖｃｃは直流電源、Ｅは入力信号、■は交流電源
、Ｌは負荷、Ｘは電磁リレー、ＸＳは電磁リレーの接点
、Ｂ１はダイオードブリッジ、ＣＴはカレントトランス
、０１〜Ｇ５はゲート回路、ＤＩ、Ｄ２はダイオード、
Ｔｒはトランジスタ。
ａｌ 、 （ｂ）は各々上記実施例の閉成タイミング制
御回路と開離タイミング制御回路の動作を説明するため
の波形図、第３図＋ａｌは開離位相と電磁リレーの接点
消耗量との関係を示すグラフ、第３図（ｂ）は開離位相
と電磁リレーの接点寿命回数との関係を示すグラフ、第
４図は従来のソリッドステートリレーの回路構成図であ
る。 Ａは閉成タイミング制御回路、Ｂは開離タイミング制御
回路、Ｖｃｃは直流電源、Ｅは入力信号、■は交流電源
、Ｌは負荷、Ｘは電磁リレー、ＸＳは電磁リレーの接点
、Ｂ１はダイオードブリッジ、ＣＴはカレントトランス
、０１〜Ｇ５はゲート回路、ＤＩ、Ｄ２はダイオード、
Ｔｒはトランジスタ。
Claims (1)
- 電磁リレーと、その接点と直列に接続した負荷に供給さ
れる交流電源をゼロクロス位相近傍で前記リレーの接点
を閉成もしくは開離するタイミング制御回路を有し、前
記リレーの接点回路にカレントトランスを配設し、その
接点の両端に電流制限抵抗と前記カレントトランスの２
次捲線を接続し、該カレントトランスの１次捲線に整流
ブリッジを接続して成る検出回路にて閉成もしくは開離
時のゼロクロス位相を検出するものにおいて、電磁リレ
ーを制御する入力信号端子とその１端子を共用する電源
端子を備えたことを特徴とするハイブリッドリレー。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161785A JPS6224523A (ja) | 1985-07-24 | 1985-07-24 | ハイブリツドリレ− |
| KR8601164A KR900000310B1 (en) | 1985-02-20 | 1986-02-19 | Hybrid relay circuit having electromagnetic relay for switching ac power supply |
| DE8686102183T DE3685131D1 (de) | 1985-02-20 | 1986-02-20 | Hybride relaisschaltung mit elektromagnetischem relais zum schalten einer wechselstromleistungsquelle. |
| EP86102183A EP0192258B1 (en) | 1985-02-20 | 1986-02-20 | Hybrid relay circuit having electromagnetic relay for switching ac power supply |
| US07/075,272 US4767944A (en) | 1985-02-20 | 1987-07-20 | Hybrid relay circuit having electromagnetic relay for switching AC power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161785A JPS6224523A (ja) | 1985-07-24 | 1985-07-24 | ハイブリツドリレ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6224523A true JPS6224523A (ja) | 1987-02-02 |
Family
ID=15741861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161785A Pending JPS6224523A (ja) | 1985-02-20 | 1985-07-24 | ハイブリツドリレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762654B1 (en) | 1999-07-15 | 2004-07-13 | Murata Manufacturing Co., Ltd. | Delay line |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564325A (en) * | 1978-11-09 | 1980-05-15 | Honda Motor Co Ltd | Device for protecting ac power switch |
| JPS585920A (ja) * | 1981-07-01 | 1983-01-13 | 松下電工株式会社 | スイツチ回路 |
-
1985
- 1985-07-24 JP JP60161785A patent/JPS6224523A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564325A (en) * | 1978-11-09 | 1980-05-15 | Honda Motor Co Ltd | Device for protecting ac power switch |
| JPS585920A (ja) * | 1981-07-01 | 1983-01-13 | 松下電工株式会社 | スイツチ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762654B1 (en) | 1999-07-15 | 2004-07-13 | Murata Manufacturing Co., Ltd. | Delay line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455491A (en) | Power saving circuitry | |
| US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
| US7558082B2 (en) | Method and apparatus for controlling a synchronous rectifier | |
| US4300191A (en) | Pulse width modulated current fed inverter power supply | |
| US4767944A (en) | Hybrid relay circuit having electromagnetic relay for switching AC power supply | |
| JPS6224523A (ja) | ハイブリツドリレ− | |
| JPS60257099A (ja) | 突入電流防止付高輝度アダブタ− | |
| JPS6224522A (ja) | ハイブリツドリレ− | |
| JPS6224524A (ja) | ハイブリツドリレ− | |
| JPS61191116A (ja) | ハイブリツドリレ− | |
| JP4030349B2 (ja) | 電源回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP2837734B2 (ja) | 供給電力調節回路 | |
| JPH0629804A (ja) | ゼロクロス・スイッチングリレー | |
| JPS5812571A (ja) | 突入電流制限回路におけるサイリスタ制御回路 | |
| JPH03256558A (ja) | スイッチング電源 | |
| SU1582211A1 (ru) | Электромагнит с встроенным выпр мителем с форсировкой | |
| JPH03118768A (ja) | 電源回路 | |
| JPS6211169Y2 (ja) | ||
| JPS6145527A (ja) | 電磁接触器 | |
| JPH0528673Y2 (ja) | ||
| JP2797514B2 (ja) | スイッチング電源装置およびそれを用いたプラズマ放電装置 | |
| JPH0627926Y2 (ja) | 電磁石用駆動回路 | |
| JPH01112483A (ja) | 熱線式検知器 | |
| JPH0574192U (ja) | 直流／直流変換装置 |