JPS5836850B2 - シンセサイザ受信機用の選局制御方式 - Google Patents

シンセサイザ受信機用の選局制御方式

Info

Publication number
JPS5836850B2
JPS5836850B2 JP4553278A JP4553278A JPS5836850B2 JP S5836850 B2 JPS5836850 B2 JP S5836850B2 JP 4553278 A JP4553278 A JP 4553278A JP 4553278 A JP4553278 A JP 4553278A JP S5836850 B2 JPS5836850 B2 JP S5836850B2
Authority
JP
Japan
Prior art keywords
signal
synthesizer
detection
frequency synthesizer
programmable divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4553278A
Other languages
English (en)
Other versions
JPS54137212A (en
Inventor
規矩男 薄衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KURARION KK
Original Assignee
KURARION KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KURARION KK filed Critical KURARION KK
Priority to JP4553278A priority Critical patent/JPS5836850B2/ja
Publication of JPS54137212A publication Critical patent/JPS54137212A/ja
Publication of JPS5836850B2 publication Critical patent/JPS5836850B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】 本発明は、AM/FM受信機の選局制御方式に関し、詳
細には、PLL(位相固定ループ)方式シンセサイザ受
信機のPLL回路の一部を構成する分局比可変のプログ
ラマブル・デバイダと関連動作し、同一放送内容の放送
局、所謂系列局のうち最も電界強度の強い放送局を選択
受信し得るシンセサイザ受信機用の選局制御方式に関す
る。
現在、日本国内に於いて、特定の系列下にある多数の放
送局(系列局)が同一内容の番組を同時的に放送してい
る。
そして、例えば自動車で長距離に亘って移動する際には
、カーラジオの如き受信機により、幾つかの系列局の受
信可能領域内で同一番組を連続的且つ最良の受信状態で
自動的に聴取し得ることは極めて有益である。
本発明は、前述の如き背景に基づき創作された新規なシ
ンセサイザ受信機用の選局制御方式を提供することを目
的としている。
本発明を図示実施例に従って以下詳細に説明する。
図は、本発明の実施例を示すブロック図であり、犬別し
て受信用周波数シンセサイザ部1、探知用周波数シンセ
サイザ部2、低周波増幅器AMP及びスピーカSP部3
、そして比較部4により構或されている。
受信用周波数シンセサ・fザ部1は基本的には既知のブ
リスケーラ方式のPLL回路で構威されている。
即ち、局部発振器vCO1、ブリスケーラ(1/P分周
器)ps1、プログラマブル・デバイダPD1、位相検
出器PH1及び低域フィルタLPF1によりPLL回路
を構或し、局部発振器■CO1の発振周波数がプログラ
マブル・デバイダPD1に供給されるデータ信号によっ
て制御され、任意の希望する周波数が受信可能になる。
また探知用周波数シンセサイザ部2も受信用周波数シン
セサイザ部1と同様に、局部発振器vCO2、ブリスケ
ーラPS2、プログラマブル・デバイダPD2、位相検
出器PH2及び低域フィルタLPF2によりPLL回路
を構戒し、局部発振器VCO2の発振周波数がプログラ
マブル・デバイダPD2に供給されるデータ信号によっ
て制御され、任意の周波数が探知されて受信可能になる
向、AT1、AT2はアンテナ、RF1、RF2は高周
波回路、MIX1、MIX2は混合回路、■F1、■F
2は中間周波増幅回路、OSC1、OSC2は基準発振
器、D1、D2はデバイダ、を夫々示している。
受信用周波数シンセサイザ部1の同調装置TUは、プリ
セット同調、自動同調或いはマニュアル同調のいずれか
のモードで機能し得るものであり、選局される放送局に
対応する同調周波数、即ちシンセサイザ受信機用の分局
比を決定するnビットのデータ信号(プログラム信号)
をデータ・セレクタDSの第1人力に与える。
但し、データ・ラインは便宜上単線で図示されている。
他方、探知用周波数シンセサイザ部2に於いて、探知用
のデータ信号源として、系列局の周波数に対応するプロ
グラム・データを予め記憶させた読出専用メモIJRO
Mを用いている。
そして、クロック発生器CLGからのクロツク信号でス
イープされるアドレス・カウンタACを用いて読出専用
メモIJROMのアドレスをサーチすることにより、系
列局だけのサーチを行う。
読出専用メモIJROMから読出されるnビットのサー
チ用のデータ信号(プログラム信号)は、プログラマブ
ル・デバイダPD2に与えられると共に、前述の如きデ
ータ・セレクタDSの第2人力に与えられる。
受信用周波数シンセサイザ部1の出力、即ち受信信号で
ある中間周波増幅回路IF1の出力(以下■F1信号)
は、低周波増幅器AMPを介してスピーカspに与えら
れる。
■F1及び■F2信号は、電界強度を比較するために、
レベル比較器LCの第l及び第2人力に夫々与えられる
レベル比較器LCは、■F2信号のレベルがIP,信号
のレベルより大きいときに、換言すれば■F2信号の電
界強度がIF1信号の電界強度より大きいときに(■F
2〉■F1)、論理′″1″を出力する。
レベル比較器の出力は、タイマTを介してANDゲート
G2の第1人力に接続される。
同タイマTは前述の如き■F2〉■F1状態の継続性を
確認するために設けられる。
スイッチSWは、ANDゲートG2の第2人力をアース
側又は正電源+V側に選択的に接続するように機能する
と共に、データ・セレクタDSと連動する。
スイッチSWがアース側に切換えられると、データ・セ
レクタDSは同調装置TUからのデータ信号を出力し、
これに対してスイッチSWが+V側に切換えられると、
データ・セレクタDSは読出専用メモIJROMからの
データ信号を出力する。
データ・セレクタDSの出力はラッチ回路Lを介してプ
ログラマブル・デバイダPD1に接続される。
ラッチ回路Lは、ANDゲートG2からの出力信号によ
って作動し、読出専用メモリROMからのデータ信号を
記憶する。
本発明の動作を以下に説明すると、通常状態、即ち、ス
イッチSWがアース側に切換えられている受信モードに
あると、ANDゲートG2が減勢状態となって出力信号
を与えず、またデータ・セレクタDSが同調装置TUか
らのデータ信号をプログラマブル・デバイダPD1に供
給可能となる。
従って、同調装置TUにより選局を希望する適当な放送
局に対応するデータ信号がプログラム信号としてプログ
ラマブル・デバイダPD,に与えられ、それにより局部
発振器vCO、の発振周波数が制御されて、所望の周波
数が受信可能になる。
これに対して、系列局のうち電界強度の最も強い放送局
を選局するために、スイッチswを+V側に切換えた探
知モードにあると、ANDゲートG2の第2人力に論理
″1′′が与えられると共に、データ・セレクタDSが
探知用周波数シンセサイザ部2(読出専用メモIJRO
M)からのデータ信号をラッチ回路Lを介してプログラ
マブル・デバイダPD1に供給可能となる。
この時、IF1信号と■F2信号とが前述の様にレベル
比較器LCで比較される。
そして、レベル比較器LCが論理″1”を出力するとき
、即ち探知用周波数シンセサイザ部2が系列局のうち最
も電解強度の強い放送局を探知したとき、この信号は、
タイマTを介してANDゲートG2の第1人力に与えら
れる。
ANDゲートG2の第2人力には、スイッチsWによっ
て論理′″1”が与えられているので、ANDゲートG
2は出力信号をラッチ回路Lに与える。
従って、ラッチ回路Lは、作動状態になり、データ・セ
レクタDSを介して、探知された最も電界強度の強い放
送局にズζすする読出専用メモIJROMからのデータ
信号を記憶し、このデータ信号がプログラム信号として
プログラマブル・デバイダPD1に与えられ、それによ
り局部発振器VCO,の発振周波数が制御されて、探知
された周波数が受信可能になる。
叙上の如き本発明によれば、同一放送内容の放送局が複
数局受信可能な場合に、極めて簡便に受信状態の最も良
好な放送局を選局することができ、特に本発明はカーラ
ジオの選局制御回路として最適のものである。
【図面の簡単な説明】
図は、本発明の実施例を示すブロック図である。 符号説明、1:受信用周波数シンセサイザ部、2:探知
用周波数シンセサイザ部、3:低周波増幅器及びスピー
カ部、4:比較部.AT1、AT2:アンテナ、RF1
、RF2:高周波回路、MIX1、MIX2:混合回路
、■F1、IF2:中間周波増幅回路、OSC1、OS
C2:基準発振器、D1、D2:テハイダ、vCO1、
VCO2:局部発振器、PSいPS2:ブリスケーラ、
PD1、PD2:プログラマブル・デバイダ、PH1、
PH2二位相検出器、LPF1、LPF2:低域フィル
タ、TU:同調回路、L:ラッチ回路、DS:データ・
セレクタ、G2:ANDゲート、SW:スイッチ、LC
:レベル比較器、T:タイマ、AC:アドレス・カウン
タ、cLcr:クロツク発生器、ROM:読出専用メモ
リ○

Claims (1)

  1. 【特許請求の範囲】 1 受信用周波数シンセサイザと、探知用周波数シンセ
    サイザと、前記受信用周波数シンセサイザのPLL回路
    に含まれる第1のプログラマブル・デバイダに供給され
    得る第lのプログラム信号を与える同調装置と、前記第
    lのプログラマブル・デバイダと前記探知用周波数シン
    セサイザのPLL回路に含まれる第2のプログラマブル
    ・デバイダとに供給され得る第2のプログラム信号を与
    える探知用のデータ信号源と、前記受信用周波数シンセ
    サイザから出力される受信信号のレベル値と前記探知用
    周波数シンセサイザから出力され且つ前記受信信号の信
    号内容と一致する探知信号のレベル値とを比較する比較
    部と、を含み、前記探知信号のレベル値が前記受信信号
    のレベル値より太きいときに、前記第2のプログラム信
    号を前記第lのプログラマブル・デバイダに供給するこ
    とを特徴とするシンセサイザ受信機用の選局制御方式。 2 前記データ信号源が前記受信信号と同一の信号内容
    のデータ信号を予め記憶し且つ連続的にアドレスされる
    読出専用メモリであり、前記比較部が前記受信信号と前
    記探知信号との電界強度を比較するレベル比較器である
    ことを特徴とする特許請求の範囲第1項記載のシンセサ
    イザ受信機用の選局制御方式。
JP4553278A 1978-04-18 1978-04-18 シンセサイザ受信機用の選局制御方式 Expired JPS5836850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4553278A JPS5836850B2 (ja) 1978-04-18 1978-04-18 シンセサイザ受信機用の選局制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4553278A JPS5836850B2 (ja) 1978-04-18 1978-04-18 シンセサイザ受信機用の選局制御方式

Publications (2)

Publication Number Publication Date
JPS54137212A JPS54137212A (en) 1979-10-24
JPS5836850B2 true JPS5836850B2 (ja) 1983-08-12

Family

ID=12722002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4553278A Expired JPS5836850B2 (ja) 1978-04-18 1978-04-18 シンセサイザ受信機用の選局制御方式

Country Status (1)

Country Link
JP (1) JPS5836850B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946755C2 (de) * 1979-11-20 1984-08-09 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Schaltungsanordnung für einen Rundfunkempfänger mit Sendersuchlauf
JPS56132836U (ja) * 1980-03-06 1981-10-08
JPS57206121A (en) * 1981-06-12 1982-12-17 Mitsubishi Electric Corp Car radio
JPS5810932A (ja) * 1981-07-13 1983-01-21 Mitsubishi Electric Corp 内容判別電子同調式カ−ラジオ
JPS5846737A (ja) * 1981-09-11 1983-03-18 Clarion Co Ltd 同一番組追跡システム
JPS5850841A (ja) * 1981-09-21 1983-03-25 Clarion Co Ltd 同一放送受信機
JPS5890684A (ja) * 1981-11-24 1983-05-30 株式会社デンソー 車載ナビゲーション装置
JPS58153413A (ja) * 1982-03-09 1983-09-12 Arupain Kk 電子同調受信機
JPS611111A (ja) * 1985-06-10 1986-01-07 Hitachi Ltd 自動選局装置

Also Published As

Publication number Publication date
JPS54137212A (en) 1979-10-24

Similar Documents

Publication Publication Date Title
JPH05227046A (ja) 複数のアンテナを備えた超短波受信機
JPS627728B2 (ja)
JPS63242030A (ja) 広帯域周波数シンセサイザ受信機
JPS5836850B2 (ja) シンセサイザ受信機用の選局制御方式
US5369790A (en) Radio receiver
US4963838A (en) Frequency synthesizer
KR830008556A (ko) 마아크로포닉 제거회로를 가진 기계적인 동조기
JPH0389720A (ja) ラジオ受信機
US6978026B2 (en) Circuit arrangement for gaining a stereo subcarrier and an RDS carrier
JPH04277934A (ja) スイッチング電源装置
JP3045131B2 (ja) 無線選択呼出受信機
JPS607221A (ja) デイジタル・チユ−ニング・システム
JP3495660B2 (ja) Dc−dcコンバータ回路
JPS5857929B2 (ja) 周波数シンセサイザ受信機用の選局制御方式
JP2000174652A (ja) Fm受信機
JP2512528B2 (ja) シンセサイザチュ―ナを有する受信機
KR840000227B1 (ko) 수신기의 동조제어장치
JP2001016122A (ja) Dab受信機
JP2703056B2 (ja) ダブルファンクションスイッチ
JP2002171181A (ja) 選局装置及びラジオ受信機
JPS6342601Y2 (ja)
JP3893338B2 (ja) ラジオ受信機
KR830000285B1 (ko) 선국 동조회로를 가진 수신기
JPH0470126A (ja) 車載用受信機
JPH06104788A (ja) スーパーヘテロダイン方式の受信機