JPS607221A - デイジタル・チユ−ニング・システム - Google Patents

デイジタル・チユ−ニング・システム

Info

Publication number
JPS607221A
JPS607221A JP11541083A JP11541083A JPS607221A JP S607221 A JPS607221 A JP S607221A JP 11541083 A JP11541083 A JP 11541083A JP 11541083 A JP11541083 A JP 11541083A JP S607221 A JPS607221 A JP S607221A
Authority
JP
Japan
Prior art keywords
frequency
output
tuning
detector
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11541083A
Other languages
English (en)
Inventor
Jun Sano
佐野 潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11541083A priority Critical patent/JPS607221A/ja
Publication of JPS607221A publication Critical patent/JPS607221A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばラジオ受信機、あるいは通信用受信
優等に使用されるディジタル・チューニング・システム
に関スル。
〔発明の技術的背景とその間頭虚〕
−穀′にこの種のチューニングシステムにおいては、オ
ートザーチ(自動選局)モードあるいはマニュアルサー
チ早送り(手!III選局)モードを使用し、PLL回
路を用いて予め設定された周1i/(例えばFMでは2
5 kHz 、 50 kHzなど)ノステップで11
@次受信バンド内の選局動作を行なっている。
ところで、近年の国踪化に伴なってこのようなディジタ
ル・チューニング・システムを内蔵した例えばラジオ受
信機を異なる国で使用したり、輸出し7こシすることも
増加している。しかし、例えは米国では各FM放送局が
200 kHz間隔で存在しているのに対し、欧州では
25kHz %るいは50 kHz間隔(日本では10
0kHz )である。このため、米国向けには100k
Hzあるいは200 kHzのステップで前記選局動作
を行なえば効率良〈選局できるが、欧り14向けのもの
は50 kHzある込は25 kHzのステップで選局
動作を行なわないと、周鼓数ステップ間に放送局があっ
た場合はこの局を飛越してしまう。一般に、受信バンド
内を全て選局するのに要する時間は、周波数ステップを
狭くする程長くなる。例えば欧州のFM放送における周
波むバンドは87.5〜108.0■1zであるが、選
局周波数ステップ′fflすOkHz K設定した場合
、各ステップを100 n5ecで選局したとすると全
帯域の選局時間は20.5secであるのに対し、25
 kHz毎の選局周波数ステップでは82 secもか
かることになる。このことは放送局数が多けれは特に問
題はないが、地域によって受信可能な放送局は限られて
おり、無駄な選局動作を行なっていることになる。
このような欠点を除去して選局時間を短縮するために、
放送局と放送局との間では高速で選局を行ない、放送局
が近ずくとスキャン速度を遅くする方式が提案されてい
るが、この方式ではスキャン速度がPLL回路の動作速
度に制限されてしまい、スキャン速度を速くするとPL
L回路の動作が追従しきれなくなる欠点がある。
〔発明の目的〕
この発明は上記のような事情に鑑みて々さね。
たもので、その目的とするところは、飛越し選局するこ
となく選局時間を効果的に短縮できるディジタル・チュ
ーニング・システムを提供スることである。
〔発明の概要〕
すなわち、この発明においては、PLL回路を用いて放
送局の自動選局を行なうディジタル・チューニング・シ
ステムにおいて、まず、広帯域の周波数ステップで選局
を行ない、この周波数ステップ内圧放送局が存在するか
否かを検知し、放送局が存在するとき、周波数ステラ7
”k狭帯域に切換えて選局を行なって同謔′ft取るよ
うに構成したものである。
〔発明の実施例〕
以下、この発明の一実施例について図面を参照して説明
する。第1図において、11は操作部で、この操作部1
1によってオートサーチモードあるいはマニュアルサー
チ早送シモードが渕択されると、コントローラ12に選
局開始信号が供給される。13ばPLL回路で、この)
)LL回路13は、上記コントローラ12の出力で制嶺
1されるプログラマブル分周器14、このプログラマブ
ル分周器14および基準周波数発振器15の出力が供給
されctLらの位相を比較する位相比較器16、この位
相比較器16の出力がローパスフィルタ17を介して供
給され、出力全上記プログラマブル分周器14および混
合回路19に供給する電圧制御発振器18から成る。
上記混合回路19には、アンテナ20によって捕えられ
た高周波信号が高周波増幅段21を介してgt給され、
上記電圧制御発振器18の出力に重畳されて狭帯域中間
周波フィルタ(例えば10、7 Ml(z±15 kH
z )22および広帯中間周波フィルタ(例えばI O
,7MHz±150 kHz )23に供給される。上
記フィルタ22.23の出力はそれぞれディテクタ24
.25に供給される。上記ディテクタ24の出力は前記
コントローラ12に供給されるとともに、次段の復調回
路へ供給され、ディテクタ25の出力はコントローラ1
2に供給されるようになっている。
なお、26は受信周波数を表示する表示装aイである。
次に、上記のような構成において第2図のフローチャー
トを参照して動作′f:説明する。まず、操作部11か
らコントローラ12に選局開始信号が入力されると、コ
ントローラ12の出力によってPLL回路13が制御さ
れて選局が開始される。上記PLL回路13では、コン
)o−ラ12の出力によって分周周期が決定されるプロ
グラマブル分周器14の出力と基準周波数発振器15の
出力とが位相比較器16によって比較され、その比較出
力がローパスフィルタ17を介して′電圧制御発振器1
8に供給される。この電圧制御発振回路18の出力はプ
ログラマブル分周器14に供給されて帰還ループが形成
さtしるとともに、この回路18の出力がjR合回路1
9に供給される。この時の選局周波数ステップは広帯域
、例えは100 kHzに設定されておリ、上記混合回
路J9によってアンテナ20から高周波増幅段21を介
して供給される高周波信号に重畳される。この混合回路
19の出力は狭帯域中間周波フィルタ22、ディテクタ
24を介・しコントローラ12に供給されるとともに、
広帯域中間周波フィルタ23、ディテクタ25を介して
コントローラ12に供給される。
上記100 kHzの周波数ステップ内に放送局が検出
されなかったとするとディテクタ25および24の出力
ST* + Sr1は共にロー(L)レベルであり、コ
ントローラ12の出力によってプログラマブル分周器1
4の分周周期を変えて次の周波数ステップに移る。前記
PLL回路J3では、プログラマブル分周器14の分周
周期が周波数ステップ幅に対応してllilj次変化さ
れる。
今、上H[:周波数ステツブ中に放送局が検出されたと
すると、ディテクタ25の出力SrI!’j:ハイ(H
)レベルとなシ、ディテクタ24の出力ST2はL”レ
ベルあるいは゛”H”レベルとなる。
ディテクタ25の出力ST1が″II″レベルとなると
、コントローラ12によって選局I7j′lnU数ステ
ップが狭帯域、例えば25 kHzに91 $えられる
ように、プログラマブル分周器I4の分周Fit期が制
御される。この狭帯域の周波12ステツプにおいて放送
局が検出され、ディテクタ24の出力ST2が″′H#
レベル(狭帯域ステップ中はディテクタ25の出力ST
Xは1H”レベル)となると、コントローラ12によっ
て同調が終了したことが判断され、プログラマブル分周
器14の分周周期の変化が停止される。そして、ディテ
クタ2イの出力を徨調して背角信号を得る。
このような構成によれば、まず広帯域の周波数ステップ
で放送局を探し、この周波数ステップ内に放送局が存在
する時のみ狭帯域の周波数ステツブで選局が行なえるの
で、たとえ放遂局間が25 kHz 、 50 kHz
 、 100 kHzなどのように異なる地域において
も効率良く且つ高速に選局が行なえる。
なお、上記実施例では、広帯域の周波数ステップと狭帯
域の周波数ステ、プ内に放送局が存在するか否かを検出
するため、広帯域中間周波フィルタ23および狭帯域フ
ィルタ24を設けたが、第3図に示すように、広帯域中
間周波フィルタ23およびディテクタ25に換えて、周
波!lカウンタ27を設けても良い。図において、第1
図と同一構成部には同じ符号を付してその鮫明は省略す
る。すなわち、混合回路19の出 ・力周波截を周波数
カウンタ22で計数し、その計数出力をコントローラ1
2に供給し、このコントローラ12の出力でプログラマ
ブル分周器14を制御している。上記周波数カウンタ2
7は、混合回路19の出力が所望の中間周波数foに対
してどの程度ずれているかを検出するもので、広帯域周
波数ステラ7DをΔfw狭帯狭帯域周波ナステップfN
とすると、foがΔfwの範囲内に入った時、広帯域同
波数ステップ内に放送局が存在することになるのでコン
トローラ12によって狭帯域周波数ステップに切換え、
foがΔfNの範囲に入った時選局動作を停止する。従
って、このような構成におhても上記実施例と同わ;な
効果が得られる。
〔発明の効果〕
以上駿明したようにこの発明K J: n(tf、 7
1@越し選局することなく選局時間を効星的に炉前6で
きるディジタル・チューニング・システムがr9られる
【図面の簡単な説明】
第1図t/′i仁の発明の一実b(ハ例に係るディジタ
ル・チー一二ング・システムt 示スブロック図、第2
図は上記第1図のシステムの動作を説明するだめのフロ
ーチャート、第3図はこの発明の他の実施例fc説明す
るためのブロック図でろる。 II・・・操作部、12・・・コントローラ(fli!
IイIt’l1手段)、J3・・・PLL回路、22・
・・狭帯域中間周波フィルタ、23・・・広帯域中間周
波フィルタ、24.25・・・ディテクタ、27・・・
周波条文カウンタ。

Claims (1)

    【特許請求の範囲】
  1. PLL回路を用いて放送局の自動選局を行なうディジタ
    ル・チューニング・システムにおいて、広帯域のli!
    dfl数ステップで選局を行なう広帯域選局手段と、こ
    の広帯域選局手段の周波数ステップ内に放送局が存在す
    るとき、上記周波数ステップを狭帯域の周波数ステップ
    に切換えて選局を行なうための狭帯域選局手段と、上記
    広帯域および狭帯域選局手段の出力に基づいて選局を制
    御する制御手段とを具備したことを特徴とするディジタ
    ル・チューニング・システム。
JP11541083A 1983-06-27 1983-06-27 デイジタル・チユ−ニング・システム Pending JPS607221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11541083A JPS607221A (ja) 1983-06-27 1983-06-27 デイジタル・チユ−ニング・システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11541083A JPS607221A (ja) 1983-06-27 1983-06-27 デイジタル・チユ−ニング・システム

Publications (1)

Publication Number Publication Date
JPS607221A true JPS607221A (ja) 1985-01-16

Family

ID=14661873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11541083A Pending JPS607221A (ja) 1983-06-27 1983-06-27 デイジタル・チユ−ニング・システム

Country Status (1)

Country Link
JP (1) JPS607221A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311813A (ja) * 1987-06-15 1988-12-20 Sony Corp シンセサイザ受信機
JPH0241015A (ja) * 1988-07-29 1990-02-09 Aiwa Co Ltd シンセサイザチューナを有する受信機
JPH02150133A (ja) * 1988-12-01 1990-06-08 Mitsubishi Electric Corp 監視受信装置
JPH03106110A (ja) * 1989-09-20 1991-05-02 Mitsubishi Electric Corp 電子同調式ラジオ受信機
JPH0439735U (ja) * 1990-07-31 1992-04-03
EP0834991A1 (en) * 1996-10-02 1998-04-08 Irdeto B.V. Method for automatically searching a frequency range for signal channels in a receiver for digitally modulated signals, and receiver for applying such a method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311813A (ja) * 1987-06-15 1988-12-20 Sony Corp シンセサイザ受信機
JPH0241015A (ja) * 1988-07-29 1990-02-09 Aiwa Co Ltd シンセサイザチューナを有する受信機
JPH02150133A (ja) * 1988-12-01 1990-06-08 Mitsubishi Electric Corp 監視受信装置
JPH03106110A (ja) * 1989-09-20 1991-05-02 Mitsubishi Electric Corp 電子同調式ラジオ受信機
JPH0439735U (ja) * 1990-07-31 1992-04-03
EP0834991A1 (en) * 1996-10-02 1998-04-08 Irdeto B.V. Method for automatically searching a frequency range for signal channels in a receiver for digitally modulated signals, and receiver for applying such a method
US6038433A (en) * 1996-10-02 2000-03-14 Irdeto B.V. Method for automatically searching a frequency range for signal channels in a receiver for digitally modulated signals, and receiver for applying such a method

Similar Documents

Publication Publication Date Title
EP1356600B1 (en) Method and apparatus for reducing scan time in a radio receiver
JPS607221A (ja) デイジタル・チユ−ニング・システム
EP0440405B1 (en) Channel selecting circuit
JPS5836850B2 (ja) シンセサイザ受信機用の選局制御方式
JPH02100409A (ja) 選局装置
JPH0389720A (ja) ラジオ受信機
JP4049444B2 (ja) 多重放送用受信装置
JP2512528B2 (ja) シンセサイザチュ―ナを有する受信機
JPH01157680A (ja) Rf変調器の出力周波数自動選択装置
JPS59126314A (ja) 車載用テレビ受信機の自動チユ−ニング装置
JP3306002B2 (ja) テレビ信号の選局装置
JPS5871736A (ja) 受信機
JPH0448021Y2 (ja)
JP2703056B2 (ja) ダブルファンクションスイッチ
AU603216B2 (en) Tweet elimination, or reduction, in superheterodyne receivers
JPS622726B2 (ja)
JP3866683B2 (ja) 送り返し装置用受信機
JPH088468B2 (ja) シンセサイザチューナを有する受信機
JPH08130488A (ja) 受信機
KR100274015B1 (ko) 자동 주파수 추적장치
JPH03198435A (ja) ラジオ受信機
JPS639153Y2 (ja)
JP2897264B2 (ja) チューナ
JPH03187623A (ja) 帯域自動切換方式
JPS60143029A (ja) ラジオ受信機