JPS5834656A - 符号変換方式 - Google Patents
符号変換方式Info
- Publication number
- JPS5834656A JPS5834656A JP13304181A JP13304181A JPS5834656A JP S5834656 A JPS5834656 A JP S5834656A JP 13304181 A JP13304181 A JP 13304181A JP 13304181 A JP13304181 A JP 13304181A JP S5834656 A JPS5834656 A JP S5834656A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- word
- line
- code conversion
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は駕Ｂ −ｓ Ｂ符号化されるワードの内の予め
決められたワードをｍ Ｂ −ｓ Ｂ符号化せず、しか
もそのワードに所望の有意ビットを付加して擬位的に愼
Ｂ−ｓＢ・符号化する符号変換方式に関する。
決められたワードをｍ Ｂ −ｓ Ｂ符号化せず、しか
もそのワードに所望の有意ビットを付加して擬位的に愼
Ｂ−ｓＢ・符号化する符号変換方式に関する。
従来、ＰＣＭ信号を光伝送路郷を介して伝送させるに際
して嘱Ｂ −ｓ Ｂ符号化処理が施されている。これに
より、マーク率の平衡性、タインング抽出の安定性等が
良くなり、信号の受信上好ましい結果をもたらす。
して嘱Ｂ −ｓ Ｂ符号化処理が施されている。これに
より、マーク率の平衡性、タインング抽出の安定性等が
良くなり、信号の受信上好ましい結果をもたらす。
しかしながら、信号のＩＩクシ率検出に対しては好まし
い結果をもたらさない。即ち、上述のような愼Ｂ−ｓＢ
符号化された信号の誤り率の検出方法として次の２つが
ある。その１つは送信側で変換に用いられたと同じコー
ド変換テーブルを受ｌｉ側に設けておき、受信された講
Ｂ−ｓｏｌ符号変換ワードが上記テーブルにないもので
弗るなら、そのワードＦｉｌｌｃであると判定する如き
ものであり、もう１つはランニングゲイジタルサムと呼
ばれるもので、′ｌ′のビットに対しては１を割当て、
′ＯＩのビットに対しては−１を割当てて、各ビットに
つき和ｔ−トっていき、その最終ビットでの和の値（Ｓ
）が符号変換方法により予め決まった範囲内にあるなら
は愼Ｂ−％Ｂ符号化の性質上そのワードは誤シなく伝送
されて米ているものと判定し、逆にＳが上記範囲外とな
るとそのワードＦｉ誤って伝送されて米たと判定する如
きものである。これらいづれの誤り検出方法も回路を複
雑に構成して初めてその岨りを検出しつるものてめる。
い結果をもたらさない。即ち、上述のような愼Ｂ−ｓＢ
符号化された信号の誤り率の検出方法として次の２つが
ある。その１つは送信側で変換に用いられたと同じコー
ド変換テーブルを受ｌｉ側に設けておき、受信された講
Ｂ−ｓｏｌ符号変換ワードが上記テーブルにないもので
弗るなら、そのワードＦｉｌｌｃであると判定する如き
ものであり、もう１つはランニングゲイジタルサムと呼
ばれるもので、′ｌ′のビットに対しては１を割当て、
′ＯＩのビットに対しては−１を割当てて、各ビットに
つき和ｔ−トっていき、その最終ビットでの和の値（Ｓ
）が符号変換方法により予め決まった範囲内にあるなら
は愼Ｂ−％Ｂ符号化の性質上そのワードは誤シなく伝送
されて米ているものと判定し、逆にＳが上記範囲外とな
るとそのワードＦｉ誤って伝送されて米たと判定する如
きものである。これらいづれの誤り検出方法も回路を複
雑に構成して初めてその岨りを検出しつるものてめる。
また、符号構成上ワードの同期をとるのが困難であった
。
。
本発明は上述のような従来方法の有する欠点に鑑みて創
案されたもので、その目的Ｆｉ誤り検出回路の簡易化、
同期の答易化をもらしつ＼、しかもマーク率の平衡化を
ももたらしめる符号変換方式Ｖｒ媛供することにある。
案されたもので、その目的Ｆｉ誤り検出回路の簡易化、
同期の答易化をもらしつ＼、しかもマーク率の平衡化を
ももたらしめる符号変換方式Ｖｒ媛供することにある。
以下、添付図面を参照しながら、本発明の一実施例を説
明する。
明する。
ｗｃ１図は本発明を実施した符号変換系を示す。
（重）はビット直列のワードを直並列変換回路（２）へ
供給する線であり、錦）はクロック信号を直並列変換回
路偉）へ供給する線である。直並列変換回路（２）の出
力はコード変換回路（４）へ接続されている。コード変
換回路（４）は例えば、読出し専用メモリで、線（５１
，（６）、 （７３上に信号力りない限り直並列変換回
路（２）の惰ビット（ワード）出力に対して悴ビット（
ワード）出力を発生し、線（５）に信号があって線（６
）又は＠ （７）に出力があるとき直並列変換回路（２
）の出力を無変換で且つ線（６）又は線（７）上の信号
に従ってｓ Ｂ −ｓ Ｂ符号化させる動作を行なうよ
う、構成されている。メモリ（４）の出力は並直列変換
回路（８）へ接続され、そのビット直列の出力は出力線
（９）へ接続されている。軸はクロック信号線である。
供給する線であり、錦）はクロック信号を直並列変換回
路偉）へ供給する線である。直並列変換回路（２）の出
力はコード変換回路（４）へ接続されている。コード変
換回路（４）は例えば、読出し専用メモリで、線（５１
，（６）、 （７３上に信号力りない限り直並列変換回
路（２）の惰ビット（ワード）出力に対して悴ビット（
ワード）出力を発生し、線（５）に信号があって線（６
）又は＠ （７）に出力があるとき直並列変換回路（２
）の出力を無変換で且つ線（６）又は線（７）上の信号
に従ってｓ Ｂ −ｓ Ｂ符号化させる動作を行なうよ
う、構成されている。メモリ（４）の出力は並直列変換
回路（８）へ接続され、そのビット直列の出力は出力線
（９）へ接続されている。軸はクロック信号線である。
１はパリティカウンタで、線（！）上のデータビットに
つきそのパリティを線（３）上のクロック信号に応答し
て発生するものであり、その出力はアンドゲート亀邊の
一方の入力へ接続されその他方の入力Ｆｉ！（６）へ接
続されている。＠（５１はまた、パリティカウンタ■の
リセット人力（Ｒ）及びアントゲ−）Ｕの一方の入力へ
も接続されておシ、予め決められたワード数の餌Ｂ−ｓ
Ｂ符号変換した後に図示しない制御回路から制御信号を
送出して来る線である。
つきそのパリティを線（３）上のクロック信号に応答し
て発生するものであり、その出力はアンドゲート亀邊の
一方の入力へ接続されその他方の入力Ｆｉ！（６）へ接
続されている。＠（５１はまた、パリティカウンタ■の
リセット人力（Ｒ）及びアントゲ−）Ｕの一方の入力へ
も接続されておシ、予め決められたワード数の餌Ｂ−ｓ
Ｂ符号変換した後に図示しない制御回路から制御信号を
送出して来る線である。
アンドゲート０の他方の入力はフレームパルスを送って
来る線Ｉに接続されている。
来る線Ｉに接続されている。
アンドゲートυの出力は線（７）を経てメモリ（４）へ
接続され、アンドゲート−の出力は線（６）を経てメモ
リ（４へ接続されている。
接続され、アンドゲート−の出力は線（６）を経てメモ
リ（４へ接続されている。
上述の如く構成される本発明信号変換系の動作を説明す
る。
る。
線（１）上のビット直列の各ワードは＠ （３］上のク
ロック信号によシ直並列変換回路（２）でビット並列の
ワードに変換されてブード変換回路（４）へ供給される
。これと同時に、線（１）上の各ワードの各ビットはパ
リティカウンタ軸でパリティが各ビット毎に求められて
いく。
ロック信号によシ直並列変換回路（２）でビット並列の
ワードに変換されてブード変換回路（４）へ供給される
。これと同時に、線（１）上の各ワードの各ビットはパ
リティカウンタ軸でパリティが各ビット毎に求められて
いく。
しかしながら、ｌＩ俤）上にはＰワード（第２図の（２
−１）参照）毎にしか制御パルスが供給されて来ないか
ら、纏■上のパリティはアンドゲート輪を通過してコー
ド変換回路（４へ供給されない、従って、直並列変換回
路（勾からの、各フレームに属する第１番目のワード（
そのビット数を愼とする。）から（Ｐ−１）番目のワー
ドは線（５）上に制御パルスが供給されていないことに
より、通常のｓＢ−％Ｂ変換方式（但し、餌＋２≦％）
により％ビット並列のワードに変換されて並直列変換回
路体）へ供給され、！！軸輪上タロツク信号によりビッ
ト直列なワードとして線（９）上に送出される。
−１）参照）毎にしか制御パルスが供給されて来ないか
ら、纏■上のパリティはアンドゲート輪を通過してコー
ド変換回路（４へ供給されない、従って、直並列変換回
路（勾からの、各フレームに属する第１番目のワード（
そのビット数を愼とする。）から（Ｐ−１）番目のワー
ドは線（５）上に制御パルスが供給されていないことに
より、通常のｓＢ−％Ｂ変換方式（但し、餌＋２≦％）
により％ビット並列のワードに変換されて並直列変換回
路体）へ供給され、！！軸輪上タロツク信号によりビッ
ト直列なワードとして線（９）上に送出される。
ＰＩＩ目のワードにおいては、線（５）上に制御パルス
が供給されるから、コード変換回路（４）はビット並列
ワードの愼ビットを負ビット並列ワードの第１番目のビ
ットから第講番目のビットへ、何んらの変更を加えるこ
となく、移行させると同時に、パリティカウンタ番珍か
らのパリティビットをアンドゲート輪を経てコード変換
回路へ送り込み、そのビットを偽ビット並列ワードの（
淋＋１）番目のビットとしくｊｌｌＥＺ図の（２−４）
参照）、且つ［１１４を紅て送られて来るフレー五ビッ
トをアンドゲートＩを経てコード変換回路（４）へ送り
込んでこれを雲ビット並列；ｙ−トｏ＜渦＋２）番目理
ち第誌番目のビットとして送出する（Ｑ４２図の（２−
３）参照）。このようにして、コード変換回路（４）へ
供給される２番目毎のワード即ちフレーム内の最後のワ
ードは無変換のま＼回路（４）から送出されるが、これ
と上述のように有意ビット例えば、パリティビット及び
フレームビットとにより擬似的にｍＢ−％Ｂ変換されて
出力されていることになる。このときパリティカウンタ
ＣＯはクリアされる。
が供給されるから、コード変換回路（４）はビット並列
ワードの愼ビットを負ビット並列ワードの第１番目のビ
ットから第講番目のビットへ、何んらの変更を加えるこ
となく、移行させると同時に、パリティカウンタ番珍か
らのパリティビットをアンドゲート輪を経てコード変換
回路へ送り込み、そのビットを偽ビット並列ワードの（
淋＋１）番目のビットとしくｊｌｌＥＺ図の（２−４）
参照）、且つ［１１４を紅て送られて来るフレー五ビッ
トをアンドゲートＩを経てコード変換回路（４）へ送り
込んでこれを雲ビット並列；ｙ−トｏ＜渦＋２）番目理
ち第誌番目のビットとして送出する（Ｑ４２図の（２−
３）参照）。このようにして、コード変換回路（４）へ
供給される２番目毎のワード即ちフレーム内の最後のワ
ードは無変換のま＼回路（４）から送出されるが、これ
と上述のように有意ビット例えば、パリティビット及び
フレームビットとにより擬似的にｍＢ−％Ｂ変換されて
出力されていることになる。このときパリティカウンタ
ＣＯはクリアされる。
このようにして、ｔｒＬＢ−％Ｂ変換方式の有するＢＳ
Ｉ特性が保存されると同時に、上述の如きｍ Ｂ −ｓ
Ｂ変換信号系列の中に誤り率を簡易に監視しうる手段
及び同期を容易にとりうる手段が含ましめられている。
Ｉ特性が保存されると同時に、上述の如きｍ Ｂ −ｓ
Ｂ変換信号系列の中に誤り率を簡易に監視しうる手段
及び同期を容易にとりうる手段が含ましめられている。
従って、上述のように変換されて伝送されて来た信号の
誤り率を簡易な回路でなし得るのみならず、その同期も
容易にとりうろことになる。
誤り率を簡易な回路でなし得るのみならず、その同期も
容易にとりうろことになる。
［３図はタイミング抽出を安定にするマーク率平衡化用
ビットをフレーム内のワードに付加する回路を示すもの
で、第１図のバリティカラ／り１に代えてマーク数計数
回路働を新ら九に設けた点に相違があり、その他の構成
要素は同一なので、これら構成要素には同一符号を付し
てその説明を省略する。
ビットをフレーム内のワードに付加する回路を示すもの
で、第１図のバリティカラ／り１に代えてマーク数計数
回路働を新ら九に設けた点に相違があり、その他の構成
要素は同一なので、これら構成要素には同一符号を付し
てその説明を省略する。
また、その動作もマーク率平衡化用ビットがパリティビ
ット位置に置かれることを除いて全く同じである。この
ようなビットの付加により、５Ｂ−ｓＢ変換信号にマー
ク率平衡性を付与してそのタイミング抽出の安定化をも
たらしめる。
ット位置に置かれることを除いて全く同じである。この
ようなビットの付加により、５Ｂ−ｓＢ変換信号にマー
ク率平衡性を付与してそのタイミング抽出の安定化をも
たらしめる。
この場合にも、５Ｂ−ｓＢ変換方式の有するＢＩＳ特性
は信号系列の中に保存されている。
は信号系列の中に保存されている。
上記実施例においては、ｉａｐミル監視用ビットマーク
率平衡化用ビットとフレームビットとをｓ Ｂ −ｓ
Ｂ符号変換信号系列の中に挿入させる個別の例について
説明したが−の数を愼の数より更に大きくして上記各ビ
ット乃至他の有意ビットをも挿入し得るようになすこと
も出来る。
率平衡化用ビットとフレームビットとをｓ Ｂ −ｓ
Ｂ符号変換信号系列の中に挿入させる個別の例について
説明したが−の数を愼の数より更に大きくして上記各ビ
ット乃至他の有意ビットをも挿入し得るようになすこと
も出来る。
また、本発明の符号変換方式による変換後の信号に対し
他の適切な処理を施して伝送するようにしてもよい。
他の適切な処理を施して伝送するようにしてもよい。
以上喪するに、本発明によれば次のような効果が得られ
る。
る。
■ 伝送誤りを簡易な回路で監視するのに役立つ。
■ 受信側での同期をとるのが容易となる。
■ マーク率平衡性を講Ｂ−ｓＢ変換後の信号系列に付
与しうる。
与しうる。
■ ■〜■の効果を得つ＼、しかもｍ Ｂ −ｓＢ−変
換のＢＩＳ特性を保存しうる等である。
換のＢＩＳ特性を保存しうる等である。
第１図は本発明を実施する第１の実施例構成図、第２図
は第１図実施例の動作を説明するためのタイミングチャ
ート、第３図は本発明を実施する第２実施例構成図であ
る。 図中、（４）はコード変換回路、拍車は／（リテ（カウ
ンタ、◆ａ、ａＳはアンドゲートである。 第１図 第２図
は第１図実施例の動作を説明するためのタイミングチャ
ート、第３図は本発明を実施する第２実施例構成図であ
る。 図中、（４）はコード変換回路、拍車は／（リテ（カウ
ンタ、◆ａ、ａＳはアンドゲートである。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 （１） ｍビットワードを予め決められ喪ワード数だ
け餌Ｂ −ｎ Ｂ符号変換方式（但し、愼＋２≦％）で
ｎビットワードに変換し、次いで予め決められたワード
数だけｔｎ Ｂ −＊ Ｂ符号変換せずｍ Ｂ −ｓ
Ｂ符号化系を通過させる際に生ずる空きビット位置に有
意ビットを付加して上記無変換ワードも講Ｂ−ｓＢ符号
化して伝送に供せしめることを特徴とする符号変換方式
。 （３） 上記有意ビットはｗＡ夛監視用ビット及び／又
はフレームビットから成ることを特徴とする特許請求の
範ｍｌ第１項記載の符号変換方式。 体） 上記有意ビットはｇａｐミル監視用ビットーク率
平衡化用ビット及び／又は７レームビツトから成ること
を特徴とする特許−求の範囲第１項記載の符号変換方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13304181A JPS5834656A (ja) | 1981-08-25 | 1981-08-25 | 符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13304181A JPS5834656A (ja) | 1981-08-25 | 1981-08-25 | 符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834656A true JPS5834656A (ja) | 1983-03-01 |
Family
ID=15095424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13304181A Pending JPS5834656A (ja) | 1981-08-25 | 1981-08-25 | 符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834656A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079132A (ja) * | 1983-10-04 | 1985-05-04 | Mitsubishi Electric Corp | 機関の空燃比制御装置 |
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPS6189740A (ja) * | 1984-10-08 | 1986-05-07 | Nec Corp | シリアルデ−タ送受信装置 |
| JPS63120527A (ja) * | 1986-11-08 | 1988-05-24 | Nec Corp | ｍＢ（ｍ＋１）Ｂ１ｐ符号変換方式 |
| JPH02234517A (ja) * | 1989-01-27 | 1990-09-17 | Siemens Ag | 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 |
| JP2008278135A (ja) * | 2007-04-27 | 2008-11-13 | Yokogawa Electric Corp | シリアルデータ通信装置およびこれを用いた測定器 |
-
1981
- 1981-08-25 JP JP13304181A patent/JPS5834656A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079132A (ja) * | 1983-10-04 | 1985-05-04 | Mitsubishi Electric Corp | 機関の空燃比制御装置 |
| JPS637255B2 (ja) * | 1983-10-04 | 1988-02-16 | Mitsubishi Electric Corp | |
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPS6189740A (ja) * | 1984-10-08 | 1986-05-07 | Nec Corp | シリアルデ−タ送受信装置 |
| JPS63120527A (ja) * | 1986-11-08 | 1988-05-24 | Nec Corp | ｍＢ（ｍ＋１）Ｂ１ｐ符号変換方式 |
| JPH0549133B2 (ja) * | 1986-11-08 | 1993-07-23 | Nippon Electric Co | |
| JPH02234517A (ja) * | 1989-01-27 | 1990-09-17 | Siemens Ag | 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 |
| JP2008278135A (ja) * | 2007-04-27 | 2008-11-13 | Yokogawa Electric Corp | シリアルデータ通信装置およびこれを用いた測定器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276646A (en) | Method and apparatus for detecting errors in a data set | |
| JPS5834656A (ja) | 符号変換方式 | |
| JP2591242B2 (ja) | 誤り検出方法 | |
| US4791485A (en) | System for detecting a transmission error | |
| ES418941A1 (es) | Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados. | |
| JPH02184136A (ja) | データブロック信号伝送方法及びその装置 | |
| JPH06252874A (ja) | ワード同期検出回路 | |
| JPS5631264A (en) | Composite transmission system of data and sound | |
| JPS5894253A (ja) | 符号誤り検出方式 | |
| JPS642306B2 (ja) | ||
| JP2566939B2 (ja) | 伝送装置 | |
| JPS592461A (ja) | 擬似同期防止方式 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP2982348B2 (ja) | 同期信号抽出回路 | |
| JPS5836037A (ja) | Ｐｃｍ信号伝送方式 | |
| JP3245622B2 (ja) | パターン比較方法 | |
| SU1478217A1 (ru) | Устройство дл контрол 3-кода Фибоначчи | |
| JPS61111033A (ja) | フレ−ム同期方式 | |
| JPH0393317A (ja) | 符号同期回路 | |
| JPH0430628A (ja) | Ａｉｓ検出回路 | |
| JPS641988B2 (ja) | ||
| JPH0556032A (ja) | フレーム同期方式 | |
| JPH04929A (ja) | データ受信回路 | |
| JPS6352534A (ja) | パラレルデ−タ伝送方式 | |
| JPH0362639A (ja) | フレーム同期回路 |