JPS6352534A - パラレルデ−タ伝送方式 - Google Patents
パラレルデ−タ伝送方式Info
- Publication number
- JPS6352534A JPS6352534A JP19564586A JP19564586A JPS6352534A JP S6352534 A JPS6352534 A JP S6352534A JP 19564586 A JP19564586 A JP 19564586A JP 19564586 A JP19564586 A JP 19564586A JP S6352534 A JPS6352534 A JP S6352534A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- bit
- transmission data
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パラレルのnピント幅のデータを伝送する
パラレルデータ伝送方式に関するものである。
パラレルデータ伝送方式に関するものである。
第2図は従来のパラレルデータ伝送方式を実施するパラ
レルデータ伝送装置を示すプロ、ツク図であり、図にお
いて、7はデータ伝送線、8は受信データを取り込むデ
ータランチ、9は受信データのパリティを判定するパリ
ティエラー判定器、10はデータ送信器、11は送信デ
ータのパリティ発生器、12はデータの伝送タイミング
信号を発生する伝送りロック発生器である。
レルデータ伝送装置を示すプロ、ツク図であり、図にお
いて、7はデータ伝送線、8は受信データを取り込むデ
ータランチ、9は受信データのパリティを判定するパリ
ティエラー判定器、10はデータ送信器、11は送信デ
ータのパリティ発生器、12はデータの伝送タイミング
信号を発生する伝送りロック発生器である。
次に動作について説明する。
まず、nビット幅のデータを伝送する場合、データ送信
器10に送信データを出力すると、パリティ発生器11
によりnビットのデータに1ビツトのパリティが付加さ
れ、また、伝送りロック発生器12により、データ伝送
線7に有効なデータが出力されていることを示すクロッ
ク信号が発生される。
器10に送信データを出力すると、パリティ発生器11
によりnビットのデータに1ビツトのパリティが付加さ
れ、また、伝送りロック発生器12により、データ伝送
線7に有効なデータが出力されていることを示すクロッ
ク信号が発生される。
次に受信側について説明する。受信側は、データ伝送線
7のクロック線に信号が出力されると、伝送りロック発
生器12より、受信データラノチのクロック信号がデー
タラッチ8に出力され、受信データを取り込む。これと
同時にパリティエラー判定器9により、受信データのパ
リティとデータ伝送線7のパリティとが等しいか判定し
、不一致の場合は、データ受信エラーを出力する。
7のクロック線に信号が出力されると、伝送りロック発
生器12より、受信データラノチのクロック信号がデー
タラッチ8に出力され、受信データを取り込む。これと
同時にパリティエラー判定器9により、受信データのパ
リティとデータ伝送線7のパリティとが等しいか判定し
、不一致の場合は、データ受信エラーを出力する。
従来のパラレルデータ伝送方式は以上のように行われて
いるので、nビットのデータを伝送する為には、nビッ
ト+パリティ+クロックと(fi+2)本の伝送線が必
要となる。
いるので、nビットのデータを伝送する為には、nビッ
ト+パリティ+クロックと(fi+2)本の伝送線が必
要となる。
これにより、データ伝送線の本数に制限がある場合、使
用できないと言う問題点があった。また、伝送線のデー
タ部がすべて“L”レベルまたは“H゛レベル固定され
た場合、エラーが検出できない場合が生じる問題点があ
った。
用できないと言う問題点があった。また、伝送線のデー
タ部がすべて“L”レベルまたは“H゛レベル固定され
た場合、エラーが検出できない場合が生じる問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、nビットのデータを伝送する場合、nビット
+クロックの(n+1)木の伝送線で伝送が出来るとと
もに、受信時のデータエラーをビット単位で検出でき、
また伝送線のデータ部がすべて@L”レベル、“H”レ
ベルに固定すれた場合でも、確実にエラーを検出できる
パラレルデータ伝送方式を得ることを目的とする。
たもので、nビットのデータを伝送する場合、nビット
+クロックの(n+1)木の伝送線で伝送が出来るとと
もに、受信時のデータエラーをビット単位で検出でき、
また伝送線のデータ部がすべて@L”レベル、“H”レ
ベルに固定すれた場合でも、確実にエラーを検出できる
パラレルデータ伝送方式を得ることを目的とする。
この発明に係るパラレルデータ伝送方式は、送信側では
nビットの伝送データAをビット単位で反転した伝送デ
ータWとそのままの伝送データAとを受信側へ伝送し、
受信側では画伝送データτ。
nビットの伝送データAをビット単位で反転した伝送デ
ータWとそのままの伝送データAとを受信側へ伝送し、
受信側では画伝送データτ。
Aを比較し、ビットが変化したところは伝送データAの
ビットを受信データとし、また画伝送データーλ−とA
とでデータに変化のないビットはエラーとして検出する
ものである。
ビットを受信データとし、また画伝送データーλ−とA
とでデータに変化のないビットはエラーとして検出する
ものである。
この発明のnビットの伝送データAの伝送時における伝
送データτと伝送データAとしての2回の伝送は、受信
時のデータエラーをビット単位で検出できると共に、パ
リティビットが不要となり、データ伝送線が従来方式よ
り1本生なくすることができる。
送データτと伝送データAとしての2回の伝送は、受信
時のデータエラーをビット単位で検出できると共に、パ
リティビットが不要となり、データ伝送線が従来方式よ
り1本生なくすることができる。
以下、この発明の一実施例を図について説明する。第1
図はこの発明のパラレルデータ伝送方式を実施するパラ
レルデータ伝送装置の一実施例を示すブロック図であり
、図において、1はデータ伝送線、2は第1回目の送信
データを取り込む第1のデータラッチ、3は第2回目の
送信データを取り込む第2のデータラッチ、4はデータ
送信器、5は伝送り口、り発生器、6は受信データのピ
ントエラーを検出する受信データエラー検出器である。
図はこの発明のパラレルデータ伝送方式を実施するパラ
レルデータ伝送装置の一実施例を示すブロック図であり
、図において、1はデータ伝送線、2は第1回目の送信
データを取り込む第1のデータラッチ、3は第2回目の
送信データを取り込む第2のデータラッチ、4はデータ
送信器、5は伝送り口、り発生器、6は受信データのピ
ントエラーを検出する受信データエラー検出器である。
次に動作について説明する。
第1図に示すパラレルデータ伝送装置でn=4の4ビッ
ト幅のデータ伝送を行う場合について第3図に伝送時の
タイミングチャート図を参照して説明する。
ト幅のデータ伝送を行う場合について第3図に伝送時の
タイミングチャート図を参照して説明する。
ここで伝送データAは(0110)(2進数)とする。
まず送信側は、“0110”の伝送データAを反転した
“1001”の伝送データτをデータ送信器4で作成し
て、データ伝送線lに乗せる。次に、伝送りロック発生
器5が受信側に第1のデータラフチ2のタイミング信号
を発生する。これにより受信側は、第1のデータラッチ
2に伝送データτを取り込む。
“1001”の伝送データτをデータ送信器4で作成し
て、データ伝送線lに乗せる。次に、伝送りロック発生
器5が受信側に第1のデータラフチ2のタイミング信号
を発生する。これにより受信側は、第1のデータラッチ
2に伝送データτを取り込む。
次に送信側は“0110”の伝送データAをデータ送信
器4により伝送線7に乗せ、伝送りロック発生器5によ
り、第2のデータラッチ3のタイミング信号を発生する
。これにより、受信側は、第2のデータラフチ3に伝送
データAを取り込む。
器4により伝送線7に乗せ、伝送りロック発生器5によ
り、第2のデータラッチ3のタイミング信号を発生する
。これにより、受信側は、第2のデータラフチ3に伝送
データAを取り込む。
ここで受信側は、第1のデータラッチ2と第2のデータ
ラッチ3とで受信した伝送データτと伝送データAとを
受信データエラー検出器6に送り、エラーのチェックを
ビット単位で行う。受信データエラー検出器6は、排他
的論理和で厚生されており、例の場合は、4個である。
ラッチ3とで受信した伝送データτと伝送データAとを
受信データエラー検出器6に送り、エラーのチェックを
ビット単位で行う。受信データエラー検出器6は、排他
的論理和で厚生されており、例の場合は、4個である。
受信データエラー検出器6により、1回目と2回目のビ
ットを比較し、ビットが“L”から“H”になったとこ
ろはそのビットを“H”とし、“H”から“L”になっ
たところはそのビットを“L”として受信データとし、
また第1回目と第2回目とでデータの変化のないビット
は“0゛が出力され、エラーとなる。たとえば、1回目
が“0111”で2回目が“1001”だとエラービッ
ト出力は“1110”となりビットOがエラーであるこ
とを検出する。
ットを比較し、ビットが“L”から“H”になったとこ
ろはそのビットを“H”とし、“H”から“L”になっ
たところはそのビットを“L”として受信データとし、
また第1回目と第2回目とでデータの変化のないビット
は“0゛が出力され、エラーとなる。たとえば、1回目
が“0111”で2回目が“1001”だとエラービッ
ト出力は“1110”となりビットOがエラーであるこ
とを検出する。
なお、上記実施例では、4ビット幅のデータについて述
べたが、データの幅は1〜nビ・ットの間で可能である
。
べたが、データの幅は1〜nビ・ットの間で可能である
。
また、上記実施例では伝送データτを先に伝送し、伝送
データ八を後から伝送したが、伝送データAを先に伝送
し、伝送データτを後から伝送してもよい。いずれにし
ても、ビットが変化したところは伝送データAのビット
を受信データとすればよい。
データ八を後から伝送したが、伝送データAを先に伝送
し、伝送データτを後から伝送してもよい。いずれにし
ても、ビットが変化したところは伝送データAのビット
を受信データとすればよい。
以上のように、この発明によれば、伝送データを反転し
て2回伝送するようにしたので、エラー検出ビット用の
伝送線が必要なく、伝送線の本数を少なくできる。また
、1回目と2回目の伝送データの反転によりエラー検出
を行う為、伝送線の特定ビ・ノドが“L”または“H゛
に固定されていても、確実にエラー検出を行うことがで
きる。更にエラーをビット単位で検出できる為、エラー
でないビットは、正確なデータとして使用できる効果が
ある。
て2回伝送するようにしたので、エラー検出ビット用の
伝送線が必要なく、伝送線の本数を少なくできる。また
、1回目と2回目の伝送データの反転によりエラー検出
を行う為、伝送線の特定ビ・ノドが“L”または“H゛
に固定されていても、確実にエラー検出を行うことがで
きる。更にエラーをビット単位で検出できる為、エラー
でないビットは、正確なデータとして使用できる効果が
ある。
第1図は、この発明の一実施例によるパラレルデータ伝
送方式を実施するパラレルデータ伝送装置を示すブロッ
ク図、第2図は従来のパラレルデータ伝送装置のブロッ
ク図、第3図はこの発明の一実施例のデータ伝送のタイ
ミングチャート図である。 器、(5)は伝送りロック発生器、(6)は受信データ
エラー検出器。
送方式を実施するパラレルデータ伝送装置を示すブロッ
ク図、第2図は従来のパラレルデータ伝送装置のブロッ
ク図、第3図はこの発明の一実施例のデータ伝送のタイ
ミングチャート図である。 器、(5)は伝送りロック発生器、(6)は受信データ
エラー検出器。
Claims (1)
- nビットの伝送データAを(n+1)本のデータ伝送線
で送信側から受信側へパラレル伝送するパラレルデータ
伝送方式において、前記送信側では前記伝送データAを
ビット単位で反転した伝送データAとそのままの伝送デ
ータAとを前記送信側に伝送し、前記受信側では前記両
伝送データAとAとを比較し、ビットが変化したところ
は前記伝送データAのビットを受信データとし、また前
記両伝送データAとAとでデータに変化のないビットは
エラーとして検出することを特徴とするパラレルデータ
伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19564586A JPS6352534A (ja) | 1986-08-22 | 1986-08-22 | パラレルデ−タ伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19564586A JPS6352534A (ja) | 1986-08-22 | 1986-08-22 | パラレルデ−タ伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6352534A true JPS6352534A (ja) | 1988-03-05 |
Family
ID=16344617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19564586A Pending JPS6352534A (ja) | 1986-08-22 | 1986-08-22 | パラレルデ−タ伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6352534A (ja) |
-
1986
- 1986-08-22 JP JP19564586A patent/JPS6352534A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6352534A (ja) | パラレルデ−タ伝送方式 | |
JPS63290033A (ja) | デ−タ送受信回路 | |
JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
JP2755063B2 (ja) | デジタル情報の伝送誤り検出システム | |
SU1180912A1 (ru) | Устройство дл подключени абонентов к общей магистрали | |
JPH11266282A (ja) | 相補信号反転接続補正回路 | |
JPH04929A (ja) | データ受信回路 | |
JP2555582B2 (ja) | Cmi符号誤り検出回路 | |
JPH02240753A (ja) | 非同期通信用ic | |
JPH04267631A (ja) | パリティビット付加方式 | |
JPH06244822A (ja) | データ通信方式 | |
JPH0683655A (ja) | データ転送エラー検出装置 | |
JPS6031332A (ja) | デ−タチェック方法 | |
JPS6361336A (ja) | デ−タエラ−検出方式 | |
JPH02312418A (ja) | 車両用通信装置 | |
JPH0548649B2 (ja) | ||
JPH10222386A (ja) | パリティエラー検出方式 | |
JPS61270934A (ja) | ワイヤレス信号伝送システム | |
JPH01248842A (ja) | データ伝送方式 | |
JPH04196837A (ja) | Pnパターンエラー検出回路 | |
JPH01149546A (ja) | データ転送エラー訂正方式 | |
JPH0370230A (ja) | 受信状態検知同期式シリアル通信方式 | |
JPH11289318A (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
JPH0653938A (ja) | シリアルデータ伝送方式 | |
JPH04355532A (ja) | バス型ネットワークにおける障害検出方式 |