JPS583172A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数のメモリプレーンを備えたメモリ装置にお
けるメモリアクセス方式に関し、各メモリプレーンが独
立した記憶領域としてアクセスされる場合でも、各メモ
リプレーンが組み合わされて連続した１つのメモリ空間
を構成するように連続したアドレスデータでアクセスさ
れる場合でも、簡単な回路構成で自由自在にアクセスで
きるようにするものである。

第１図のように、例えば１０２４番地×１０２４番地の
容量のメモリプレーンｍを複数枚備えたメモリ装置にお
いて、メモリのアドレス管理の仕方によって、第２図の
ように各メモリプレーンｍｌ・ｍ２・・・を独立した記
憶領域としてアクセスしたり、第３図のように各メモリ
プレーンｍ１’ｍ２・・を複数枚組み合わせて１つの広
いメモリ空間を構成することができる。第３図の（イ）
と（ロ）はメモリプレーンｍ１−ｍ２　　・・を複数枚
１列に配列した形のメモリ空間であり、（イ）はＹ方向
に長く縦長に配列し、（ロ）はＸ方向に長く横長に配列
しである。これに対しくハ）（ニ）ａｘ−ｙ双方への拡
がりをもったメモリ空間である。このように種々のメモ
リ空間が構成されるメモリ装置においては、アドレスの
与え方も異なってくる。

即ち第２図のように各メモリプレーンｍｌ　’ｍ２・・
を独立して記憶させる場合は、各メモリプレーンｍ１　
・ｍ２・・・同士は対応したアドレスをもっているが、
各メモリプレーンｍｌ’ｍ２・・・ごとにメモリプレー
ン識別データを設定しておけば、メモリプレーン識別デ
ータで、メモリプレーンｍｌ　　・ｍ２・・・を識別し
選択することができる。これに対し第３図のように、１
枚のメモリプレーンの記憶容量より大きいメモリ空間を
ランダムに構成するメモリ装置では、メモリ空間内のア
ドレスは全域にわたり連続した番地で指定されるので、
前者の各メモリプレーンが独立している場合とは、メモ
リのアクセスの仕方が異なってくる。

本発明は、このようにメモリアクセス方式の異なるメモ
リ装置において、いずれの形でアドレス管理されている
場合でも、簡単な回路構成で指定のアドレスを自由自在
にアクセス可能にすることを目的とする。この目的を達
成するために本発明は、メモリ容量が一定で同じアドレ
ス構成のメモリプレーンを複数備え、各メモリプレーン
内のアドレスを指定するアドレスデータとメモリプレー
ンを識別するメモリプレーン指定データとで各メモリプ
レーン毎に独立してアドレス指定できると共に、これら
のメモリプレーンが２次元方向へ連続した１つのメモリ
空間としてアドレス指定することもできるように記憶さ
れるメモリ装置において、メモリプレーン選択レジスタ
ーを設けて、該レジスターには、各メモリプレーンを識
別するデータを設定するピットを備え、レジスターから
の選択信号によって指定されたメモリプレーンのみを独
立してアク゛セスし、後者の連続アドレスデータでアド
レス指定された場合は、連続アドレスデータからアクセ
スすべきメモリプレーンを解読するデコーダを備え、デ
コーダによる解読信号でメモリプレーンが選択されると
共に、該連続アドレスデータが、デコーダで選択された
メモリプレーンに入力力するような構成を採っている。

次に本発明によるメモリアクセス方式の実施例を説明す
る。第４図はメモリアクセス方式の全容を示すブロック
図であり、複数のメモリプレーンｍ１〜ｍｎ、　これら
のメモリプレーンｍ１〜ｍｎのうちの指定されたメモリ
プレーンの読み出しデータを選択的に出力させる選択回
路Ｓ１及びこれらを制御するマイクロプロセッサ等の制
御部Ｃを備えている。第５図は選択回路Ｓを示すブロッ
ク図である。第４図において、複数のメモリプレーンｍ
１−ｍｎ１ｌ″ｔ１夫々リード・ライトバス１に接続さ
れると共に、アドレスバス２を介して制御部Ｃに接続さ
れている。制御部Ｃからのアドレスデータによって、メ
モリプレーンｍ１〜ｍｎの内の指定の１つのメモリプレ
ーンが選択されると共に、その中の指定されたアドレス
にリード・ライトされる。これらの回路は、マルチコン
トローラで制　５− 御され、選択回路Ｓからの読み出しデータが、インター
ンェイス回路を介して出力装置に出力されたり、ホスト
コンピュータに送出される。

第５図において、アドレスバス２から分岐したバス２１
は直接メモリプレーンに入力され、バス２２はデコーダ
３に、バス２３はレジスター４に夫々入力されるように
接続されている。デコーダ６の出力データとレジスター
４の出力データは、マルチプレクサ５を介して各メモリ
プレーンへ入力される。

いま第２図のように各メモリプレーンが独立してアドレ
ス管理されている場合であれば、各メモリプレーンを指
定するデータと、指定されたメモリプレーン内における
アクセスすべきアドレスを指定するアドレスデータが必
要である。例えばレジスター４には、アクセスすべきメ
モリプレーンを指定するメモリプレーン選択データがセ
ットされる。そして′制御部Ｃからアドレスデータ及び
メモリプレーン選択データが入力されると、該レジスタ
ー４からのメモリプレーン選択信号が、マル＝　６− チプレクサ５を介して、選択されたメモリプレーンに入
力しアクセス可能にする。一方、アドレスバス２から入
力されるアドレスデータは、バス２１から入力して１枚
のメモリプレーン内のアドレスが指定される。これによ
って、選択されたメモリプレーンがアクセスされ、バス
２１からのアドレスデータで指定されたアドレスに、リ
ード・ライトが行なわれる。なおマルチプレクサ５は、
制御部Ｃから、独立アクセスモードに設定され、レジス
ター４からの信号のみが入力可能となる。このようにし
て、メモリ空間として独立した成る１つのメモリプレー
ンがアクセスされる。

次に第３図のようにメモリ空間が、各メモリプレーンの
容量より大きい場合は、メモリ空間の全域にわたって連
続したアドレスで指定されるので、特別のメモリプレー
ン識別データは存在しない。

そのため制御部Ｃにより１．マルチプレクサ５が連続ア
ドレスモードに設定され、デコーダ３からの信号のみが
入力可能になると共に、デコーダ５が、第６図の（イ）
〜（ニ）のメモリ空間の種類に対応したモードに設定さ
れる。制御部Ｃから連続アドレスデータがアドレスバス
２１．２２に送出されると、該連続アドレスデータは、
バス２１からメモリプレーンへ入力される。またバス２
２からデコーダ３に入力したアドレスデータは、デコー
ダ５で解読されて、マルチプレクサ５へ入力する。

この場合、後述するテーブルによシアドレスデータの値
から、デコーダ３で解読を行なうことにより、アクセス
すべきメモリプレーンを選択する選択信号を作り、この
選択信号Ｓｓがマルチプレクサ５を介して指定のメモリ
プレーンに入力し、アクセスが行われる。そして、バス
２１から入力したアドレスデータで指定されたアドレス
に、リード・ライトが行なわれる。なお実際には、アド
レスデータの上位の一部のビットを利用してメモリプレ
ーン識別データが設定されると共に、このデータがバス
２２からデコーダ３に入力され、一方アドレスデー゛夕
の下位のビットにメモリプレーン内のアドレスが設定さ
れていて、バス２１からメモリプレーンへ入力される。

第６図は、連続アドレスデータでメモリプレーンが指定
される場合の、デコーダ６の真理値表である。即ち（イ
）のように複数のメモリプレーンｍ１−ｍ５が重ねられ
たメモリ装置において、（ロ）のように各メモリプレー
ンで２次元方向のメモリ空間を構成した場合、（ハ）の
ようなテーブルでメモリプレーンｍ１−ｍ１ｌを指定す
る選択データを設定することができる。例えば各メモリ
プレーンが１０２４番地Ｘ１０２４番地の容量をもって
いるものとすると、このようなメモリプレーンのＸ方向
の１枚目は００′″、２枚目はパ０１″、６枚目ｕ”　
１ｏ’″というようにコード化される。同様にＹ方向へ
は１枚目は０″′、２枚目はＩＩ　１７７というように
コード化しておけば、Ｘ方向“”　ｏ　ｏ　”でＹ方向
°゛０″′なら１枚目のメモリプレーンｍ１であり、Ｘ
方向パ１１″′でＹ方向パ１″′なら８枚目のメモリプ
レーンｍ８ということが判別でき、３つのビットとから
なるコードで各メモリプレーンｍ１７−ｍ８を識別でき
る。このテーブルを、アドレスデータの一部のビットを
利用して　９− 設定すると共に、デコーダ６にもセットしておけば、制
御部Ｃからのアドレスデータがデコーダ３に入力すると
、デコーダ６でアドレスデータを解読することによって
、メモリプレーンを識別して対応するメモリプレーン選
択信号Ｓｓを発生しマルチプレクサ５へ入力することが
できる。このようにメモリ空間の種類毎に、該空間を構
成するメモリプレーンをアドレスデータに従ってコード
化しておくと共に、該メモリ空間の種類を指定する信号
を制御部Ｃからデコーダ６へ通知すれば、デコーダ３で
は、１つのメモリ空間内の連続した任意のアドレスデー
タから１枚のメモリプレーンを選択して指定することが
できる。

以上のように本発明によれば、メモリ容量が一定のメモ
リプレーンを複数備え、各メモリプレーン内のアドレス
を指定するアドレスデータとメモリプレーンを識別する
メモリプレーン指定データとで指定することができ、ま
たこれらのメモリプレーンが２次元方向へ連続した１つ
のメモリ空間としてアドレス指定することもできるよう
に記憶１０− されるメモリ装置において、メモリプレーン選択レジス
ターを設けて、メモリプレーン識別データを設定し、独
立した各メモリプレーンを選択すると共に、選択された
メモリプレーンのアドレスデータで指定されたアドレス
にリード・ライトすることができる。また後者の連続ア
ドレスデータでアドレス指定された場合は、連続アドレ
スデータ７５＝　ラックセスすべきメモリプレーンを解
読するデコーダを備え、デコーダによる解読信号でマル
チプレクサが指定のメモリプレーンのみをアクセス可能
にすると共に、該連続アドレスデータをメモリプレーン
に入力することにより、指定されたメモリプレーンをア
クセスすることができる。このように、メモリプレーン
のアドレス管理がいずれの形態で行なわれている場合で
も、レジスター、デコーダ及びマルチプレクサ等を備え
るだけでよいので、簡単な回路構成でアクセスすること
ができ、またメモリプレーンの利用効率も向上する。

その結果、各メモリプレーンの容量に左右されること無
く、１つのまとまった任意の画像を構成して処理したシ
、また各メモリプレーン単位に独立して記憶させる等自
由自在な処理が可能となる。

【図面の簡単な説明】

第１図は、メモリプレーンの実装形態を示す斜視図、第
２図と第５図はメモリプレーンによるメモリ空間の構成
例を示す図、第４図は本発明によるメモリアクセス方式
を示すブロック図、第５図は同図における選択回路の詳
細を示すブロック図、第６図はメモリプレーン識別デー
タのコード化の例を示す図である。 図において、ｍｌ　・ｍ２・・・はメモリプレーン、Ｃ
は制御部、Ｓは選択回路、１はリード・ライトバス、２
．２１．２２はアドレスバス、６ｔｔｌテコーダ、４は
レジスター、５はマルチプレクサである。 特許出願人　　　　　　富士通株式会社代理人　弁理士
　　　　青　柳　　　稔区　　　　　　　Ｎ −＝　　　　　　　　　　　　ぐｑ 城　　　　　　　派 第６図 （イ）　　　　　　　　　　　　　（ロ）（／−）） 手続ネ甫正書（方式） ％式％ ： １、事件の表示　　　特願昭５６−１００８４５　　　
　”ｃ”−２、発明の名称　　　メモリアクセス方式３
、補正をする者 事件との関係　特許出願人 住所　　　　神奈川県用崎市中原区上小田中１０１５番
地名称　　（５２２）富士通株式会社 代表者　山　本　車　眞

Claims (1)

【特許請求の範囲】
1. メモリ容量が一定で同じアドレス構成のメモリプレーン
   を複数備え、各メモリプレーン内のアドレスを指定する
   アドレスデータとメモリプレーンを識別するメモリプレ
   ーン指定データとで各メモリプレーン毎に独立してアド
   レス指定できると共に、これらのメモリプレーンが２次
   元方向へ連続した１つのメモリ空間としてアドレス指定
   することもできるように記憶されるメモリ装置において
   、メモリプレーン選択レジスターを設けて、該レジスタ
   ーには、各メモリプレーンを識別するデータを設定する
   ピントを備え、レジスターからの選択信号によって指定
   されたメモリプレーンのみを独立してアクセスし、後者
   の連続アドレスデータでアドレス指定された場合は、連
   続アドレスデータからアクセスすべきメモリプレーンを
   解読するデコーダを備え、デコーダによる解読信号でメ
   モリプレーンが選択されると共に、該連続アドレスデー
   タが、デコーダで選択されたメモリプレーンに入力する
   ように構成されたメモリアクセス方式。