JPS5825460Y2 - 論理回路装置 - Google Patents

Description

【考案の詳細な説明】 本考案は大規模集積回路の誤動作検出に適用しうる論理
回路装置に関する。

論理回路装置は電子計算機を中心とする情報処理装置の
分野において広範囲に使用されているが、大型情報処理
装置においては論理回路装置の誤動作検出が重要な課題
となっている。

誤動作の検出に関しては情報に冗長ビットを付加し、情
報処理の際にその結果が持つべき冗長ビットを予測し、
その冗長ビットと処理された情報との関係を検査する方
式、或いは全く同じ機能を有する２個の論理回路装置で
同時に情報処理を行ない、それらの結果を比較する方式
などが考えられている。

前者の方式よりも後者の方式（以下二重化方式という）
の方が同一の論理回路装置が２個用いられる点で製造上
有利である。

一方論理回路装置においては一般に半導体集積回路が用
いられているが、集積回路は大規模集積化の方向にある
。

その場合、論理回路装置の分割にむいて、同一の論理回
路装置を重複して使用できうるようにすること、分割さ
れた論理回路装置の入出力端子数をできるだけ少なくす
ることなどから重要な条件となってくる。

従来の二重化方式による誤動作検出能力を持つ論理回路
装置は第１図に示すように第１の論理回路装置１と、第
１の論理回路装置と全く同じ機能をもつ第２の論理回路
装置２とから構成され、これ等装置１，２は共通の複数
人力３に従って並列に同時動作を行なう。

第１の論理回路装置１の複数出力４と第２の論理回路装
置２の複数出力５とは誤動作検出回路６で比較され、両
者が不一致の場合、誤動作検出出力Ｉが出力される。

誤動作検出回路６は多数人力４，５を必要とするため、
第１、第２の論理回路装置以外の他の論理回路装置の集
積回路に含めるには端子数を増大させる欠点がある。

一方、誤動作検出回路６を第１の論理回路装置１又は第
２の論理回路装置２のどちらか一方の集積回路に含める
ことは同一半導体集積回路にて構成すると云う初期の効
果を失うことになる。

この考案の目的は論理回路装置を分割し、同−論理回路
装置を重複して使用でき、半導体集積回路化に適し、し
かも入出力端子数が比較的少なくかつ高速性を損なうこ
とがない誤動作検出能力を持つ論理回路装置を提供する
にある。

この考案によれば全く同一機能を有する第１゜第２の論
理回路装置の一部にそれぞれ誤動作検出機能をもたせる
。

この第１．第２の論理回路装置の対応する情報出力、ま
た誤動作検出出力がそれぞれ互に配線論理される。

このようにして全く同一の論理回路装置を使用し、二重
の論理回路構成として誤動作を検出でき、その場合同一
の半導体集積回路として構成でき、かつ端子数も全体と
して増加しないものが得られる。

第２図は本考案の論理回路装置の概略構成図を示す。

この考案においては複数の情報出力１１と、１つの誤動
作検出出力１２とを有する第１の論理回路装置１３と、
第１の論理回路装置１３と全く同一の第２の論理回路装
置１４とから構成され、これ等第１の論理回路装置１３
と、第２の論理回路装置１４とは共通の複数人力１５に
従って並列に同時動作される。

第１．第２の論理回路装置１３゜１４は誤動作検出機能
の一部１６．１７をそれぞれ回路内に含み、第１．第２
の論理回路装置１３゜１４のいずれか一方の誤動作を検
出する機能は、第１．第２の論理回路装置１３．１４の
対応する情報出力１１及び誤動作検出出力１２同志をそ
れぞれ配線論理することによって得られる。

第２図の詳細をエミッタホロワを用いた場合につき第３
図に示す。

即ち全く同一の回路構成を有する第１．第２の論理回路
装置１３．１４には共通の情報入力１５□〜１５ｍが与
えられ、各内部の論理回路装置２４で並列かつ同時に情
報の処理が行なわれ、その結果として回路２４から処理
出力５１、〜５１ｎが４％れる。

処理出力５１□〜５１ｎはエミッタホロワ２６、〜２６
ｎをそれぞれ介して第１の論理回路装置１３の情報出力
２７１〜２７ｎ となる。

第１の論理回路装置１３の各情報出力２７□〜２Ｔｎは
全く同様にして得られる第２の論理回路装置１４の対応
する情報出力２３□〜２３ｎと配線論理が行なわれると
共にそれぞれ第２図に示す誤動作検出回路１６及び１１
としての一致検出回路２８、〜２８ｎの一方の入力とな
る。

従って対応する情報出力２３０，２７１・・・・・・２
３ｎ、２７ｎはそれぞれ配線論理されることにより同一
信号とみなされる。

一致検出回路２８．〜２８ｎの他の入力にはそれぞれ前
記の対応する処理出力５１□〜５１ｎが接続される。

一致検出回路２８、〜２８ｎよりの検出出力２９□〜２
９ｎはエミッタホロワ３０、〜３０ｎを介して第１の論
理回路装置１３の内部で配線論理されて第１の論理回路
装置１３の誤動作検出出力３１となる。

さらに第１の論理回路装置の誤動作検出出力３１は直接
又は出力バッファ３２を通して第１の論理回路装置１３
と全く同様にして得られる第２の論理回路装置１４の誤
動作検出出力２１と配線論理され、全体としての論理回
路装置の誤動作検出出力３３となる。

第１の論理回路装置１３の内部論理回路装置の処理出力
５１、と、全く同様にして得られる第２の論理回路装置
１４の内部論理回路装置の処理出力５１、とて不一致が
生じた場合の動作を説明する。

例えば第１の論理回路装置１３の内部論理回路装置の処
理出力５１、が高レベルで、第２の論理回路装置１４の
内部論理回路装置の処理出力５１□が低レベルのときに
は互に配線論理された第１゜第２の論理回路装置の情報
出力２７、及び２３□は高レベルとなる。

従って第２の論理回路装置１４の一致検出回路２８１に
よって不一致が検出され検出出力２９１が高レベルとな
る。

また第１の論理回路装置１３の内部論理回路装置の処理
出力５１、が低レベル、第２の論理回路装置１４の内部
論理回路装置の処理出力５１１が高レベルのときには情
報出力２７、及び２３１は高レベルとなる。

従って第１の論理回路装置１３の一致検出回路２８１に
おいて不一致が検出され検出出力２９１が高レベルとな
る。

このように第１．第２の論理回路装置のそれぞれの内部
論理回路装置の処理出力５１、に不一致が生じた場合に
は互頃配線論理された第１．第２ｑ禽理回路装置の情報
出力２７．．２３、を介して相手側の論理回路装置との
間で情報出力がやりとりされるためにそれぞれの一致検
出回路２８、で同時に相互チェックが行なわれ、第１及
び第２の論理回路装置の一致検出回路２８、のいずれが
一方でその不一致が検出されることになる。

この一致検出は第１．第２の論理回路装置の全出力に対
して同様に行なわれ、昔とめられて第１゜第２の論理回
路装置を含む全体としての論理回路装置の誤動作検出出
力３３となる。

第３図の一致検出回路２８．及びその周辺の−例を電流
切換形論理回路で構成した例を同一部分に同一符号を付
して第４図に示す。

内部論理回路装置２４の最終出力回路はトランジスタ４
２とトランジスタ４３とから成る電流切換回路にて構成
され、トランジスタ４２，４３のエミッタは共通に接続
されて定電流源４４を通して電圧ＶＥＥなるバイアス電
源端子４５に接続される。

トランジスタ４２のコレクタは抵抗器４６を通して、又
、トランジスタ４３のコレクタは抵抗器４８を通しテ電
圧Ｖ。

０なるバイアス電源端子４７にそれぞれ接続される。

トランジスタ４３のベースには基準バイアス電圧ＶＲ□
が端子４９から印加される。

トランジスタ４２０ベースに接続された入力端子５０に
は前段の出力が供給される。

端子５０に加えられる入力信号が基準バイアス電圧ＶＲ
□よシ高いときはトランジスタ４２を通して電流が流れ
、トランジスタ４３のコレクタに得られる処理出力５１
はバイアス電源電圧ＶＣＣとなる。

端子５０の入力信号がＶＲｌより低いときはトランジス
タ４３を通して電流が流れ、処理出力５１はＶＣＣより
抵抗器４８の電圧降下分ｖｔだけ低い電圧となる。

このコレクタ出力は処理出力５１としてエミッタホロワ
出力トランジスタ２６、のベースに供給される。

トランジスタ２６１のコレクタはバイアス電源端子４７
に接線され、エミッタは情報出力端子に接続されると共
に抵抗器５４を通してバイアス電源端子４５に接続され
る。

トランジスタ４３のコレクタ出力、即ち処理出力５１が
高レベルＶｃｃのとき、情報出力端子にはｖｃｃ Ｖ
ＢＥなる電圧があられれる。

ＶＢＥはトランジスタ２６□のベースエミッタ間順方向
電圧である。

また処理出力５１が低レベルＶＣＣ−Ｖｌのとき、情報
出力端子にはＶｃｏ−ＶＢｏ−Ｖｔなる電圧があられれ
る。

前述のように情報出力端子は全く同様にして得られる第
２の論理回路装置１４の対応する情報出力端子と、配線
論理（正論理の場合、ＯＲ論理）されているからもし第
１．第２の論理回路装置の処理出力５１のいずれか一方
が高レベルならば、情報出力端子は高レベルｖｃｃ
ＶＢＥになる。

−数構出回路２８１は処理出力５１と情報出力端子に得
られる情報出力２７１との論理的一致を検出する。

この回路は第４図に示すようにトランジスタ５６．５７
からなる第１のエミッタ共通電流切換回路と、トランジ
スタ５８．５９からなる第２のエミッタ共通電流切換回
路と、トランジスタ６０．６１とからなり前記第１．第
２のエミッタ共通電流切換回路をそれぞれ負荷とする第
３のエミッタ共通電流切換回路とからなる。

トランジスタ６０，６１のエミッタは定電流源６２を通
してバイアス電源端子４５に接続される。

またトランジスタ５７．５９のコレクタは共通に接続さ
れて抵抗器６３を通してバイアス電源端子４Ｔに接続さ
れ、トランジスタ５６．５８のコレクタは共通に接続さ
れて抵抗器６４を通してバイアス電源端子４Ｔに接続さ
れる。

トランジスタ６０のベースには端子６５から基準電圧Ｖ
Ｒ０が、トランジスタ５６．５９のベースには端子６６
．６７から基準電圧ＶＲ２がそれぞれ印加される。

さらに処理出力５１はトランジスタ５７．５８のベース
に供給サレ、情報出力端子はトランジスタ６１のベース
に接続される。

処理出力５１と情報出力端子の情報出力２７１が論理的
に一致した場合、すなわち、ともに高レベル又はともに
低レベルの場合はトランジスタ５８．６１又はトランジ
スタ５６．６０に電流が流れて一致検出出力２９１は低
レベルＶＣＣｖｔとなる。

なお抵抗器４６，４８，６３，６４の各抵抗値は同一と
する。

一方処理出力５１と情報出力端子の情報出力とが論理的
に不一致の場合、すなわち、どちらか一方が高レベルで
他方が低レベルのときはトランジスタ５９．６１又はト
ランジスタ５７．６０を通して電流が流れ、−数構出出
力２９、ハ高レベルＶＣＣとなる。

−数構出出力２９１はエミッタホロワトランジスタ３０
１のベースに供給すれ、トランジスタ３０１のコレクタ
はバイアス電源端子４７に、エミッタは誤動作検出出力
端子３１にそれぞれ接続され、また抵抗器７１を通して
バイアス電源端子４５に接続される。

今、誤動作検出出力３１は他のビットの誤動作検出出力
と、配線論理されているので、いずれかのビットで不一
致が発生した場合、高レベルＶＣＣ−ＶＢＥになる。

誤動作検出出力３１はさらに、第２の論理回路装置の誤
動作検出出力とも配線論理されているので、第１．第２
の論理回路装置の全てのビットで一致したときにのみ低
レベルＶＣＣ−ＶＢＥ−Ｖ７となる。

なお抵抗器５４．７１は必ずしも第１．第２の論理回路
装置内に付加されるとは限らない。

本実施例は、エミッタホロワ形式、電流切換形論理回路
を用いて説明したが、オープンコレクタ形式ネ・よびそ
の他の論理回路形式についても適用しうろことは明らか
である。

また本実施例に示すように配線論理、縦形電流切換形論
理回路を用いることにより、情報出力及び誤動作検出出
力とも高速性を損なうことはない。

筐た情報出力に冗長ビットを付加する機能も容易に追加
しうる。

本考案は以上説明したように、誤動作検出機能の一部を
、第１．第２の論理回路装置にそれぞれ分割してもたせ
、対応する情報出力及び誤動作検出出力同志を配線論理
することによって、少ない端子数でかつ重複性のある誤
動作検出能力を持った論理回路装置の分割を可能にする
効果がある。

【図面の簡単な説明】

第１図は従来の二重化方式による誤動作検出機能をもつ
論理回路装置の概略構成図、第２図は本考案論理回路装
置の概略構成図、第３図は本考案論理回路装置の一実施
例を示す回路構成図、第４図は第３図の要部の接続図で
ある。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の情報入力及び情報出力を有する第１の論理回路装
   置と、この第１の論理回路装置と全く同一の第２の論理
   回路装置とから構成され、前記第１の論理回路装置と前
   記第２の論理回路装置とを並列に同時動作させる論理回
   路装置に釦いて、前記第１．第２の論理回路装置の内部
   にその各出力情報についてそれぞれ対応する誤動作検出
   機能が設けられ、前記第１及び第２の論理回路装置ごと
   にその誤動作検出機能の検出出力は配線論理されて対応
   する第１及び第２の論理回路装置に対してそれぞれ一つ
   の誤動作検出出力信号として出力され、前記第１．第２
   の論理回路装置それぞれについての前記誤動作検出出力
   信号が配線論理され全体としての論理回路装置の誤動作
   検出出力が得られ、かつ前記第１．第２の論理回路装置
   のそれぞれ対応する情報出力が配線論理され、前記第１
   ゜第２の論理回路装置のいずれか一方の誤動作を検出し
   うろことを特徴とする論理回路装置。