JPS5896330A - 入力識別回路 - Google Patents
入力識別回路Info
- Publication number
- JPS5896330A JPS5896330A JP56194214A JP19421481A JPS5896330A JP S5896330 A JPS5896330 A JP S5896330A JP 56194214 A JP56194214 A JP 56194214A JP 19421481 A JP19421481 A JP 19421481A JP S5896330 A JPS5896330 A JP S5896330A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- row
- transistor element
- matrix switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多数のスイッチがマトリックス状に配置された
いわゆるマトリックススイッチからの信号を識別する入
力識別回路に−するものである０データ処理装激などで
、外部から信号を入力する場合、多数のスイッチからの
信号をそのまま処理装置に入力することは結線数が増え
て不利である。そこで従来より、コード化し、処理装置
に入力することが知られている。すなｔち、列線町１ｍ
８・・・ｍｍ・・・と、行！ｎｚ、ｎ＊・・・ｎｆｉ・
・・とを配してマトリックススイッチを榊成し、どれか
一つのキイスイッチが閉じているとすると、その閉じて
いるキイスイッチを通して列１ｉ［ｍおよび行線ｎのう
ちのそれぞれいずれか１本に信号が伝わるから、その信
号がどの列線および行線のものか判別することによって
どのキイスイッチが閉じているのかを知ることができる
。いわゆるマトリックススイッチとその入力識別回路が
知られている。
いわゆるマトリックススイッチからの信号を識別する入
力識別回路に−するものである０データ処理装激などで
、外部から信号を入力する場合、多数のスイッチからの
信号をそのまま処理装置に入力することは結線数が増え
て不利である。そこで従来より、コード化し、処理装置
に入力することが知られている。すなｔち、列線町１ｍ
８・・・ｍｍ・・・と、行！ｎｚ、ｎ＊・・・ｎｆｉ・
・・とを配してマトリックススイッチを榊成し、どれか
一つのキイスイッチが閉じているとすると、その閉じて
いるキイスイッチを通して列１ｉ［ｍおよび行線ｎのう
ちのそれぞれいずれか１本に信号が伝わるから、その信
号がどの列線および行線のものか判別することによって
どのキイスイッチが閉じているのかを知ることができる
。いわゆるマトリックススイッチとその入力識別回路が
知られている。
しかしながら従来の−ものは構成素子数が多く、必ずし
も満足できるものではなかった。
も満足できるものではなかった。
本発明は比較的簡単な回路構成で入力識別を可能とした
ものである。
ものである。
以下本発明を図面に従がい詳述する。
第１図は本発明の１実施例を示すものである。
ｌは行線接続端子、２は列線接続端子を示す。３は行ｉ
ｌｌ！！続端子１に接続されるマトリック不スイッチの
行＠ｍの信号検出用抵抗であり、直流電源に接続部され
ている。５は検出用ｐ −ｎ −ｐ ）ランジスタ素子
、６．７は結合用レベルシフトダイオード、８はレベル
変換用のツェナーダイオードである。９は選択動作をす
るトランジスタ素子、ｌＯは選択状態を保持する素子で
、例えば７リツプフロツプまたはラッチ回路などで構成
する出力回路である。また、列ａ接続端子２には列線立
の信号出用ｎ−ｐ−ｎ）ランジスタ素子であり、１３は
結合用レベルシフトダイオードである。
ｌｌ！！続端子１に接続されるマトリック不スイッチの
行＠ｍの信号検出用抵抗であり、直流電源に接続部され
ている。５は検出用ｐ −ｎ −ｐ ）ランジスタ素子
、６．７は結合用レベルシフトダイオード、８はレベル
変換用のツェナーダイオードである。９は選択動作をす
るトランジスタ素子、ｌＯは選択状態を保持する素子で
、例えば７リツプフロツプまたはラッチ回路などで構成
する出力回路である。また、列ａ接続端子２には列線立
の信号出用ｎ−ｐ−ｎ）ランジスタ素子であり、１３は
結合用レベルシフトダイオードである。
上記構成において、マトリックススイッチのスイッチが
外部操作で選択されてないときは、行線入力端子ｌと列
線入力端子２とは接続きれず、各々の検出抵抗３ 、１
ｍに電圧降下がなく、Ｐ−ｎ−Ｐトランジスタ素子５、
ｎ−ｐ−ｎ）ランジスタ素子１２は動作しないので各々
の負荷抵抗１４．１５を通して選択用トランジスタ９の
ベース電流が充分流れ、ＯＮ状態で出力回路ｌＯには′
Ｌ１信号を送出している。ところがスイッチが外部操作
で選択された場合には、行線入力端子ｌと列線入力端子
２が接続され、検出用抵抗３．１１に電圧降下が生じ、
Ｐ−ｎ −ｐ ）ランジスタ索子５は活性領域で動作し
ｎ −ｐ −ｎ トランジスタ素子１２は飽和領域でＯ
Ｎする。Ｐ−ｎ−ｐ）ランジスタ素子５は活性領域での
動作のため、コレクタ電圧かほぼ接地レベルまで低くは
ならないので、レベル変換用にツェナーダイオード８を
出力側に入れて、’Ｌ’、’Ｈ’のレベルを識別するこ
とが必要である。それによって前記トランジスタ５のコ
レクタ電圧が数Ｖのレベルであっても、ツェナーダイオ
ード８のアノード側では′Ｌルベルを確保できるように
しである。一方、ｎ−ｐ−ｎ）ランジスタ素子１２は検
出用抵抗１１の電圧降下で飽和動作できるようになって
おり、仝レクタ亀圧ははｎ Ｉｓルベルにすることがで
きる。
外部操作で選択されてないときは、行線入力端子ｌと列
線入力端子２とは接続きれず、各々の検出抵抗３ 、１
ｍに電圧降下がなく、Ｐ−ｎ−Ｐトランジスタ素子５、
ｎ−ｐ−ｎ）ランジスタ素子１２は動作しないので各々
の負荷抵抗１４．１５を通して選択用トランジスタ９の
ベース電流が充分流れ、ＯＮ状態で出力回路ｌＯには′
Ｌ１信号を送出している。ところがスイッチが外部操作
で選択された場合には、行線入力端子ｌと列線入力端子
２が接続され、検出用抵抗３．１１に電圧降下が生じ、
Ｐ−ｎ −ｐ ）ランジスタ索子５は活性領域で動作し
ｎ −ｐ −ｎ トランジスタ素子１２は飽和領域でＯ
Ｎする。Ｐ−ｎ−ｐ）ランジスタ素子５は活性領域での
動作のため、コレクタ電圧かほぼ接地レベルまで低くは
ならないので、レベル変換用にツェナーダイオード８を
出力側に入れて、’Ｌ’、’Ｈ’のレベルを識別するこ
とが必要である。それによって前記トランジスタ５のコ
レクタ電圧が数Ｖのレベルであっても、ツェナーダイオ
ード８のアノード側では′Ｌルベルを確保できるように
しである。一方、ｎ−ｐ−ｎ）ランジスタ素子１２は検
出用抵抗１１の電圧降下で飽和動作できるようになって
おり、仝レクタ亀圧ははｎ Ｉｓルベルにすることがで
きる。
マタレベルシフトダイオード１３でｔルベルが確保され
る。そこｔ両トランジスタ素子の出力状態かいずれもＩ
ｎ２のため結合しているレベルシフトダイオード３０は
ＯＮにならず選択用トランジスタ９はセットオフでコレ
クタ出力はＩＨ＃の状態であり、出力回路ｌＯには′Ｈ
′信号を送出し、その状態を保持し、マトリックススイ
ッチの当該行線入力端子ｌと当該列線入力端子２との交
点に該当する部位のスイッチが選択されたことを外部接
続ｆ！Ａ器に信号伝達ができる。
る。そこｔ両トランジスタ素子の出力状態かいずれもＩ
ｎ２のため結合しているレベルシフトダイオード３０は
ＯＮにならず選択用トランジスタ９はセットオフでコレ
クタ出力はＩＨ＃の状態であり、出力回路ｌＯには′Ｈ
′信号を送出し、その状態を保持し、マトリックススイ
ッチの当該行線入力端子ｌと当該列線入力端子２との交
点に該当する部位のスイッチが選択されたことを外部接
続ｆ！Ａ器に信号伝達ができる。
上記説明においては簡単化のために、ｐ−ｎ−ｐトラン
ジスタ素子５と、該１）−ｎ−Ｐ）ランジスタ素子５の
ベース抵抗１６と行線入力端子１との接続部に一端を接
続し他端を電源へ接続（４）シた検出用抵抗３とを有す
る行信号センス回路１７を１つのみ示し、また、ｎ−ｐ
−ｎ）ランジスタ素子１２と、該ｎ −ｐ −ｎトラン
ジスタ素子１２のベース抵抗１８と列線入力端子２との
接続部に一端を接続し他端を接地した検出用抵抗１１と
を有する列信号センス回路１９を１つのみ示して、これ
ら行信号センス回路１７および列信号センス回路１９に
ダイオード結合された選択素子９を１つ示しである。し
かしマトリックススイッチはｍ個の行線と−ｍの列線と
を有してｍＸｎ（ｉｉのスイッチを構成してあり、した
かって、本発明による入力識別回路は、必要な数の行信
号センス回路の群と、必要な数の列信号センス回路の群
とを有し、これら行信号センス回路および列信号センス
回路のうちの夫々のいずれか一つと選択的にダイオード
結合された選択素子回路の群とから構成されるものであ
ることはいうまでもない。
ジスタ素子５と、該１）−ｎ−Ｐ）ランジスタ素子５の
ベース抵抗１６と行線入力端子１との接続部に一端を接
続し他端を電源へ接続（４）シた検出用抵抗３とを有す
る行信号センス回路１７を１つのみ示し、また、ｎ−ｐ
−ｎ）ランジスタ素子１２と、該ｎ −ｐ −ｎトラン
ジスタ素子１２のベース抵抗１８と列線入力端子２との
接続部に一端を接続し他端を接地した検出用抵抗１１と
を有する列信号センス回路１９を１つのみ示して、これ
ら行信号センス回路１７および列信号センス回路１９に
ダイオード結合された選択素子９を１つ示しである。し
かしマトリックススイッチはｍ個の行線と−ｍの列線と
を有してｍＸｎ（ｉｉのスイッチを構成してあり、した
かって、本発明による入力識別回路は、必要な数の行信
号センス回路の群と、必要な数の列信号センス回路の群
とを有し、これら行信号センス回路および列信号センス
回路のうちの夫々のいずれか一つと選択的にダイオード
結合された選択素子回路の群とから構成されるものであ
ることはいうまでもない。
また、上記説明において、行が列であり列が行であって
も良いことは自明である。また、上記説明では、１）−
ｎ−ｐ）ランジスタ素子およびｎ −ｐ−ｎ）ランジス
タ素子に限定して説明したが、これを等価的にフォトダ
イオードとフォトトランジスタの対からなるホトカプラ
ーでも同等の選択動作を入力、出力絶縁形で配置するこ
とも可能である。
も良いことは自明である。また、上記説明では、１）−
ｎ−ｐ）ランジスタ素子およびｎ −ｐ−ｎ）ランジス
タ素子に限定して説明したが、これを等価的にフォトダ
イオードとフォトトランジスタの対からなるホトカプラ
ーでも同等の選択動作を入力、出力絶縁形で配置するこ
とも可能である。
以上の構成にすることによって、ｍｘｎのマトリックス
スイッチ入力識別回路を半導体集積回路技術により一括
製作できるので、小形化、一体化ができる利点がある。
スイッチ入力識別回路を半導体集積回路技術により一括
製作できるので、小形化、一体化ができる利点がある。
第１図は、本発明の一実施例を示す要部回路図である。
ｌ：行線入力端子、２：列線入力端子、３、ｌｌ：検出
用抵抗、５：ｐ−ｎ−ｐ）ランジスタ素子９；選択素子
、ｌＪ２：ｎ−ｐ−エトランジスタ素子１７；行信号セ
ンス回路、１９：列信号センス回路。 図面の浄書（内容に変更なし） 第 １ 回 手続補正書（方式） ％式％ 補１１°をする各 １； ＋１ ・物１１１＋’／余属株式会社代
ノ、 古 河 野 典 夫代 ｆ甲
人
用抵抗、５：ｐ−ｎ−ｐ）ランジスタ素子９；選択素子
、ｌＪ２：ｎ−ｐ−エトランジスタ素子１７；行信号セ
ンス回路、１９：列信号センス回路。 図面の浄書（内容に変更なし） 第 １ 回 手続補正書（方式） ％式％ 補１１°をする各 １； ＋１ ・物１１１＋’／余属株式会社代
ノ、 古 河 野 典 夫代 ｆ甲
人
Claims (1)
- 【特許請求の範囲】 １、Ｐ−ｎ−Ｐ）ランジスタ素子と、一方の端子は電源
に接続され他方の端子は前記トランジスタ素子のベース
抵抗とマトリックススイッチの行線接続端子との接続部
に接続された検出用抵抗とを有する行信号センス回路群
と、ｎ−ｐ−ｎ）ランジスタ素子と、一方の端子は接地
され他方の端子は前記ｎ −ｐ−１１１）ランジスタ素
子のベース抵抗とマトリックススイッチの列線接続端子
との接続部に接続部れた検出用抵抗とを有する列信号セ
ンス回路群と、前記行信号センス「路のうちのいずれか
一つの回路および前記列信号センス回路のうちのいずれ
か一つ功回路にダイオード接合された選択素子回路群と
からなり、マトリックススイッチの選択接続に対応する
行線接続端子と列線接続端子間の接続の識別信号を出力
する如く構成したことを特徴とするマトリックススイッ
チ用入力識別回路。 ２、特許請求の範囲第１項記載の回路において、上記ｐ
−鴫−ｐトランジスタ素子およびｎ −ｐ −ｎトラン
ジスタ素子をフォトダイオード、フォトトランジスタか
らなるフォトカプラーで構成したことを特徴とするマシ
リクススイッチ用人力識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194214A JPS5896330A (ja) | 1981-12-02 | 1981-12-02 | 入力識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194214A JPS5896330A (ja) | 1981-12-02 | 1981-12-02 | 入力識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896330A true JPS5896330A (ja) | 1983-06-08 |
Family
ID=16320844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194214A Pending JPS5896330A (ja) | 1981-12-02 | 1981-12-02 | 入力識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170065A (ja) * | 1987-01-05 | 1988-07-13 | 台湾松下電器股ふん有限公司 | プリンタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157437A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Input device |
| JPS54157438A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Logic circuit for input device |
-
1981
- 1981-12-02 JP JP56194214A patent/JPS5896330A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157437A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Input device |
| JPS54157438A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Logic circuit for input device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170065A (ja) * | 1987-01-05 | 1988-07-13 | 台湾松下電器股ふん有限公司 | プリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703198A (en) | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer | |
| JPS601980B2 (ja) | 自動リセット回路 | |
| CA1044334A (en) | Sense amplifier with tri-state bus line capabilities | |
| JPS5896330A (ja) | 入力識別回路 | |
| US4645950A (en) | Two-lead Hall effect sensor | |
| KR860000799B1 (ko) | 스위치 회로 | |
| US6255902B1 (en) | Switch amplifier circuit | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| JP3021587B2 (ja) | キースイッチ操作情報取込み方法及びマトリクスキースイッチ装置 | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| US4901067A (en) | Interface circuit for use in a programmable message display | |
| JPH0522991Y2 (ja) | ||
| JPS6213149Y2 (ja) | ||
| JPS6242426Y2 (ja) | ||
| JPH03138824A (ja) | 切り替えスイッチユニット | |
| US3440493A (en) | Error detection circuit | |
| KR0118639Y1 (ko) | 자기진단기능을 가진 디지탈입력검출회로 | |
| JPH079468Y2 (ja) | 信号入力装置 | |
| JPH03208108A (ja) | 定電流源回路 | |
| JP3525480B2 (ja) | 側音低減回路 | |
| KR890001420Y1 (ko) | 직렬통신 제어회로 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| KR900008570Y1 (ko) | 포트 세빙회로 | |
| SU1413707A1 (ru) | Оптоэлектронный преобразователь | |
| JPS5825460Y2 (ja) | 論理回路装置 |