JPS6242426Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は表示機能付操作スイツチアセンブリに
関する。

配線数を減少させることができるように操作状
態に応じた信号を出力する端子と表示素子を駆動
するための駆動信号を入力する端子とを共通にし
た入出力端子を有する従来の表示機能付操作スイ
ツチアセンブリを第１図に示す。第１図Ａにおい
て、操作スイツチSW₁が一端を接地されて設けら
れている。スイツチSW₁の他端と電源＋Ｖ_DD間に
は抵抗R₁と表示素子としての発光ダイオードD₁
が直列接続されている。これらスイツチSW₁、発
光ダイオードD₁及び抵抗R₁によつてスイツチ
SW₁の他端を入出力端子とするスイツチアセンブ
リが形成されている。スイツチSW₁が押圧される
とスイツチSW₁の他端より低レベル信号が制御回
路等を含むIC（集積回路）１の端子T₁に供給さ
れる。それと同時に発光ダイオードD₁に抵抗R₁
を介して電源Ｖ_DDより電流が供給されて発光ダイ
オードD₁が点灯する。ICI内部において端子T₁に
はＮチヤンネルのMOS型電界効果トランジスタ
Q₁のドレイン、インバータInvの入力端子及びプ
ルアツプ抵抗R₂の一端が共通接続されている。
そして、端子T₁に供給された低レベル信号がイ
ンバータInvを経ることによつて高レベル信号と
なつて図示せぬ制御回路に供給されると共に所定
電位にクランプされてトランジスタQ₁のゲート
に供給される。トランジスタQ₁のソースは接地
されており、トランジスタQ₁のゲートに高レベ
ル信号が供給されるとトランジスタQ₁がオンと
なつてトランジスタQ₁のドレインからも低レベ
ル信号が出力される。このため、インバータInv
から高レベル信号が制御回路に供給されかつスイ
ツチアセンブリに低レベル信号からなる駆動信号
が供給されて発光ダイオードD₁が点灯した状態
が保持される。

かかる構成において、スイツチSW₁が押圧され
たときのスイツチSW₁の他端の電位Ｖ_INは次式の
如くなる。

Ｖ_IN＝（Ｖ_ＤＤ−Ｖ_ＬＥＤ）Ｒ_ＯＮ／Ｒ_１＋Ｒ_ＯＮ…
(1) ここに、Ｖ_LEDは発光ダイオードD₁の順方向電
圧、Ｒ_ONはスイツチSW₁のオン時の抵抗である。

従つて、スイツチSW₁の接点における接触抵抗
が大きくてスイツチSW₁のオン時の抵抗Ｒ_ONが例
えばゴム接点スイツチのように1KΩ程度の大き
な抵抗であつた場合にはＶ_INが（Ｖ_DD−Ｖ_LED）
に近くなつてインバータInvのスレツシユホール
ドレベル（Ｖ_DD／２〜Ｖ_DD／３）以下にならなく
なつてスイツチSW₁の操作に応じた信号の授受が
なされなくなるという不具合が発生する。かかる
不具合の発生を防止するために抵抗R₁の抵抗値
を大きくすると発光ダイオードD₁に供給される
電流が少なくなつて発光ダイオードD₁が十分発
光しなくなるという不具合が生じる。

以上、IC１の入出力端が負論理であつた場合
における回路例について説明したが、IC１の入
出力端が正論理である場合における回路例を第１
図Ｂに示す。第１図Ｂにおいて、スイツチSW₁の
一端は電源Ｖ_DDに接続され、発光ダイオードD₁
及び抵抗R₁はスイツチSW₁の他端と接地間に直
列接続されている。スイツチSW₁が押圧されると
スイツチSW₁の他端より高レベル信号がIC１の
端子T₁に供給される。IC１内部において、端子
T₁にはＰチヤンネルのMOS型電界効果トランジ
スタQ₂のドレイン、インバータInvの入力端子及
び一端が接地されたプルダウン抵抗R₂の他端が
共通接続されている。そして、スイツチSW₁の押
圧操作によつて発生した高レベル信号がインバー
タInvによつて低レベル信号となつて図示せぬ制
御回路に供給されると共に所定電位にクランプさ
れてトランジスタQ₂のゲートに供給される。そ
うすると、トランジスタQ₂はオンとなつてトラ
ンジスタQ₂のドレインからも端子T₁に高レベル
信号が供給される。かかる構成においてもスイツ
チSW₁のオン時の抵抗が大きい場合第１図Ａと同
様にスイツチSW₁の操作に応じた信号の授受がな
されなくなるという不具合が発生し、かかる不具
合を防止するために抵抗R₁の抵抗値を大きくす
ると発光ダイオードD₁が十分発光しなくなると
いう不具合が発生する。

第２図は、スイツチのオン時の抵抗が大きくて
も発光ダイオードを十分発光させつつスイツチ操
作に応じた信号の授受がなされるようにした従来
のスイツチアセンブリを示す回路図である。第２
図において、操作スイツチSW₁，SW₂の各々が一
端を接地されて設けられている。スイツチSW₁，
SW₂の各々を押圧するとスイツチSW₁，SW₂の
各々の他端よりIC１の端子T₁，T₂の各々に低レ
ベル信号が供給されると共に抵抗R₃，R₄の各々
を介してトランジスタQ₃，Q₄の各々のベースに
も低レベル信号が供給される。トランジスタ
Q₃，Q₄のエミツタは共に電源Ｖ_DDに接続されて
おり、トランジスタQ₃，Q₄の各々のコレクタに
は発光ダイオードD₁，D₂の各々のアノードが接
続されている。発光ダイオードD₁，D₂の各々の
カソードは互いに接続されている。発光ダイオー
ドD₁，D₂のカソード共通接続点と接地間には抵
抗R₅が接続されている。

かかる構成において発光ダイオードD₁，D₂の
各々に供給される電流はIC１の端子T₁，T₂の
各々より出力される駆動信号によつてオンとなる
トランジスタQ₃，Q₄の各々のコレクタより供給
される。従つて、発光ダイオードD₁，D₂の各々
に供給される電流を少なくすることなく抵抗
R₃，R₄の各々を十分大きくすることができるの
で、スイツチSW₁，SW₂の各々のオン時の抵抗が
大きくても発光ダイオードD₁，D₂の各々を十分
発光させつつスイツチSW₁，SW₂の各々の操作に
応じた信号の授受がなされるようにすることがで
きるのである。しかしながら、かかる従来のスイ
ツチアセンブリにおいてはトランジスタQ₃及び
抵抗R₃で構成される回路と同等の回路を表示素
子ごとに設ける必要があることから表示素子の個
数が多い場合には回路規模が大きくなると共にト
ランジスタQ₃及び抵抗R₃で構成される回路及び
それと同等の回路を表示素子とは別のプリント基
板に組み込んだ場合に配線数が極めて多くなると
いう欠点がある。

よつて、本考案の目的は操作スイツチのオン時
の抵抗が大きくても表示素子の表示動作を妨げた
り配線数を多くすることなく操作スイツチの操作
状態に応じた信号の授受がなされるようにした表
示機能付操作スイツチアセンブリを提供すること
である。

本考案による表示機能付操作スイツチアセンブ
リは、一端を第１基準電位点に接続されかつ他端
を出力端子に接続された操作スイツチと、前記出
力端子に一端を接続された表示素子と、第２基準
電位点にエミツタを接続されたトランジスタと、
前記トランジスタのコレクタと前記表示素子の他
端間に接続された抵抗と、前記トランジスタのベ
ースと前記表示素子の他端間に接続されたベース
バイアス回路とで構成されている。

以下、本考案を第３図乃至第５図を参照して詳
細に説明する。

第３図において、操作スイツチSW₁，SW₂は第
２図と同様に一端が第１基準電位点としての接地
電位点に接続されている。スイツチSW₁，SW₂の
各々の他端には表示素子としての発光ダイオード
D₁，D₂の各々のカソードが接続されている。発
光ダイオードD₁，D₂の各々のアノードは互いに
接続されている。一方、第２基準電位点としての
電源Ｖ_DDにPNPトランジスタQ₅のエミツタが接
続されている。このトランジスタQ₅のコレクタ
と発光ダイオードD₁，D₂のアノード共通接続点
J₁間に抵抗R₁が接続されている。また、トランジ
スタQ₅のベースと接続点J₁間にはベースバイア
ス回路２が接続されている。ベースバイアス回路
２は、トランジスタQ₅のベース電流に対して順
方向に接続されて低抗値がこのベース電流の増大
に応じて低下するような非直線的導電性を有する
非直線素子としてのバリスタ・ダイオードD₃，
D₄と抵抗R₆とが直列接続された構成となつてい
る。そして、スイツチSW₁，SW₂の各々の他端が
入出力端子としてIC１の端子T₁，T₂の各々に接
続されている。

かかる構成において、スイツチSW₁が押圧され
た時のスイツチSW₁の他端の電位Ｖ_IN′は次式の
如くなる。

Ｖ_IN′＝Ｖ_DD−3V_BE−Ｉ_BR₆−Ｖ_LED ＝Ｖ_DD−Ｖ_LED−（３×Ｖ_BE＋Ｉ_BR₆） …(2) ここに、Ｖ_BEはトランジスタQ₅のベース・エ
ミツタ間電圧またはダイオードD₃若しくはD₄の
順方向電圧、Ｉ_BはトランジスタQ₅のベース電流
である。

従つて、電位Ｖ_IN′は抵抗R₁の値に無関係に定
まる。また、スイツチSW₁のオン時の接触が不十
分でその接触抵抗Ｒ_ONの値が大となり、ベース電
流Ｉ_Bの値が小さくなつてもバリスタ・ダイオー
ドD₃，D₄の非直線的導電性によつてこれらバリ
スタ・ダイオードD₃，D₄の順方向電圧による電
圧降下がほぼ一定になるので、電位Ｖ_IN′は抵抗
Ｒ_ONの値に無関係にＶ_DD−Ｖ_LEDよりバリスタ・
ダイオードの個数に応じた値だけ低い値に等しい
かこれより小さい値になるのである。

ここで、Ｒ_ONがR₁に比して極めて大きい場合
には(1)式は次式の如き近似式に変形できる。

Ｖ_IN≒Ｖ_DD−Ｖ_LED …(3) (2)，(3)式より次式の関係が成立することが分
る。

Ｖ_IN′＜Ｖ_IN …(4) よつて、抵抗R₁の抵抗値を大きくして発光ダ
イオードD₁の発光量を減少させることなくスイ
ツチSW₁のオン時の抵抗Ｒ_ONが1KΩ程度の大き
なものとなつた場合でも第４図実線ａに示す如く
スイツチSW₁の他端の電位Ｖ_IN′をインバータInv
のスレツシユホールドレベル（Ｖ_DD／２〜Ｖ_DD／
３）以下にすることができることとなる。かかる
効果はスイツチSW₂が押圧された場合にも得られ
る。尚、第４図実線ｂはバリスタダイオードが３
本使用された場合のＶ_IN′を示し、同図実線ｃは
第１図Ａの回路例におけるＶ_INを示している。

また、トランジスタQ₅、抵抗R₁及びベースバ
イアス回路２からなる回路は表示素子の個数に無
関係に１つで良いので表示素子の個数が複数個で
あつても回路規模が大きくならず、また配線数も
多くなることがないのである。

尚、第３図の回路例においてIC１の端子T₁，
T₂の各々より駆動信号が出力されたとき発光ダ
イオードD₁，D₂の各々が十分発光するためには
トランジスタQ₅がオン状態になる必要がある。
そのために必要な条件を次式に示す。

Ｖ_ＤＤ−３Ｖ_ＢＥ−Ｖ_ＬＥＤ／Ｒ_６・ｈ_FE ≧Ｖ_ＤＤ−Ｖ_ＬＥＤ／Ｒ_１ …(5) ここに、ｈ_FEはトランジスタQ₅の直流電流増
幅率である。

ここで、3V_BE及びＶ_LEDは共に約2Vであるので
(5)式は次式の如くなる。

R₆≦Ｖ_ＤＤ−４／Ｖ_ＤＤ−２・ｈ_FE・R₁ …(6) よつて、(6)式を満足するように抵抗R₁及びR₆
の値を設定すれば良いことになる。

以上、IC１の入出力端が負論理であつた場合
における回路例について説明したが、IC１の入
出力端が正論理である場合における回路例を第５
図に示す。第５図において、スイツチアセンブリ
は、スイツチSW₁，SW₂の各々の一端に電源Ｖ_DD
が供給されトランジスタQ₅がエミツタを接地さ
れたNPNトランジスタでありかつダイオードD₁
乃至D₄が逆方向に接続されていることを除いて
第３図と同様に構成されている。そして、スイツ
チSW₁，SW₂の各々の他端が入出力端子としてIC
１の端子T₁，T₂の各々に接続されている。かか
る構成においてもスイツチSW₁，SW₂の押圧操作
によつて発生する信号及びIC１より出力される
駆動信号が高レベル信号となることを除いて第３
図と同様の動作が得られるのである。

以上詳述した如く本考案によるスイツチアセン
ブリは、単一のトランジスタを使用した回路を設
けたことによつて表示素子に供給される電流を減
少させることなくスイツチ操作に応じた信号のレ
ベルを所望のレベルとすることが容易にできる構
成なので、操作スイツチのオン時の抵抗が大きく
ても表示素子の表示動作を妨げたり配線数を多く
することなくスイツチ操作に応じた信号の授受が
なされるようにすることができるのである。

尚、上記実施例においては非直線的な導電性を
有する非直線素子としてのバリスタダイオードが
２個使用されるとしたが、バリスタダイオードの
個数はＶ_DDとスレツシユホールドレベルとの関係
に応じて決定された個数であれば１以上いずれで
も良い。

【図面の簡単な説明】

第１図及び第２図は、スイツチアセンブリの従
来例を示す回路図、第３図は、本考案の一実施例
を示す回路図、第４図は、本考案の効果を示す
図、第５図は、本考案の他の実施例を示す回路図
である。 主要部分の符号の説明、SW₁，SW₂……操作ス
イツチ、D₁，D₂……発光ダイオード、D₃，D₄…
…バリスタダイオード、R₁，R₆……抵抗、Q₅…
…トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 一端を第１基準電位点に接続されかつ他端を
   出力端子に接続された操作スイツチと、前記出
   力端子に一端を接続された表示素子と、第２基
   準電位点にエミツタを接続されたトランジスタ
   と、前記トランジスタのコレクタと前記表示素
   子の他端間に接続された第１抵抗と、前記トラ
   ンジスタのベースと前記表示素子の他端間に接
   続されたベースバイアス回路とからなり、かつ
   前記ベースバイアス回路は、ベース電流の増大
   に応じて抵抗値の低下するような非直線的導電
   性を有する少なくとも１個の非直線素子と前記
   非直線素子に直列に接続された第２抵抗とから
   なることを特徴とする表示機能付操作スイツチ
   アセンブリ。 (2) 前記非直線素子はバリスタダイオードである
   ことを特徴とする実用新案登録請求の範囲第１
   項記載の表示機能付操作スイツチアセンブリ。