JPS5824940B2 - ハンドウタイソシノジツソウホウホウ - Google Patents
ハンドウタイソシノジツソウホウホウInfo
- Publication number
- JPS5824940B2 JPS5824940B2 JP50066419A JP6641975A JPS5824940B2 JP S5824940 B2 JPS5824940 B2 JP S5824940B2 JP 50066419 A JP50066419 A JP 50066419A JP 6641975 A JP6641975 A JP 6641975A JP S5824940 B2 JPS5824940 B2 JP S5824940B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- bonding pad
- lead
- semiconductor
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はたとえばタブ方式の半導体素子を配線基板上に
実装する半導体素子の実装方法に関する。
実装する半導体素子の実装方法に関する。
タブ方式の半導体素子は、第１図Ａ、Ｈに示すように、
半導体チップ１１と、この半導体チップ１１上の各バン
プ電極１２に接続されて周囲にＬ字状に導出された複数
のり一部１３とで構成される。
半導体チップ１１と、この半導体チップ１１上の各バン
プ電極１２に接続されて周囲にＬ字状に導出された複数
のり一部１３とで構成される。
しかして、この半導体素子を配線基板上に実装するには
、従来、アウクリードボンデイングと称する方法で半導
体素子１個１個を専用のボンダにて位置合わせしながら
、加熱圧着または半田付けで行うのが一般的である。
、従来、アウクリードボンデイングと称する方法で半導
体素子１個１個を専用のボンダにて位置合わせしながら
、加熱圧着または半田付けで行うのが一般的である。
しかるに、このような方法では、半導体素子１個１個を
実装する都度、配線基板を加熱する必要があり、多数の
半導体素子を実装する場合、酸化、クラック、劣化など
熱ショックによる配線基板、リードなどの劣化がある。
実装する都度、配線基板を加熱する必要があり、多数の
半導体素子を実装する場合、酸化、クラック、劣化など
熱ショックによる配線基板、リードなどの劣化がある。
また、実装に要する労力が多くなる。
本発明は上記の点に鑑みなされたもので、多数の半導体
素子を配線基板上に同時に半田付けすることが可能とな
り、これにより熱ショックによる配線基板、リードなど
の劣化を防止でき、しかも実装に要する労力を少なくし
得る半導体素子の実装方法を提供することを目的とする
。
素子を配線基板上に同時に半田付けすることが可能とな
り、これにより熱ショックによる配線基板、リードなど
の劣化を防止でき、しかも実装に要する労力を少なくし
得る半導体素子の実装方法を提供することを目的とする
。
以下本発明の一実施例を第２図Ａ、Ｂおよびその一部の
拡大図である第３図Ａ、Ｂを参照して説明すると、２１
は配線基板であり、この配線基板２１上には後述する半
導体素子の半導体チップを取付けるためのダイポンディ
ングパッド２２が多数行列状に所定間隔に設けられてお
り、このダイポンディングパッド２２上には半田２３が
盛っである。
拡大図である第３図Ａ、Ｂを参照して説明すると、２１
は配線基板であり、この配線基板２１上には後述する半
導体素子の半導体チップを取付けるためのダイポンディ
ングパッド２２が多数行列状に所定間隔に設けられてお
り、このダイポンディングパッド２２上には半田２３が
盛っである。
また、配線基板２１上には上記各ダイポンディングパッ
ド２２の周囲に複数のリードポンディングパッド２４が
設けられる。
ド２２の周囲に複数のリードポンディングパッド２４が
設けられる。
このリードポンディングパッド２４は、上記グイボンデ
イングパラド２２上に半導体チップが取付けられる半導
体素子のリードを接続するためのものであり、配線基板
２１上に形成される図示しない配線パターンに接続され
ており、上記ダイポンディングパッド２２と同様に半田
２５が盛っである。
イングパラド２２上に半導体チップが取付けられる半導
体素子のリードを接続するためのものであり、配線基板
２１上に形成される図示しない配線パターンに接続され
ており、上記ダイポンディングパッド２２と同様に半田
２５が盛っである。
しかして、このような配線基板２１上には着脱自在なア
ライメントマスク２６が設けられる。
ライメントマスク２６が設けられる。
この場合、アライメントマスク２６はたとえば０．２ｍ
ｒｎ厚のステンレスなど熱的変形の影響の少ない、熱伝
導のよい半田の付かない金属で作られる。
ｒｎ厚のステンレスなど熱的変形の影響の少ない、熱伝
導のよい半田の付かない金属で作られる。
また、アライメントマスク２６には上記各ダイポンディ
ングパッド２２に対応してこのダイポンディングパッド
２２を少なくとも収容する大きさの透孔２７が多数行列
状に所定間隔に形成される。
ングパッド２２に対応してこのダイポンディングパッド
２２を少なくとも収容する大きさの透孔２７が多数行列
状に所定間隔に形成される。
さらに、アライメントマスク２６には上記各透孔２７の
内縁部に、各ダイポンディングパッド２２周囲のリード
ポンディングパッド２４に対応して切込み溝２８が複数
形成されている。
内縁部に、各ダイポンディングパッド２２周囲のリード
ポンディングパッド２４に対応して切込み溝２８が複数
形成されている。
さて、タブ方式の半導体素子２９は、半導体チップ３０
と、この半導体チップ３０上の各バンプ電極３１に接続
されて周囲にＬ字状に導出された複数のり−ド３２とで
構成されており、半導体チップ３０の下面には半田付け
を容易にするための金属層３３が形成されている。
と、この半導体チップ３０上の各バンプ電極３１に接続
されて周囲にＬ字状に導出された複数のり−ド３２とで
構成されており、半導体チップ３０の下面には半田付け
を容易にするための金属層３３が形成されている。
しかして、この半導体素子２９を肉眼または顕微鏡下で
上記アライメントマスク２６上の多数の透孔２７に順次
挿入し、その半導体チップ３０を配線基板２１上のダイ
ポンディングパッド２２上の半田２３を介在して置く。
上記アライメントマスク２６上の多数の透孔２７に順次
挿入し、その半導体チップ３０を配線基板２１上のダイ
ポンディングパッド２２上の半田２３を介在して置く。
また、半導体素子２９のリード３２先端を、アライメン
トマスク２６の透孔２７内縁部に形成された複数の切込
み溝２８に挿入して配線基板２１上のリードポンディン
グパッド２４上に半田２５を介在して置くものであり、
このようにリード３２先端を複数の切込み溝２８に挿入
すると、半導体素子２９がアライメントマスク２６によ
り動かなくなり、配線基板２１上に多数の半導体素子２
９が上記状態（半導体チップ３０がダイポンディングパ
ッド２２上に置かれ、リード３２先端がリードポンディ
ングパッド２４上に置かれた状態）に位置決めされる。
トマスク２６の透孔２７内縁部に形成された複数の切込
み溝２８に挿入して配線基板２１上のリードポンディン
グパッド２４上に半田２５を介在して置くものであり、
このようにリード３２先端を複数の切込み溝２８に挿入
すると、半導体素子２９がアライメントマスク２６によ
り動かなくなり、配線基板２１上に多数の半導体素子２
９が上記状態（半導体チップ３０がダイポンディングパ
ッド２２上に置かれ、リード３２先端がリードポンディ
ングパッド２４上に置かれた状態）に位置決めされる。
しかる後、配線基板２１を加熱するものであり、配線基
板２１を加熱すると半田２３．２５が溶解し、半導体チ
ップ３０とダイポンディングパッド２２の半田付けおよ
び半導体素子２９のリード３２先端とリードポンディン
グパッド２４との半田付けが多数の半導体素子２９同時
に行われる。
板２１を加熱すると半田２３．２５が溶解し、半導体チ
ップ３０とダイポンディングパッド２２の半田付けおよ
び半導体素子２９のリード３２先端とリードポンディン
グパッド２４との半田付けが多数の半導体素子２９同時
に行われる。
なお、半田付けが終了し冷却された時点でアライメント
マスク２６は配線基板２１上から取り除かれるもので、
このアライメントマスク２６は次の配線基板２１上に半
導体素子２９を実装する場合に再び使用される。
マスク２６は配線基板２１上から取り除かれるもので、
このアライメントマスク２６は次の配線基板２１上に半
導体素子２９を実装する場合に再び使用される。
したがって、このような実装方法によれば、アライメン
トマスク２６を使用して半導体素子２９を多数配線基板
２１上に位置決めできるようにしたので、多数の半導体
素子２９を配線基板２１上に同時に半田付けすることが
可能になり、これにより長時間高温下にさらされること
がないので熱ショックによる配線基板２１、リード３２
などの劣化を防止できる。
トマスク２６を使用して半導体素子２９を多数配線基板
２１上に位置決めできるようにしたので、多数の半導体
素子２９を配線基板２１上に同時に半田付けすることが
可能になり、これにより長時間高温下にさらされること
がないので熱ショックによる配線基板２１、リード３２
などの劣化を防止できる。
また、半導体チップ３０をダイポンディングパッド２２
上に置いてリート３２の先端をアライメントマスク２６
の切込み溝２８に挿入するだけで容易に半導体素子２９
の位置決めを行うことができ、しかも同時に半田付けす
るものであるから実装に要する労力を少なくし得る。
上に置いてリート３２の先端をアライメントマスク２６
の切込み溝２８に挿入するだけで容易に半導体素子２９
の位置決めを行うことができ、しかも同時に半田付けす
るものであるから実装に要する労力を少なくし得る。
さらに、この方法によればウオーミングガスなどの雰囲
気炉または真空炉を使用することが容易になるので、半
田付は部における半田束の発生を防止できる。
気炉または真空炉を使用することが容易になるので、半
田付は部における半田束の発生を防止できる。
また、この方法によればアウクリードボンダなどの高価
な設備を使うことなく容易にしかも正確に半導体素子２
９の実装を行うことができる。
な設備を使うことなく容易にしかも正確に半導体素子２
９の実装を行うことができる。
また、アライメントマスク２６が着脱自在になっている
ので、アライメントマスク２６の再使用が可能になるも
のである。
ので、アライメントマスク２６の再使用が可能になるも
のである。
なお、上記実施例では半導体素子としてタブ方式の半導
体素子を使用しているが、タブ方式の半導体素子に限定
されるものでない。
体素子を使用しているが、タブ方式の半導体素子に限定
されるものでない。
以上詳述したように、本発明によれば、非常に犬なる効
果を有する半導体素子の実装方法を提供できる。
果を有する半導体素子の実装方法を提供できる。
第１図はタブ方式の半導体素子を示す図で、Ａは平面図
、Ｂは正面図、第２図は本発明に係る半導体素子の実装
方法の一実施例を説明するための図で、Ａは平面図、Ｂ
は一部断面して示す正面図、第３図は第２図の一部を拡
大して示す図で、Ａは平面図、Ｂは正面図である。 ２１・・・・・・配線基板、２２・・・・・・ダイポン
ディングパッド、２４・・・・・・リードポンディング
パッド、２６・・・・・・アライメントマスク、２７・
・・・・・透孔、２８・・・・・・切込み溝、２９・・
・・・・半導体素子、３０・・・・・・半導体チップ、
３２・・・・・・リード。
、Ｂは正面図、第２図は本発明に係る半導体素子の実装
方法の一実施例を説明するための図で、Ａは平面図、Ｂ
は一部断面して示す正面図、第３図は第２図の一部を拡
大して示す図で、Ａは平面図、Ｂは正面図である。 ２１・・・・・・配線基板、２２・・・・・・ダイポン
ディングパッド、２４・・・・・・リードポンディング
パッド、２６・・・・・・アライメントマスク、２７・
・・・・・透孔、２８・・・・・・切込み溝、２９・・
・・・・半導体素子、３０・・・・・・半導体チップ、
３２・・・・・・リード。
Claims (1)
- １ 配線基板上のダイボンディングバットおよびリード
ポンディングパッドの両者の表面に予め半田を被着する
工程と、上記配線基板上のダイポンディングパッドと対
応して少なくともこのダイポンディングパッドを収容す
る大きさの透孔が複数形成されると共に、上記配線基板
上のリードポンディングパッドと対応して上記各透孔縁
部に複数の切込み溝が形成された着脱自在なアライメン
トマスクを上記配線基板上に設ける工程と、複数の半導
体素子を上記アライメントマスクの複数の透孔に順次挿
入してその半導体チップを配線基板上のダイポンディン
グパッド上に置くとともに、その透孔縁部の複数の切込
み溝に半導体素子のリード先端を挿入してこのリード先
端を配線基板上のリードポンディングパッド上に置く工
程と、加熱し、上記半導体素子とダイボンディングとの
半田付けおよびリードとリードポンディングパッドとの
半田付けを複数の半導体素子同時に行う工程とを具備し
てなる半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50066419A JPS5824940B2 (ja) | 1975-06-04 | 1975-06-04 | ハンドウタイソシノジツソウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50066419A JPS5824940B2 (ja) | 1975-06-04 | 1975-06-04 | ハンドウタイソシノジツソウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51142977A JPS51142977A (en) | 1976-12-08 |
| JPS5824940B2 true JPS5824940B2 (ja) | 1983-05-24 |
Family
ID=13315245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50066419A Expired JPS5824940B2 (ja) | 1975-06-04 | 1975-06-04 | ハンドウタイソシノジツソウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270238A (ja) * | 1989-04-10 | 1990-11-05 | Matsushita Electric Ind Co Ltd | リレー駆動装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ563274A (en) * | 2005-04-12 | 2010-04-30 | Colin Campbell Marshall Moore | Serviette support |
-
1975
- 1975-06-04 JP JP50066419A patent/JPS5824940B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270238A (ja) * | 1989-04-10 | 1990-11-05 | Matsushita Electric Ind Co Ltd | リレー駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51142977A (en) | 1976-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4934582A (en) | Method and apparatus for removing solder mounted electronic components | |
| JPH1065055A (ja) | ボール・グリッド・アレイを形成する方法 | |
| KR101321190B1 (ko) | Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어 | |
| JPS5824940B2 (ja) | ハンドウタイソシノジツソウホウホウ | |
| JPH08213413A (ja) | シリコン素子のはんだ付け方法 | |
| JPH0983128A (ja) | 半導体モジュールの接合構造 | |
| JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPS6364916B2 (ja) | ||
| JPH02238693A (ja) | はんだ供給方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JP4225164B2 (ja) | 配線基板の製造方法 | |
| JP3707516B2 (ja) | 半導体素子の実装方法、およびこれに使用する素子実装用シート | |
| JP2625973B2 (ja) | 半田供給方法 | |
| JPH0432785Y2 (ja) | ||
| JP3795599B2 (ja) | はんだ転写方法 | |
| JPH0217949B2 (ja) | ||
| JPH09148707A (ja) | プリント基板と、その電子部品実装方法 | |
| JPH04268739A (ja) | 半導体装置の製造方法 | |
| JPH04257294A (ja) | リフローはんだ付方法 | |
| JPH0817959A (ja) | はんだボールの製造治具とそれを用いたはんだボールの製造法並びにその治具を用いて半導体パッケージにはんだバンプを形成する方法 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPH03127895A (ja) | フラットパッケージ型ｉｃの実装方法 | |
| JPH04364745A (ja) | Ｔａｂ化された半導体部品の実装方法 |