JPH03127895A - フラットパッケージ型ｉｃの実装方法 - Google Patents
フラットパッケージ型ｉｃの実装方法Info
- Publication number
- JPH03127895A JPH03127895A JP1267790A JP26779089A JPH03127895A JP H03127895 A JPH03127895 A JP H03127895A JP 1267790 A JP1267790 A JP 1267790A JP 26779089 A JP26779089 A JP 26779089A JP H03127895 A JPH03127895 A JP H03127895A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- legs
- lead
- mounting
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005476 soldering Methods 0.000 claims abstract description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はフラットパッケージ型ＩＣの回路基板への実装
方法に関する。
方法に関する。
近年、フラットパッケージ型ＩＣの需要が増大している
が、この種のＩＣはリード脚の間隔が現７［のところ約
０．６〜０．８ ｍｍという極小なものであり、それに
伴い回路基板への実装作業も非常に精度を要するもので
ある。しかも、］−記のリード脚の間隔は年々更に狭小
化の傾向にある。このような丁Ｃを回路基板に実装する
方法としては、従来よりＩＣを基板に載置してリード脚
と基板の配線パターンとを半田鏝を利用して半田付けす
ることにより固着する方法が主乙こ知られている。また
最近になって基板の配線パターン上に予め半田を適量付
着しておいた後、ＩＣを載置して加熱により半田を溶か
して該パターンとリード脚を固着する実装方法も提案さ
れている。
が、この種のＩＣはリード脚の間隔が現７［のところ約
０．６〜０．８ ｍｍという極小なものであり、それに
伴い回路基板への実装作業も非常に精度を要するもので
ある。しかも、］−記のリード脚の間隔は年々更に狭小
化の傾向にある。このような丁Ｃを回路基板に実装する
方法としては、従来よりＩＣを基板に載置してリード脚
と基板の配線パターンとを半田鏝を利用して半田付けす
ることにより固着する方法が主乙こ知られている。また
最近になって基板の配線パターン上に予め半田を適量付
着しておいた後、ＩＣを載置して加熱により半田を溶か
して該パターンとリード脚を固着する実装方法も提案さ
れている。
しかしながら、上記従来の実装方法は前者のものでは半
田を外部から供給する工程が必要となり、また半田鏝に
よる半田付は自体も半田付着量にバラツキがあってブリ
ッジが生し易かったり或いは接着不足が生しるという不
具合があった。一方、」二記後者の方法では半田を外部
から供給する手間は省けるが、基板の配線パターンへの
半田付けをデツプ方法等により行うため半田付着量が多
口になり、そのためリード脚を実装に先立って半田付着
厚さに相応さセで曲げておく工程を要し、結果的に実装
工程が煩雑になったり、ＩＣを基板に対して圧着すると
半田が押し出されてブリッジを誘発する等の欠点があっ
た。
田を外部から供給する工程が必要となり、また半田鏝に
よる半田付は自体も半田付着量にバラツキがあってブリ
ッジが生し易かったり或いは接着不足が生しるという不
具合があった。一方、」二記後者の方法では半田を外部
から供給する手間は省けるが、基板の配線パターンへの
半田付けをデツプ方法等により行うため半田付着量が多
口になり、そのためリード脚を実装に先立って半田付着
厚さに相応さセで曲げておく工程を要し、結果的に実装
工程が煩雑になったり、ＩＣを基板に対して圧着すると
半田が押し出されてブリッジを誘発する等の欠点があっ
た。
また」二記いずれの実装方法も前記の如きリード脚の間
隔が年々狭小化の傾向にある中で、ブリ、７ジが発生し
難い方法としては未だ不充分なものであり、改良の余地
を残すものであった。
隔が年々狭小化の傾向にある中で、ブリ、７ジが発生し
難い方法としては未だ不充分なものであり、改良の余地
を残すものであった。
本発明は一ヒ記従来技術の問題点に鑑みなされたもので
、リード脚の間隔が極小であってもブリッジが発生しな
い簡易、迅速で確実に半田付けして実装し得るフラット
パッケージ型ＩＣの実装方法を提供することを目的とす
る。
、リード脚の間隔が極小であってもブリッジが発生しな
い簡易、迅速で確実に半田付けして実装し得るフラット
パッケージ型ＩＣの実装方法を提供することを目的とす
る。
〔課題を解決するための手段〕
即ち本発明のフラン（ヘパッケージ型ＩＣの実装方法は
、フラットパッケージ型ＩＣを回路基板の配線パターン
に半田付けにて実装する方法において、上記ＩＣのリー
ド脚の配線パターンとの接合面Ｇこ凹陥部を設け、該凹
陥部内に半田を付着させた後、ＩＣを回路基板」二にリ
ード脚が配線パタンに対向するようｂこ位置決めして載
置し、次いでリード脚を加熱して凹陥部に付着した半田
を溶融さ・已て半田付けを行うことを特徴とするもので
ある。
、フラットパッケージ型ＩＣを回路基板の配線パターン
に半田付けにて実装する方法において、上記ＩＣのリー
ド脚の配線パターンとの接合面Ｇこ凹陥部を設け、該凹
陥部内に半田を付着させた後、ＩＣを回路基板」二にリ
ード脚が配線パタンに対向するようｂこ位置決めして載
置し、次いでリード脚を加熱して凹陥部に付着した半田
を溶融さ・已て半田付けを行うことを特徴とするもので
ある。
（実施例〕
以下、本発明の実施例を図面に基づき説明する。
まず、本発明方法では第１図（ａ）に示すようにフラッ
トパッケージ型ＴＣＩのり一ドＪＩＩＩＩ２の回路基板
３の配線パターン４との接合面に凹陥部５を設け、該凹
陥部５内に半田６を適量付着させる。本実施例乙こ例示
の凹陥部５は断面Ｖ字状の凹条であるが、本発明におけ
る凹陥部５は半田付けの際に内着する半田６が不用意に
外部にはの出さず、しかも実装密着に充分な半田をイ」
着させ得る形状であれば特に限定されず、適宜設定され
る。例えば、凹陥部５は断面形状が半円形、矩形等であ
ったり、また複数の四部から構成されるものであっても
よい。また半田６の付着量るよ凹陥部５の容積に略相当
する量が好ましい。半田６の凹陥部５への付着形態とし
ては図示の如き断面形状が円形となる形態に限定されず
、例えば第３図（ａ）〜（Ｃ）に示すように断面形状が
半円形、三角形、帯（矩形）状のようであってもよい。
トパッケージ型ＴＣＩのり一ドＪＩＩＩＩ２の回路基板
３の配線パターン４との接合面に凹陥部５を設け、該凹
陥部５内に半田６を適量付着させる。本実施例乙こ例示
の凹陥部５は断面Ｖ字状の凹条であるが、本発明におけ
る凹陥部５は半田付けの際に内着する半田６が不用意に
外部にはの出さず、しかも実装密着に充分な半田をイ」
着させ得る形状であれば特に限定されず、適宜設定され
る。例えば、凹陥部５は断面形状が半円形、矩形等であ
ったり、また複数の四部から構成されるものであっても
よい。また半田６の付着量るよ凹陥部５の容積に略相当
する量が好ましい。半田６の凹陥部５への付着形態とし
ては図示の如き断面形状が円形となる形態に限定されず
、例えば第３図（ａ）〜（Ｃ）に示すように断面形状が
半円形、三角形、帯（矩形）状のようであってもよい。
次に、第１図（ｂ）に示ずように−Ｌ記ＩＣＩを回路基
板３上にリード脚２が配線パターン４と対向するように
載置する。この際のＩＣを載置する手段としては従来よ
りこの種ＩＣの実装に用いられている組立用ロボット等
を適用することができる。
板３上にリード脚２が配線パターン４と対向するように
載置する。この際のＩＣを載置する手段としては従来よ
りこの種ＩＣの実装に用いられている組立用ロボット等
を適用することができる。
上記ＩＣの載置完了後、リード脚２を加熱して該脚２の
凹陥部５内の半田６を溶融し、半田Ｇを介してリード脚
２を配線パターン４に密着させ、以て本発明方法による
ＩＣＩの回路基板３への実装がなされる（第１図（Ｃ）
、第２図）。
凹陥部５内の半田６を溶融し、半田Ｇを介してリード脚
２を配線パターン４に密着させ、以て本発明方法による
ＩＣＩの回路基板３への実装がなされる（第１図（Ｃ）
、第２図）。
リード脚２を加熱して半田６を溶融させる手段としては
半田鏝、ヒータブロック（ホンドラトリフロ）、赤外線
、レザー等の手段を適用することができる。
半田鏝、ヒータブロック（ホンドラトリフロ）、赤外線
、レザー等の手段を適用することができる。
尚、本発明においては半田６の溶融手段としてレザー等
の如きＪｌ−接触方式の加熱方法が半田のはみ出しをよ
り確実乙こ防くという点で有利である。
の如きＪｌ−接触方式の加熱方法が半田のはみ出しをよ
り確実乙こ防くという点で有利である。
以上説明したように、本発明実装方法はフラソトパ・ノ
ケージ型ＩＣのリード脚に凹陥部を設け、該凹陥部に１
′、田を付着させた後、ＩＣを回路基板上に載置させた
状態でリード脚を加熱して半田を溶融させて半田付けを
行うものであるため、半田を実装の際に供給する工程が
不要となるばかりか、リード脚の凹陥部に必要最低限付
着させるだけで済み半田使用量に無駄がなく、特に実装
時の半田がリード腺の凹陥部内と基板（具体的乙こは配
線パターン）の間で挟持された状態で溶融されるためリ
ード脚から不用意にはめ出すことがなく、ブリッジの発
生が殆どない。また本発明方法はＩＣ実装時に各リード
脚を同時に加熱することにより多数のり一１′脚の半田
イ１けを同時に行うことができるという利点がある。
ケージ型ＩＣのリード脚に凹陥部を設け、該凹陥部に１
′、田を付着させた後、ＩＣを回路基板上に載置させた
状態でリード脚を加熱して半田を溶融させて半田付けを
行うものであるため、半田を実装の際に供給する工程が
不要となるばかりか、リード脚の凹陥部に必要最低限付
着させるだけで済み半田使用量に無駄がなく、特に実装
時の半田がリード腺の凹陥部内と基板（具体的乙こは配
線パターン）の間で挟持された状態で溶融されるためリ
ード脚から不用意にはめ出すことがなく、ブリッジの発
生が殆どない。また本発明方法はＩＣ実装時に各リード
脚を同時に加熱することにより多数のり一１′脚の半田
イ１けを同時に行うことができるという利点がある。
従って、本発明方法によれば例えソー１′脚の間隔が非
常に狭小であってもフラノトパソゲージ型ＩＣをブリン
グを殆ど発生させることなく簡易で迅速に回路基板に実
装させることができる。
常に狭小であってもフラノトパソゲージ型ＩＣをブリン
グを殆ど発生させることなく簡易で迅速に回路基板に実
装させることができる。
図面は本発明の一実施例を示すもので、第１図は本発明
実装方法の各上程を示す−・部断面側面図、第２図は本
発明方法によるフラットパッケージ型ｒｃを回路基板乙
こ実装させた状態を示す斜視図、第３図は凹陥部への半
田付着形態の他の例を示す断面略図である。 ■・・・フラットパッケージ型ＩＣ ２・・・リード脚 ３・−・回路基板４・・・
配線パターン ５・・・凹陥部６・・・半田 特許出廓人 株式会社 白 元
実装方法の各上程を示す−・部断面側面図、第２図は本
発明方法によるフラットパッケージ型ｒｃを回路基板乙
こ実装させた状態を示す斜視図、第３図は凹陥部への半
田付着形態の他の例を示す断面略図である。 ■・・・フラットパッケージ型ＩＣ ２・・・リード脚 ３・−・回路基板４・・・
配線パターン ５・・・凹陥部６・・・半田 特許出廓人 株式会社 白 元
Claims (1)
- フラットパッケージ型ＩＣを回路基板の配線パターン
に半田付けにて実装する方法において、上記ＩＣのリー
ド脚の配線パターンとの接合面に凹陥部を設け、該凹陥
部内に半田を付着させた後、ＩＣを回路基板上にリード
脚が配線パターンに対向するように位置決めして載置し
、次いでリード脚を加熱して凹陥部に付着した半田を溶
融させて半田付けを行うことを特徴とするフラットパッ
ケージ型ＩＣの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267790A JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267790A JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127895A true JPH03127895A (ja) | 1991-05-30 |
| JPH0787268B2 JPH0787268B2 (ja) | 1995-09-20 |
Family
ID=17449631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267790A Expired - Lifetime JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787268B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06270452A (ja) * | 1993-03-19 | 1994-09-27 | Sharp Corp | シリアルプリンタ |
| KR101250241B1 (ko) * | 2006-08-22 | 2013-04-04 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114402U (ja) * | 1986-01-08 | 1987-07-21 | ||
| JPS63193802U (ja) * | 1987-06-01 | 1988-12-14 | ||
| JPH01139418U (ja) * | 1988-03-17 | 1989-09-22 |
-
1989
- 1989-10-13 JP JP1267790A patent/JPH0787268B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114402U (ja) * | 1986-01-08 | 1987-07-21 | ||
| JPS63193802U (ja) * | 1987-06-01 | 1988-12-14 | ||
| JPH01139418U (ja) * | 1988-03-17 | 1989-09-22 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06270452A (ja) * | 1993-03-19 | 1994-09-27 | Sharp Corp | シリアルプリンタ |
| KR101250241B1 (ko) * | 2006-08-22 | 2013-04-04 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787268B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3750252A (en) | Solder terminal strip | |
| JPH0469836B2 (ja) | ||
| JPH03127895A (ja) | フラットパッケージ型ｉｃの実装方法 | |
| JP2523512Y2 (ja) | フラットパッケ−ジ型ｉｃ | |
| JP2625973B2 (ja) | 半田供給方法 | |
| JPS6023998Y2 (ja) | 加熱用圧着子 | |
| JPS59105347A (ja) | Ａｇろう付きストレートピンの製造方法 | |
| MY113963A (en) | Method of soldering lead terminal to substrate | |
| JPH0397295A (ja) | 面実装用プリント基板 | |
| JPH0722742A (ja) | プリント配線板の半田付け方法 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPH01204381A (ja) | リード端子の半田付け方法およびリードフレーム | |
| JPH0432785Y2 (ja) | ||
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPS59114849A (ja) | 混成集積回路の製造方法 | |
| JPH0661634A (ja) | 電子部品の接着方法および接着剤塗布ノズル | |
| JPH04258369A (ja) | ソルダ除去方法 | |
| JPH02306607A (ja) | リード付電子部品 | |
| JPH07246492A (ja) | 電子部品のはんだバンプ形成方法および連結はんだ | |
| JPS62185348A (ja) | チツプ部品の接着方法 | |
| JPH01133393A (ja) | 電子部品の実装法 | |
| JPH0217949B2 (ja) | ||
| JP2000071065A (ja) | リフローハンダ付け方法 | |
| JPH04177792A (ja) | 半導体パッケージのはんだ付け方法 | |
| JPS58158A (ja) | 超音波溶着によるパツケ−ジ方法 |